• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G09G
審判 査定不服 5項独立特許用件 特許、登録しない(前置又は当審拒絶理由) G09G
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない(前置又は当審拒絶理由) G09G
管理番号 1225390
審判番号 不服2008-15725  
総通号数 132 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2010-12-24 
種別 拒絶査定不服の審決 
審判請求日 2008-06-19 
確定日 2010-10-14 
事件の表示 特願2002-146165「液晶表示装置」拒絶査定不服審判事件〔平成15年 3月19日出願公開、特開2003- 84736〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成14年5月21日の出願(優先権主張:平成13年6月25日)であって、明細書又は図面について平成20年4月3日付けで補正(以下、「補正1」という。)がなされ、平成20年5月12日付け(送達日:同年5月20日)で拒絶査定がなされ、これに対し、同年6月19日に拒絶査定不服審判が請求されるとともに、明細書又は図面について同日付けで補正(以下、「補正2」という。)がなされたものである。
その後、当審において、平成22年3月3日付けで補正2について補正の却下の決定がなされるとともに、同日付けで拒絶理由(以下、「当審拒絶理由」という。)を通知したところ、同年5月10日付けで意見書が提出されるとともに明細書又は図面について補正(以下、「補正3」という。)がなされた。
なお、請求人は、上記補正の却下の決定に対して不服を申立てていない。

第2 当審拒絶理由
当審拒絶理由の通知は、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第1項第2号に規定する最後の拒絶理由通知(以下、「当審拒絶理由通知」という。)であり、当審拒絶理由の概要は、本願請求項1、2に係る発明は、本願優先日前に国内又は外国において頒布された刊行物である、特開平9-81083号公報(以下、「引用例」という。)に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり、本願請求項3ないし12に係る発明は、本願優先日前に国内又は外国において頒布された刊行物である、上記引用例、特開平7-225568号公報、特開2001-34238号公報に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない、また、補正1は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてしたものではないから、特許法第17条の2第3項に規定する要件を満たしていない、というものである。
第3 補正却下の決定
[結論]
補正3を却下する。
[理由]
1 補正3の内容
補正3は、特許請求の範囲の請求項1を、以下の(1)に示される補正前の特許請求の範囲の請求項1から、以下の(2)に示される補正後の特許請求の範囲の請求項1に補正することを含むものである。
(1)補正前の特許請求の範囲(補正1による補正後のもの)
「【請求項1】 液晶パネルを用いて画像を表示する液晶表示装置であって、第1の入力階調データのビット数を低減した出力階調データを生成する第1のテーブル手段と、前記第1のテーブル手段の出力階調データを、前記液晶パネルにおける1フレームの画像表示期間遅延させて第2の入力階調データを生成するフレームメモリ手段と、ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する第2のテーブル手段とを備え、
前記第1のテーブル手段は、前記第1の入力階調データの階調値が小さいときは粗い間隔で前記出力階調データを生成し、前記第1の入力階調データの階調値が大きいほど細かい間隔で前記出力階調データを生成するように変換を行って前記出力階調データのビット数を低減し、
前記オーバーシュート階調出力によって前記液晶パネルにおいて画像表示を行うように構成されていることを特徴とする液晶表示装置。」

(2)補正後の特許請求の範囲
「【請求項1】 液晶パネルを用いて画像を表示する液晶表示装置であって、6ビットの第1の入力階調データを変換して4ビットの出力階調データを生成する第1のテーブル手段と、前記第1のテーブル手段の出力階調データを、前記液晶パネルにおける1フレームの画像表示期間遅延させて第2の入力階調データを生成するフレームメモリ手段と、ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する第2のテーブル手段とを備え、
前記第1のテーブル手段は、前記第1の入力階調データの階調値が小さいときは粗い間隔で前記出力階調データを生成し、前記第1の入力階調データの階調値が大きいほど細かい間隔で前記出力階調データを生成するように変換を行って前記出力階調データのビット数を2ビット低減し、
前記オーバーシュート階調出力によって前記液晶パネルにおいて画像表示を行うように構成されていることを特徴とする液晶表示装置。」

なお、下線は補正箇所を明示するために請求人が付したものである。

2 補正3についての当審の判断
上記補正は、当審による上記最後の拒絶理由通知(当審拒絶理由通知)に応答して、請求項1に記載した発明を特定するために必要な事項である「第1の入力階調データのビット数を低減した出力階調データを生成する第1のテーブル手段」を、「6ビットの第1の入力階調データを変換して4ビットの出力階調データを生成する第1のテーブル手段」とすることにより、「第1の入力階調データ」、「出力階調データ」についてビット数がそれぞれ「6ビット」、「4ビット」であるとの限定を付加するとともに、「ビット数を低減した」についてこれを実質的に維持した上で、6ビットから4ビットへの低減であるとの限定及び「変換して」低減したとの限定を実質的に付加するものであり、さらに、同じく請求項1に記載した発明を特定するために必要な事項である「前記出力階調データのビット数を低減し」に関して、「ビット数」が「2ビット」であるとの限定を付加するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
そこで、この補正後の上記請求項1に記載された発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか否かについて以下検討する。

(1)引用例記載の事項・引用発明
当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開平9-81083号公報(引用例)には、図面とともに以下の事項が記載されている。
(a)「【0003】・・・このような遅い応答特性を持つ液晶表示装置で動画像を表示した場合、残像現象を起こして著しく画質を劣化させてしまう。
【0004】この様な液晶材料の応答速度の遅さに起因する画質劣化を解決する手段として、表示信号に時間軸フィルターをかけて応答速度を改善する低残像駆動法がある(特開平4-288589、平成4年10月13日公開)。この方法によれば中間調での応答速度は改善され残像現象を除去することができる。
【0005】しかし、1フィールド前の表示信号と現在の表示信号とを比較して信号処理を行なうこの方法では、1フィールド分の表示信号をメモリーに保持しておく必要が生じる。一般的なパーソナルコンピューターのディスプレイの場合、水平方向640画素、垂直方向480画素の解像度を持つため、1フィールド分のカラー(赤R、緑G、青Bの3色)の表示信号をメモリーに保持しておくためには少なくとも、
640×480×3=921600[ワード]
のアドレス空間を持つメモリー素子が必要となる。
【0006】即ち、表示信号が6ビット/ワードで構成されている場合には、約5.5メガビットの記憶容量を持つメモリーが必要となり、表示信号が8ビット/ワードで構成されている場合には約7.4メガビットの記憶容量を持つメモリーが必要となる。従って、1フィールド分の表示信号をメモリーに保持しておくためには、大容量のメモリーが必要となり、実装面積の増大による液晶表示装置の大型化、消費電力の増大、更に、液晶表示装置の高価格化という問題を引起こす。
【0007】ここで、メモリーの容量を削減する1つの方法として、1ワード当りのビット数を削減する方法が考えられる。しかしながら、多階調表示が可能な液晶表示装置で一般的に用いられている信号線駆動用ICはD/Aコンバーターを内蔵し、そのD/Aコンバーターの出力電圧を外部から液晶パネルの電圧-透過率特性に合わせて補正(液晶γ補正)する機能を持っており、入力信号に対して信号線駆動用ICの出力は線形になっていない。従って、この様な液晶表示装置に用いられている信号線駆動用ICの特性を考慮せずに、ただ単純に1ワード当りのビット数を削減するのでは、表示信号のダイナミックレンジを狭めたり階調表示の直線性を低下させ、液晶表示装置の表示品質の低下を招く。」

(b)「【0011】
【発明が解決しようとする課題】本発明は上述の様な問題点に鑑みてなされたものであり、応答速度の高速化のために必要とするメモリー容量を削減して実装面積を減少させ、装置の大型化や消費電力の増大を抑制すると共に、装置の高価格化を抑えた表示装置を提供することを目的とする。
【0012】本発明はまた、表示信号のダイナミックレンジを狭めたり階調表示の直線性を低下させることなく、表示画像の全階調に亘っての応答速度の高速化を可能とした表示装置を提供することを目的とする。」

(c)「【0018】
【発明の実施の形態】図1は本発明の実施の形態に係る液晶表示装置のブロック図を示す。図1図示の液晶表示装置では、入力信号Siはビット数削減回路12と時間軸フィルター回路16へ入力される。ビット数削減回路12へ入力された入力信号Siは、ビット数が削減され入力信号Siよりもビット数(階調数)が少ない表示信号Liに変換された後、フィールド遅延回路14へ入力され1フィールドの時間だけ遅延させられる。1フィールドの時間だけ遅延させられた表示信号DLiは時間軸フィルター回路16へ入力される。時間軸フィルター回路16では、ある所定の時間軸方向の信号処理が行われ、次段の極性反転回路18へ時間軸フィルター回路出力信号Sｏを供給する。極性反転回路18では、時間軸フィルター回路出力信号Sｏを交流化し、液晶表示部20へ表示信号を供給する。ここで、時間軸フィルター回路16で液晶パネルの応答速度を改善する高速応答駆動処理を行うものとすると、入力信号Siと1フィールドの時間だけ遅延させられた表示信号DLiにより表示画像の変化部分を検出し、所定の応答速度に達するように表示信号に応答速度改善用の強調信号が付加される。
【0019】図2は、図1図示の液晶表示装置で高速応答駆動処理を行う場合の信号波形を、従来の信号波形と比較して示す。図2は、mフィールド及びm+1フィールドの表示信号により、暗い背景を明るい円形の画像が左から右へ移動した場合の例である。通常の駆動では、画像が変化した場合でも、変化しない場合でも、入力された表示信号は、そのままの信号Siが極性反転されて液晶表示部へ印加される。しかし、時間軸フィルター回路で高速応答駆動処理を行う場合には、表示信号は高速応答駆動用強調信号が付加された信号Sｏが液晶表示部に印加される。」

(d)「【0022】ここで、表示画像を1フィールド遅延させるフィールド遅延回路14について考えてみる。この液晶表示装置が水平方向640画素(×3(R、G、Bの3色))、垂直方向480画素の解像度を持ち、6ビット(64階調)の表示が可能であるとすると、通常の場合はフィールド遅延回路14には、
640×3×480×6=5529600[ビット]
のメモリー容量が必要になり、少なくとも約5.5メガビットの記憶容量を持つメモリーが必要となる。」

(e)「【0025】図5は立ち上がりの応答速度の例を、図6は立ち下がりの応答速度の例を夫々示す。図5の例から、立ち上がり(ノーマリホワイトモードの液晶パネルの場合、印加電圧を0[V]に、または小さい電圧にする方向)では表示する画像が明るい(同図では到達階調レベルが大きい)場合には応答速度が遅いが、低い階調レベルでは動画に(1/60[秒])対しても十分な応答速度が得られていることが分かる。特に、到達階調レベルが20以下では十分な応答速度であることが分かる。また、図6の例から、立ち下がりでも、到達階調レベルが低い階調レベルでは十分な応答速度が得られていることが分かる。特に、到達レベルが0(真黒)の場合はいずれのレベルからでも十分に高速であることが分かる。
【0026】以上から、動画像表示に対して十分な応答速度が得られないのは表示画像が明るいときであり、時間軸フィルターによる応答速度の高速化は表示画像が明るい場合にのみ行うことでも十分な表示画像が得られることが分かる。また、図5、図6のどちらの場合も、開始レベルと到達レベルとが近接している場合(概ね5?10レベル)にも応答速度は1/60秒以下に達していることがわかる。
【0027】ここで、応答速度の高速化を表示画像が明るい場合にのみ行うこととして、その時のビット割を考えて見る。通常、表示信号の全階調レベルを補正しようとした場合は6ビットの情報が必要である。表示画像が明るい場合のみの補正の場合には前述のように表示画像の低階調レベルの部分では補正を行わなくても応答速度の劣化の無い高品質な表示を行うことができる。つまり、低階調な部分はある階調レベルで代表するよう粗いビット数で代表させて、補正の必要な部分については従来通りのビット割り当てを行うことにより、粗く間引いた分だけビット数の削減が可能である。
【0028】図7は、前述の図5及び図6図示の例において、最も応答速度が遅くなる到達階調レベル(レベル40?50)での高速応答駆動用強調量(オーバードライブレベル)の代表的な特性を示す。
【0029】図7図示のように、変化前の階調レベル(図7では開始レベルとしてある)は64レベルあるが、オーバードライブするレベルは20種類のレベル足らずしかない。つまり、強調量は開始レベルが0であっても5?8であっても、一定の強調量である。従って、図7図示の開始レベルに対する強調量の特性は20レベル程度の精度で表現できることになる。図7図示の例では強調量は20種類のレベル足らずなので、4ビット(16レベル)の精度でほぼ強調量を表現できることになる。つまり、ビット削減後の必要ビット数は、
必要ビット数=(lｏg(強調レベルの種類))/lｏg2
の式で表される。なお、ここで少数点以下は四捨五入するのがよい。
【0030】例えば、画像が変化した後の到達レベルが50であるとすると、変化前の開始レベルが0?8のレベルにおいては、強調量は+12レベルであり、強調量にとっては変化前の開始レベルが0であっても8であっても有意差はない。従って、0?8の開始レベルを任意のレベルに代表させて表現しても強調量の表現に問題は生じない。つまり、開始レベル0?8をまとめて「0」と表現しても良いことになる。同様にして他の開始レベルにおいても、あるレベルに数レベルを代表させて表現することが可能である。
【0031】但し、図7からわかる様に、開始レベルが大きい(ノーマリホワイトモードの液晶パネルの場合は明るい、即ち印加電圧が小さい)場合には、開始レベルに対して強調量の変化が大きいので、開始レベルと強調量との関係をより正確に表現するためには、これら開始レベルが大きい領域に多くの精度、つまり割り当てるビット数を多くする必要がある。」

(f)「【0032】図8は、図7図示の開始レベルと強調量との関係に対応する、6ビットデータを4ビットにビット削減するための非線形量子化テーブルを示す。図8図示の非線形量子化テーブルにより、6ビットの表示データを4ビットまでビット削減し、更に、図7図示の強調量を正確に表現できる。従って、図1図示のような時間軸フィルター回路16で、高速応答駆動を行う場合は、1フィールド遅延回路14に入力する表示信号Liは、4ビットまでにビット削減しても6ビットの表示信号Siそのままを1フィールド遅延回路14に入力した場合と同等な高速応答駆動特性を得ることができる。即ち、1フィールド遅延回路14に入力される表示信号を、図8図示の非線形量子化テーブルに基づいて4ビットにビット削減して4ビットの表示信号Liとすることにより、1フィールド遅延回路14のメモリー容量を6ビットのそのままのデータを遅延させる場合に比べて2/3に削減可能なことがわかる。」

(g)「【0033】図9は1フィールド遅延回路の表示データが4ビットの場合の高速応答駆動用の表示信号強調量のテーブルを示す。このテーブルは図8図示の非線形量子化テーブルを用いて1フィールド遅延させる表示信号を4ビットに非線形量子化した場合の強調量を示すデータテーブルである。図9において、到達レベルは現在の表示データ、開始レベルは1フィールド前の表示データを指している。図9図示のように、到達レベルも図8の非線形量子化テーブルに従って強調量が割り当てられている。例えば、開始レベルが0で到達レベルが40の場合には、図9の強調量テーブルより「6」の強調量が得られ、高速応答駆動用の表示信号は46となる。また、図9から分かる様に、階調が低い、つまりノーマリホワイトモードの液晶パネルの場合で印加電圧が大きい場合には、テーブルのビット割当が少なくなっている。図9図示の例では、全体の強調量テーブルは、
16(開始レベル)×16(到達レベル)=256
の256種類の強調量データを表している。しかし、その中で64階調の中の「黒」側の半分の階調(0?31)の階調レベルに割り当てられている種類は、僅か16種類にしかすぎない。つまり、強調量を表す全データの15/16が「白」側の表示信号に対して割り当てられている。」

(h)「【0041】以上のような高速応答駆動のための非線形量子化による表示信号のビット数の削減により、フィールド遅延のためのメモリーの削減量は、表示信号のビット数1ビット当たり約0.9メガ・ビットのメモリー削減となり、その分の実装面積の小型化と消費電力の低減が可能となる。
【0042】通常、このようなビットの削減操作は、あらかじめROMに(Read Onlｙ Memｏｒｙ)記憶しておき、そのROMへ入力信号を入力してビットの削減操作を行う。つまり、図1図示のビット数削減回路12はROMにより実現されるのが一般的である。この時のROMの容量を算出してみると、ビット削減が無い場合、
ビット削減ROM容量=出力ビット数×入力階調数×RGB=6×64×3=1152[ビット]
であるが、このROMも出力ビット数を1ビット削減することにより、192ビットの削減が可能となる。
【0043】更に、図1図示の時間軸フィルター回路16もROMにより実現されるのが一般的である。このROMの容量を算出してみると、ビット削減が無い場合、
フィルターROM容量=・・・73728[ビット]
となり、約74kビットのROMが必要であるが、このROMも表示信号(遅延信号)のビット数を1ビット削減することにより、ROM容量の1/2が削減可能となる。」

(i)「【0049】【発明の効果】本発明においては、時間軸方向の信号処理を行うための保持/遅延手段へ入力する表示信号の階調数を、表示部に表示する階調数よりも少ない階調数とする削減手段を具備する。これにより、保持/遅延手段が必要とするメモリー容量を削減して実装面積を減少させ、装置の大型化や消費電力の増大を抑制し、更に、装置の高価格化を抑えた表示装置を実現することが可能となる。」


(ア)上記(c)及び図面の図1、図2の記載によると、液晶表示装置は、応答速度改善用の強調信号が付加された表示信号を液晶表示部に印加して画像の表示を行うものである。
したがって、「液晶表示部を用いて画像を表示する液晶表示装置」及び「応答速度改善用の強調信号が付加された表示信号によって液晶表示部において画像表示を行う液晶表示装置」との技術事項が読み取れる。

(イ)上記(c)及び図面の図1の記載から、「入力信号Siのビット数を削減し、入力信号Siよりもビット数が少ない表示信号Liに変換するビット数削減回路」が読み取れる。
そして、この「ビット数削減回路」の具体的な構成については、上記(f)の記載、特に、「1フィールド遅延回路14に入力される表示信号を、図8図示の非線形量子化テーブルに基づいて4ビットにビット削減して4ビットの表示信号Liとすることにより、1フィールド遅延回路14のメモリー容量を6ビットのそのままのデータを遅延させる場合に比べて2/3に削減可能なことがわかる。」との記載及び図面の図8の記載からみて、6ビットの入力信号Siをビット削減して4ビットの表示信号Liとする非線形量子化テーブルにより構成されるものであるといえる。
以上のことから、「6ビットの入力信号Siのビット数を2ビット削減し、入力信号Siよりもビット数が少ない4ビットの表示信号Liに変換する非線形量子化テーブルにより構成されるビット数削減回路」との技術事項が読み取れる。

(ウ)上記(イ)の「ビット数削減回路」によるビット数の削減については、上記(e)の記載、特に、「動画像表示に対して十分な応答速度が得られないのは表示画像が明るいときであり、時間軸フィルターによる応答速度の高速化は表示画像が明るい場合にのみ行うことでも十分な表示画像が得られることが分かる。・・・表示画像が明るい場合のみの補正の場合には前述のように表示画像の低階調レベルの部分では補正を行わなくても応答速度の劣化の無い高品質な表示を行うことができる。つまり、低階調な部分はある階調レベルで代表するよう粗いビット数で代表させて、補正の必要な部分については従来通りのビット割り当てを行うことにより、粗く間引いた分だけビット数の削減が可能である。」との記載も併せて参酌すると、表示画像、すなわち、入力信号Siが低階調なレベルでは粗くビット割り当てを行い、高階調レベルでは細かくビット割り当てを行うようにするものであることが読み取れる。
そして、このようなビット数の削減を実現する上記「非線形量子化テーブル」については、図8に示されており(上記(f))、図8の記載によると、6ビットの入力信号Siのすべての階調値(0から63の64階調値)の各々に対して、量子化後の4ビットの表示信号Li(0?15)が割り当てられており、具体的には、0?8の9階調分に対しては0、9?16の8階調分に対しては1、17?24の8階調分に対しては2、25?33の9階調分に対しては3、34?40の7階調分に対しては4、41?44の4階調分に対しては5、45?62では2階調分毎に順に6?15、63に対しては15が割り当てられている。
したがって、「非線形量子化テーブル」の機能について、「非線形量子化テーブルは、入力信号Siの階調値が小さいときは粗い間隔で表示信号Liに変換し、入力信号Siの階調値が大きいときは細かい間隔で表示信号Liに変換して、表示信号Liのビット数を2ビット削減する」との技術事項が読み取れる。

(エ)上記(c)及び図面の図1の記載から、「表示信号Liを1フィールドの時間だけ遅延させて表示信号DLiを出力するフィールド遅延回路」が読み取れる。
そして、上記(a)、(d)の記載も参酌すると、上記フィールド遅延回路は1フィールド分の表示信号Liを記憶するメモリにより構成されるものであるから、「表示信号Liを1フィールドの時間だけ遅延させて表示信号DLiを出力する1フィールド分の表示信号Liを記憶するメモリにより構成されるフィールド遅延回路」との技術事項が読み取れる。

(オ)上記(c)及び図面の図1の記載からみて、時間軸フィルター回路は、液晶パネルの応答速度を改善する高速応答駆動処理を行うものであり、入力信号Siと1フィールドの時間だけ遅延させられた表示信号DLiにより表示画像の変化部分を検出し、所定の応答速度に達するように表示信号に応答速度改善用の強調信号を付加するものである。
さらに、上記応答速度改善用の強調信号に関して次の記載がある。
(i)上記(g)の「図9は1フィールド遅延回路の表示データが4ビットの場合の高速応答駆動用の表示信号強調量のテーブルを示す。このテーブルは図8図示の非線形量子化テーブルを用いて1フィールド遅延させる表示信号を4ビットに非線形量子化した場合の強調量を示すデータテーブルである。図9において、到達レベルは現在の表示データ、開始レベルは1フィールド前の表示データを指している。図9図示のように、到達レベルも図8の非線形量子化テーブルに従って強調量が割り当てられている。例えば、開始レベルが0で到達レベルが40の場合には、図9の強調量テーブルより「6」の強調量が得られ、高速応答駆動用の表示信号は46となる。」、「図9図示の例では、全体の強調量テーブルは、16(開始レベル)×16(到達レベル)=256 の256種類の強調量データを表している。」
(ii)図面の図9には、16段階の開始レベルと16段階の到達レベルのすべての組み合わせ、すなわち、16×16=256通りの組み合わせのそれぞれに対する強調量データを表すテーブルが記載されている。
(iii)上記(h)の「【0043】更に、図1図示の時間軸フィルター回路16もROMにより実現されるのが一般的である。」
これらの記載と上記(c)及び図面の図1の記載からみて、時間軸フィルター回路は、表示信号(すなわち入力信号Si)に応答速度改善用の強調信号を付加したものを出力するものであり、該応答速度改善用の強調信号は強調量テーブルから出力される強調量の時系列からなる信号であると認められるから、時間軸フィルター回路が上記強調量テーブルを備えていることは明らかである。
そして、上記強調量テーブルは、16段階(すなわち4ビット)の開始レベル(1フィールド前の表示データすなわち1フィールドの時間だけ遅延させられた表示信号DLi)と、16段階(すなわち4ビット)の到達レベル(現在の表示データすなわち入力信号Si)の16×16=256通りの組み合わせの各々に対する256種類の強調量を予め記憶したROMよりなり、上記開始レベルと上記到達レベルの組み合わせに応じて上記予め記憶した強調量を出力して強調信号を発生するものであることが読み取れる。
ここで、上記「16段階(すなわち4ビット)の到達レベル(現在の表示データすなわち入力信号Si)」は、本来の入力信号Siが6ビットであることからみて(上記(f)、上記(イ)の記載参照。)、入力信号Siを6ビットから4ビットにビット削減したものであると認められる。
したがって、「時間軸フィルター回路」について、「入力信号Siと1フィールドの時間だけ遅延させられた表示信号DLiにより表示画像の変化部分を検出し、所定の応答速度に達するように表示信号(入力信号Si)に応答速度改善用の強調信号を付加する時間軸フィルター回路であって、4ビットの開始レベル(1フィールドの時間だけ遅延させられた表示信号DLi)と4ビットの到達レベル(入力信号Siを6ビットから4ビットにビット削減したもの)の256通りの組み合わせの各々に対する256種類の強調量を予め記憶したROMよりなり上記開始レベルと上記到達レベルの組み合わせに応じて上記予め記憶した強調量を出力して上記強調信号を発生する強調量テーブルを具備する時間軸フィルター回路」との技術事項が読み取れる。


以上のことから、引用例には、液晶表示装置に係る次の発明が記載されているものと認められる。(以下、「引用発明」という。)

「液晶表示部を用いて画像を表示する液晶表示装置であって、
6ビットの入力信号Siのビット数を2ビット削減し、入力信号Siよりもビット数が少ない4ビットの表示信号Liに変換する非線形量子化テーブルにより構成されるビット数削減回路と、
前記表示信号Liを1フィールドの時間だけ遅延させて表示信号DLiを出力する1フィールド分の表示信号Liを記憶するメモリにより構成されるフィールド遅延回路と、
前記入力信号Siと1フィールドの時間だけ遅延させられた前記表示信号DLiにより表示画像の変化部分を検出し、所定の応答速度に達するように表示信号(入力信号Si)に応答速度改善用の強調信号を付加する時間軸フィルター回路であって、4ビットの開始レベル(1フィールドの時間だけ遅延させられた表示信号DLi)と4ビットの到達レベル(入力信号Siを6ビットから4ビットにビット削減したもの)の256通りの組み合わせの各々に対する256種類の強調量を予め記憶したROMよりなり前記開始レベルと前記到達レベルの組み合わせに応じて予め記憶した前記強調量を出力して前記強調信号を発生する強調量テーブルを具備する時間軸フィルター回路を備え、
前記非線形量子化テーブルは、前記入力信号Siの階調値が小さいときは粗い間隔で前記表示信号Liに変換し、前記入力信号Siの階調値が大きいときは細かい間隔で前記表示信号Liに変換して、前記表示信号Liのビット数を2ビット削減し、
前記応答速度改善用の強調信号が付加された表示信号によって前記液晶表示部において画像表示を行う液晶表示装置。」

(2)対比
本願補正発明と引用発明とを対比する。
(ア)引用発明の「液晶表示部」、「入力信号Si」、「表示信号Li」、「表示信号DLi」、「非線形量子化テーブル」、「応答速度改善用の強調信号が付加された表示信号」、「液晶表示装置」は、
本願補正発明の「液晶パネル」、「第1の入力階調データ」、「出力階調データ」、「第2の入力階調データ」、「第1のテーブル手段」、「オーバーシュート階調出力」、「液晶表示装置」にそれぞれ相当する。

(イ)1フィールドと1フレームとは、ともに1画面の画像を意味するから、
引用発明の「前記表示信号Liを1フィールドの時間だけ遅延させて表示信号DLiを出力する1フィールド分の表示信号Liを記憶するメモリにより構成されるフィールド遅延回路」と、
本願補正発明の「前記第1のテーブル手段の出力階調データを、前記液晶パネルにおける1フレームの画像表示期間遅延させて第2の入力階調データを生成するフレームメモリ手段」とは、
上記相当関係も勘案すると、「前記第1のテーブル手段の出力階調データを、前記液晶パネルにおける1画面の画像表示期間遅延させて第2の入力階調データを生成する1画面の画像を記憶するメモリ手段」である点で共通する。

(ウ)引用発明の「入力信号Siを6ビットから4ビットにビット削減したもの」と、本願補正発明の「第1の入力階調データ」とは、ともに、「第1の入力階調データに由来するデータ」である点で共通し、
引用発明の「強調量」と、本願補正発明の「オーバーシュート階調出力」とは、ともに、「オーバーシュート階調による駆動を行うための出力」である点で共通する。
したがって、引用発明の「4ビットの開始レベル(1フィールドの時間だけ遅延させられた表示信号DLi)と4ビットの到達レベル(入力信号Siを6ビットから4ビットにビット削減したもの)の256通りの組み合わせの各々に対する256種類の強調量を予め記憶したROMよりなり前記開始レベルと前記到達レベルの組み合わせに応じて予め記憶した前記強調量を出力して前記強調信号を発生する強調量テーブル」と、
本願補正発明の「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する第2のテーブル手段」とは、
上記相当関係等も勘案すると、「前記第1の入力階調データに由来するデータと前記第2の入力階調データとの組み合わせに応じて、予め記憶されているオーバーシュート階調による駆動を行うための出力を発生する第2のテーブル手段」である点で共通する。

(エ)引用発明の「前記非線形量子化テーブルは、前記入力信号Siの階調値が小さいときは粗い間隔で前記表示信号Liに変換し、前記入力信号Siの階調値が大きいときは細かい間隔で前記表示信号Liに変換して、前記表示信号Liのビット数を2ビット削減し」と、
本願補正発明の「前記第1のテーブル手段は、前記第1の入力階調データの階調値が小さいときは粗い間隔で前記出力階調データを生成し、前記第1の入力階調データの階調値が大きいほど細かい間隔で前記出力階調データを生成するように変換を行って前記出力階調データのビット数を2ビット低減し」とは、
上記相当関係等も勘案すると、「前記第1のテーブル手段は、前記第1の入力階調データの階調値が小さいときは粗い間隔で前記出力階調データを生成し、前記第1の入力階調データの階調値が大きいときは細かい間隔で前記出力階調データを生成するように変換を行って前記出力階調データのビット数を2ビット低減し」の点で共通する。

以上のことから、本願補正発明と引用発明1とは、次の一致点で一致し、相違点1ないし5で相違する。
[一致点]
「液晶パネルを用いて画像を表示する液晶表示装置であって、6ビットの第1の入力階調データを変換して4ビットの出力階調データを生成する第1のテーブル手段と、前記第1のテーブル手段の出力階調データを、前記液晶パネルにおける1画面の画像表示期間遅延させて第2の入力階調データを生成する1画面の画像を記憶するメモリ手段と、前記第1の入力階調データに由来するデータと前記第2の入力階調データとの組み合わせに応じて、予め記憶されているオーバーシュート階調による駆動を行うための出力を発生する第2のテーブル手段とを備え、
前記第1のテーブル手段は、前記第1の入力階調データの階調値が小さいときは粗い間隔で前記出力階調データを生成し、前記第1の入力階調データの階調値が大きいときは細かい間隔で前記出力階調データを生成するように変換を行って前記出力階調データのビット数を2ビット低減し、
前記オーバーシュート階調出力によって前記液晶パネルにおいて画像表示を行うように構成されていることを特徴とする液晶表示装置。」

[相違点1]
1画面の画像及び該画像を記憶するメモリ手段が、本願補正発明では、1フレームであり、フレームメモリ手段であるのに対し、引用発明は1フィールドであり、1フィールド分の表示信号Liを記憶するメモリにより構成されるフィールド遅延回路である点。
[相違点2]
第2のテーブル手段における組み合わせが、本願補正発明では、ビット数の異なった第1の入力階調データと第2の入力階調データとの組み合わせであるのに対し、引用発明では、入力信号Si(第1の入力階調データに相当)を6ビットから4ビットにビット削減したものと4ビットの表示信号DLi(第2の入力階調データに相当)との組み合わせである点。
[相違点3]
第2のテーブル手段における組み合わせに応じた出力の発生について、本願補正発明では、大小関係に応じて、すなわち、ビット数の異なった第1の入力階調データと第2の入力階調データとの大小関係に応じて、出力を発生するのに対し、引用発明では、単に組み合わせに応じて、すなわち、入力信号Si(第1の入力階調データに相当)を6ビットから4ビットにビット削減したものと4ビットの表示信号DLi(第2の入力階調データに相当)との組み合わせに応じて、出力を発生する点。
[相違点4]
第2のテーブル手段の出力について、本願補正発明では、オーバーシュート階調出力を発生するのに対し、引用発明では、強調量を出力して(その時系列である)応答速度改善用の強調信号を発生するに止まり、時間軸フィルター回路が該応答速度改善用の強調信号を表示信号(入力信号Si)に付加する点。
[相違点5]
第1のテーブル手段が、本願補正発明では、第1の入力階調データの階調値が大きいほど細かい間隔で出力階調データを生成するのに対し、引用発明では、入力信号Si(第1の入力階調データに相当)の階調値が大きいときは細かい間隔で表示信号Li(出力階調データに相当)を変換、すなわち、生成する点。

(3)判断
上記相違点1ないし5について検討する。
[相違点1]について
液晶表示装置において、1画面の画像をフレームあるいはフィールドで構成することは、ともに、例を挙げるまでも周知であり、どちらを採用するかは単なる設計変更にすぎないことである。
したがって、引用発明において、1フィールドに代えて1フレームとし、1フィールド分の表示信号Liを記憶するメモリをフレームメモリとすることは当業者が容易になし得たことである。

[相違点2]について
引用発明において、6ビットの入力信号Siをビット削減して4ビットにしたものを強調量テーブルにおいて採用したことの意義について検討する。
そこで、まず、引用発明の課題、目的、効果についてみると、引用例には、以下のような記載がある。
(1)「【0006】・・・1フィールド分の表示信号をメモリーに保持しておくためには、大容量のメモリーが必要となり、実装面積の増大による液晶表示装置の大型化、消費電力の増大、更に、液晶表示装置の高価格化という問題を引起こす。」(上記(a))
(2)「【0011】 本発明は上述の様な問題点に鑑みてなされたものであり、応答速度の高速化のために必要とするメモリー容量を削減して実装面積を減少させ、装置の大型化や消費電力の増大を抑制すると共に、装置の高価格化を抑えた表示装置を提供することを目的とする。」(上記(b))
(3)「【0022】ここで、表示画像を1フィールド遅延させるフィールド遅延回路14について考えてみる。この液晶表示装置が水平方向640画素(×3(R、G、Bの3色))、垂直方向480画素の解像度を持ち、6ビット(64階調)の表示が可能であるとすると、通常の場合はフィールド遅延回路14には、
640×3×480×6=5529600[ビット]
のメモリー容量が必要になり、少なくとも約5.5メガビットの記憶容量を持つメモリーが必要となる。」(上記(d))
(4)「【0032】・・・1フィールド遅延回路14に入力される表示信号を、図8図示の非線形量子化テーブルに基づいて4ビットにビット削減して4ビットの表示信号Liとすることにより、1フィールド遅延回路14のメモリー容量を6ビットのそのままのデータを遅延させる場合に比べて2/3に削減可能なことがわかる。」(上記(f))
(5)「【0049】【発明の効果】本発明においては、時間軸方向の信号処理を行うための保持/遅延手段へ入力する表示信号の階調数を、表示部に表示する階調数よりも少ない階調数とする削減手段を具備する。これにより、保持/遅延手段が必要とするメモリー容量を削減して実装面積を減少させ、装置の大型化や消費電力の増大を抑制し、更に、装置の高価格化を抑えた表示装置を実現することが可能となる。」(上記(i))

上記記載(1)?(5)によれば、引用発明は、1フィールド分の表示信号を保持するフィールド遅延回路のメモリーの容量を削減することを目的とするものであり、該目的を達成するために、フィールド遅延回路に入力される表示信号Liのビット数を6ビットから4ビットに削減するものであるということができる。

さらに、引用例には、フィールド遅延回路に入力される表示信号Liのビット削減によりそのメモリー容量を削減できる旨指摘した上記記載(4)に続けて、
(6)「【0033】図9は1フィールド遅延回路の表示データが4ビットの場合の高速応答駆動用の表示信号強調量のテーブルを示す。・・・図9において、到達レベルは現在の表示データ、開始レベルは1フィールド前の表示データを指している。図9図示のように、到達レベルも図8の非線形量子化テーブルに従って強調量が割り当てられている。・・・図9図示の例では、全体の強調量テーブルは、
16(開始レベル)×16(到達レベル)=256
の256種類の強調量データを表している。」(上記(g))と記載され、
(7)「【0034】以上のような非線形量子化を行った場合には量子化誤差が問題になってくる。・・・
【0035】また、到達レベルは、開始レベルとは逆の関係になり、ある量子化の閾値以上で、且つ次の量子化の閾値未満の6ビットデータは、その上位の量子化閾値に丸められると考えてよい。
【0036】例えば、4ビットに非線形量子化された表示データが4の場合は、本来の6ビット表示データは34以上40以下のいずれかのレベルであるが、開始レベル(1フィールド前の表示信号)としては34として扱われる。また、到達レベルが40の場合には35以上41以下として到達レベル41の強調量が適用される。従って、開始レベル(1フィールド前の表示信号)が40で到達レベル(現在の表示信号)が40だとすると、図9図示の強調量データテーブルでは開始レベルは34として扱われ、到達レベルは41として扱われるため、結果として静止画でも画像の変化「有り」として認識されてしまう場合が発生する。」、
さらに、該表示信号強調量のテーブルを具備する時間軸フィルタ回路について、
(8)「【0043】更に、図1図示の時間軸フィルター回路16もROMにより実現されるのが一般的である。このROMの容量を算出してみると、ビット削減が無い場合、・・・約74kビットのROMが必要であるが、このROMも表示信号(遅延信号)のビット数を1ビット削減することにより、ROM容量の1/2が削減可能となる。」(上記(h))
と記載されている。

これらの記載(1)?(8)、図1、図8及び図9の記載を総合勘案すれば、
(ア)まず、1フィールド分の表示信号を保持するフィールド遅延回路のメモリーの容量を削減するという引用発明の目的を達成するためには、フィールド遅延回路に入力される表示信号Liのビット数を6ビットから4ビットに削減すればよいこと、
(イ)これにより、フィールド遅延回路の出力である開始レベル(1フィールドの時間だけ遅延させられた表示信号DLi)を4ビットとしておき、
(ウ)それに加えて、到達レベル(現在の表示信号、すなわち、入力信号Si)もビット数を削減すれば、図9に示す表示信号強調量のテーブルについても、ビット削減前の6ビット×6ビット、すなわち、64(開始レベル)×64(到達レベル)の種類の強調量データから、ビット削減後には、16(開始レベル)×16(到達レベル)の種類の強調量データに削減することができ、
(エ)それに伴い、表示信号強調量のテーブルを実現する時間軸フィルター回路のROMの容量も削減することができること、
(オ)但し、非線形量子化には量子化誤差という問題があること、
ということが読み取れることは明らかである。

そうすると、引用発明において、6ビットの入力信号Siをビット削減して4ビットにしたものを強調量テーブルに採用したことの意義は、まず、表示信号のビット数を6ビットから4ビットに削減することによりフィールド遅延回路のメモリの容量の削減という引用発明の目的が達成でき、それに加えて、さらに、6ビットの入力信号Siについてもビット数を削減して4ビットにすれば、量子化誤差という問題はあるものの、強調量テーブルを実現する時間軸フィルター回路のROMの容量についても削減できるというさらなる容量削減効果が得られるというものであるということができる。
してみると、引用発明において、フィールド遅延回路のメモリの容量の削減が主要な目的であり、それに加えて、さらに工夫を講ずれば時間軸フィルター回路のROMの容量の削減という追加的、副次的な効果が得られるというのであるから、引用例に接した当業者が、上記主要な目的に着目し該目的のみを実現することに止めるか、それとも、さらに踏み込んで時間軸フィルター回路のROMの容量の削減という追加的、副次的な効果をも得られるようにするかは、この追加的、副次的な効果を得るために6ビットの入力信号Siを4ビットに削減すればそれに伴い更に量子化誤差が導入されることになるというトレードオフの利害得失について検討し、どの程度の量子化誤差なら許容できるか等を考慮した上で、当業者が適宜選択する設計事項であるということができる。
したがって、引用発明において、上記主要な目的のみを実現することに止めること、すなわち、フィールド遅延回路に入力される表示信号Liのビット数を6ビットから4ビットに削減して、フィールド遅延回路の出力である開始レベル(1フィールドの時間だけ遅延させられた表示信号DLi)を4ビットとすることに止めて、到達レベル(現在の表示信号、すなわち、入力信号Si)については、ビット数の削減を行わず6ビットのままとし、この両者の組み合わせに応じて出力を発生するようにして、上記相違点2に係る本願補正発明のように構成することは当業者が容易になし得たことである。

[相違点3]について
まず、本願補正発明の「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する第2のテーブル手段」における「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する」の意義について検討する。

特許請求の範囲の記載、すなわち、上記「第3」の「1」の「(2)」の補正後の特許請求の範囲の請求項1の記載によると、本願補正発明の「第2のテーブル手段」は、上記のごとく、「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する第2のテーブル手段」である。
該「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データ」とは、「6ビットの第1の入力階調データ」と、「6ビットの第1の入力階調データ」を「第1のテーブル手段」により「ビット数を2ビット低減」して「1フレームの画像表示期間遅延させ」た「4ビット」の「第2の入力階調データ」である。
このように、「第1の入力階調データ」と「第2の入力階調データ」とは、「ビット数の異なった」データであるから、単純に、両者の「大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する」ことはできない。
なぜならば、単純に、「ビット数の異なった第1の入力階調データと第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する」とすると、ビット数の低減前の第1の入力階調データと第2の入力階調データの両者が同一値である場合には、本来オーバーシュート階調出力を発生してはならないにもかかわらず、ビット数の低減により両者は見かけ上異なる値になるため、「第2のテーブル手段」は誤って「大小関係に応じて」オーバーシュート階調出力を発生することになるという不都合が生じるからである。
したがって、特許請求の範囲の記載のみからでは、上記「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する」の意義について明確に理解することはできない。

そこで、本願明細書及び図面の記載を参酌すると、本願明細書及び図面には「第2のテーブル手段」に関して、従来技術との関連も含めて、次の記載がある。
(1)「【0004】図14は、従来の、オーバーシュート駆動を行う液晶表示装置の構成例を示したものである。この従来例の液晶表示装置は、図14に示すように、コントローラ101と、フレームメモリ102と、ルックアップテーブル103と、液晶ディスプレイ(Liquid Crystal Display:LCD)104とから概略構成されている。」
(2)「【0005】外部機器から入力された、例えば8ビットのディジタルデータ(階調値)からなる画像信号の入力1は、順次、コントローラ101からフレームメモリ102に入力されて、1フレーム期間保持されてから出力される。コントローラ101は、フレームメモリ102の出力を、入力2としてルックアップテーブル103に供給する。一方、ルックアップテーブル103には、入力1が直接加えられており、これによって、ルックアップテーブル103は、入力1と入力2のそれぞれの階調値に応じて、オーバーシュート駆動を行うための出力2を発生して、LCD104に供給する。」
(3)「【0007】この際、ルックアップテーブル103は、オーバーシュート駆動を行うために、入力1の階調値の変化後の1フレーム期間において、入力1と入力2とのそれぞれの階調値に応じて、オーバーシュート階調の出力2を発生する。すなわち、ルックアップテーブル103は、入力1の階調値と入力2の階調値が等しいときは、その階調値を出力2として出力するが、入力2の階調値が入力1の階調値より小さいときは、オーバーシュート階調として入力2の階調値より大きい階調値の出力2を発生し、入力2の階調値が入力1の階調値より大きいときは、オーバーシュート階調として入力2の階調値より小さい階調値の出力2を発生するように、予めその値を設定されている。」
(4)「【0011】【発明が解決しようとする課題】このように、液晶表示装置においては、ルックアップテーブルを備えてオーバーシュート駆動を行うことによって、画像表示の遅れを改善して、動画像の場合の画像表示の視認性を向上させることができる。しかしながら、図14に示された従来の液晶表示装置では、外部装置からの入力1のデータをそのままフレームメモリ102に記憶させるようにしていたので、フレームメモリとして記憶容量の大きいものが必要になるという問題があった。
【0012】この発明は、上述の事情に鑑みてなされたものであって、ルックアップテーブルを備えてオーバーシュート駆動を行うようにした液晶表示装置において、入力データを遅延させるためのフレームメモリの記憶容量を縮減できるようにすることを目的としている。」
(5)「【0026】この例の液晶表示装置は、図1に示すように、データ変換テーブル1と、コントローラ2と、フレームメモリ3と、ルックアップテーブル4と、LCD5とから概略構成されている。これらのうち、LCD5は、図14に示された従来例の場合のLCD104と同様である。データ変換テーブル1は、外部機器から入力された画像信号の入力1のビット数を少なくするように変換して出力1を発生する。コントローラ2は、出力1をフレームメモリ3において1フレーム期間遅延させたのち、入力2としてルックアップテーブル4に供給する。フレームメモリ3は、入力データを順次1フレーム期間保持してから出力する。ルックアップテーブル4は、外部機器からの入力1と、コントローラ2からの入力2とによって、オーバーシュート駆動を行うための出力2を発生して、LCD5に供給する。」
(6)「【0028】この場合における、データ変換テーブル1によるデータ変換は、例えば図2乃至図5に示すようにして行われる。図2は、TN(Twisted Nematic )型液晶パネルの場合を示している。図2に示されたデータ変換テーブルでは、8ビットからなる入力1の階調データは、5ビットからなる出力1の階調データに変換されるが、この際、入力1のデータの階調値が0(黒)に近いときは、出力1のデータの間隔が大きく、入力1のデータの階調値が255(白)に近づくほど、出力1のデータの間隔が小さくなるように、出力1のデータが設定されている。
【0029】図3は、TN型液晶パネルの場合において、6ビットからなる入力1の階調データを、4ビットからなる出力1の階調データに変換する場合の、データ変換テーブル1の内容の例を示したものであって、図2の場合と同様に、入力1のデータの階調値が大きいほど、出力1のデータの間隔が小さくなっている。」
(7)「【0031】図2乃至図5に示されたデータ変換テーブル1によるデータ変換において、入力1のデータの階調値が0に近い側で、出力1のデータの間隔を大きくできるのは、入力1のデータの階調値が0に近い側では、オーバーシュート階調が、オーバーシュート駆動を行う直前のフレームにおける、入力1の階調値すなわち現フレームの階調値でほぼ決まるためである。」
(8)「【0035】ルックアップテーブル4においては、スタート階調とエンド階調とから、出力2としてオーバーシュート階調を発生して、LCD5に供給する。この場合、ビット数を低減するデータ変換を行わないとしたときに、スタート階調とエンド階調とが等しい値になる状態での、データ変換後の入力階調値(対応する値がない場合もある)に対応するルックアップテーブル4の出力階調値には、入力階調値がそのまま出力されるので、この場合は、オーバーシュート駆動が行われないが、この入力階調値より小さいスタート階調に対しては、エンド階調より大きい値のオーバーシュート階調が出力され、また、この入力階調値より大きいスタート階調に対しては、エンド階調より小さい値のオーバーシュート階調が出力される。」
(9)「【0036】・・・図9は、TN型液晶パネルの場合の、ルックアップテーブル4の内容を例示したものであって、6ビットからなる入力1のデータと4ビットからなる入力2のデータとに対応する出力2を、実測から定めたデータを示している。」
(10)図9には、6ビットからなる入力1のデータと4ビットからなる入力2のデータとに対応して出力2(オーバーシュート階調)を出力するルックアップテーブル4の内容が示されており、6ビットの入力1のデータの0?63の64段階のレベルと、4ビットの入力2のデータの0?11の11段階のレベルとの64×11通りの組み合わせのうちの代表的な組み合わせに対する出力2(オーバーシュート階調)の値が示されている。
(11)「【0039】図13(a)の例は、ボールが21階調、背景が36階調の場合を示し、ボールの後方では画面の階調が増加する方向に変化するが、オーバーシユート駆動なしの場合は、ボール後方における背景の階調の増加が遅れるため、ボールがその後方に暗い尾を引いて表示される現象が顕著であって、画質品位が悪い。一方、オーバーシユート駆動ありの場合であってビット縮減なしの場合は、ボール後方の階調の増加が促進されるので、ボールの尾引きが減少するとともに、オーバーシユート階調の最大誤差は0階調であって、画質品位が良い。また、オーバーシユート駆動ありの場合であってビット縮減ありの場合は、入力1のデータを6ビットから4ビットにビット縮減した場合は、オーバーシユート階調の最大誤差は増加方向に1階調であって、ボールの尾引きが減少するとともに、画質品位が良い。これに対して、6ビットから3ビットにビット縮減した場合は、オーバーシユート階調の最大誤差は増加方向に4階調であって、オーバーシユート駆動が過剰なため、尾引きは生じないがボールの後縁の輪郭が強調して表示されるとともに、画質品位が悪い。」
(12)「【0041】図12,図13に示されるように、6ビットからなる入力1のデータを3ビットに変換した場合は、オーバーシユート階調誤差が大きくなって、画像の輪郭が強調されたり、オーバーシユート駆動の効果がほとんどなかったりするが、4ビットに変換した場合は、ビット縮減を行わなかった場合とほぼ同等の結果が得られた。このような目視による効果確認結果から、6ビットからなる入力1のデータの場合は、4ビットへの変換を行えば、入力データをそのままフレームメモリ3に記憶させる場合と比較して、同等の画質を実現できることが明らかであり、これによってフレームメモリの記憶容量を大幅に縮減することが可能になる。」

上記(1)?(12)の記載及び図面の記載からみて、本願補正発明の「第2のテーブル手段」に関して、従来技術との関連も含めて、以下のことが読み取れる。
(ア)オーバーシュート駆動を行う液晶表示装置において、オーバーシュート階調出力を発生する従来のルックアップテーブル(本願補正発明の「第2のテーブル手段に相当」)は、画像信号である入力1(エンド階調、すなわち、本願補正発明の「第1の入力階調データ」に相当)と、該入力1を1フレーム期間保持するフレームメモリの出力である入力2(スタート階調、すなわち、本願補正発明の「第2の入力階調データ」に相当)に応じて、オーバーシュート階調出力を発生するものであり、
具体的な構成としては、上記(3)に記載されているように、従来のルックアップテーブルは、スタート階調とエンド階調とが等しい値になる状態での、データ変換後の入力階調値に対応するルックアップテーブルの出力階調値には、入力階調値がそのまま出力され、この場合は、オーバーシュート駆動が行われないが、この入力階調値より小さいスタート階調に対しては、エンド階調より大きい値のオーバーシュート階調が出力され、また、この入力階調値より大きいスタート階調に対しては、エンド階調より小さい値のオーバーシュート階調が出力されるように構成されているから、
従来のルックアップテーブルは、スタート階調とエンド階調との大小関係に応じてオーバーシュート階調出力を発生するように構成されているといえる。
そして、これは1フレーム前のスタート階調と現在のフレームのエンド階調とを比較して表示データが変化した場合に、その変化を強調することによって表示の変化の応答を高めるというオーバーシュート階調駆動の原理からみて、至極当然の構成であるといえる。
(イ)上記従来のルックアップテーブルに対して、本願補正発明のルックアップテーブル(第2のテーブル手段)は、上記(4)?(12)及び図面の図1、図9等に記載されているように、6ビットの入力1をデータ変換テーブルにより4ビットにビット低減したものを1フレーム遅延させて入力2(第2の入力階調データ、スタート階調)とし、6ビットの入力1(第1の入力階調データ、エンド階調)との組み合わせに応じてオーバーシュート階調を出力させるようにしたものである。
該「組み合わせに応じて」の具体的な内容については、図9に、入力1と入力2の組み合わせに応じてルックアップテーブルが出力するオーバーシュート階調が示されている。
この図9において、入力2(第2の入力階調データ、スタート階調)が、図3に示されたデータ変換テーブルにより6ビットの入力1を4ビットにビット低減したものを1フレーム遅延させたものであることは明らかであるから、図9の入力2(第2の入力階調データ、スタート階調)の0、1、2、3、・・・、10、11は、ビット低減前の0?11、12?23、24?33、34?39、・・・、61?62、63に相当するものである。
この点を踏まえて図9に示されたルックアップテーブルをみると、
(i)1列目の入力2がビット低減前の0?11である列では、入力1が0、1、7では入力1の値がそのまま出力されるようになっており、入力1が15、23、・・・、63では入力1の値と同じかそれ以上のオーバーシュート階調が出力されるようになっている。
(ii)2列目の入力2がビット低減前の12?23である列では、入力1が0、1、7、15では入力1の値と同じかそれ以下のオーバーシュート階調が出力されるようになっており、入力1が23、・・・63では入力1の値と同じかそれ以上のオーバーシュート階調が出力されるようになっている。
(iii)3列目の入力2がビット低減前の24?33である列では、入力1が0、1、7、15、23では入力1の値と同じかそれ以下のオーバーシュート階調が出力されるようになっており、入力1が31では入力1の値と同じ、入力1が39、47、・・・、63では入力1の値と同じかそれ以上のオーバーシュート階調が出力されるようになっている。
(iｖ)4列目の入力2がビット低減前の34?39である列では、入力1が0、1、7、15、23、31では入力1の値と同じかそれ以下のオーバーシュート階調が出力されるようになっており、入力1が39、47、・・・、63では入力1の値と同じかそれ以上のオーバーシュート階調が出力されるようになっている。
・・・・・
そうすると、図9のルックアップテーブルは、おおよそ、ビット低減前の入力2の階調値が入力1の階調値より大きいときは、オーバーシュート階調として入力1の階調値より小さい階調値の出力2を発生し、ビット低減前の入力2の階調値が入力1の階調値より小さいときは、オーバーシュート階調として入力1の階調値より大きい階調値の出力2を発生するように、予めその値が設定されているといえる。
これは、上記(ア)において指摘した従来のルックアップテーブルと比べて、多少の誤差はあるものの、おおよそ同様の傾向であるといえるから、図9に示された本願補正発明のルックアップテーブル(第2のテーブル手段)は、従来のルックアップテーブルと比べて多少の誤差はあるもののおおよそ同様の傾向のものであり、ビットを低減する前のスタート階調(第2の入力階調)とエンド階調(第1の入力階調)との大小関係に応じてオーバーシュート階調出力を発生するように構成されているといえる。
そして、該多少の誤差については、上記(11)、(12)の記載からみて、従来のルックアップテーブルと比較して、例えば最大誤差が2階調程度の範囲内であるような、なるべく小さい誤差であることが望ましいということがいえる。
(ウ)したがって、上記(1)?(12)の記載及び図面の記載からみて、本願補正発明の「第2のテーブル手段」に関して、ビットを低減する前のスタート階調(第2の入力階調)とエンド階調(第1の入力階調)との大小関係に応じてオーバーシュート階調出力を発生していた従来のルックアップテーブルと比較してなるべく誤差が少ないオーバーシュート階調出力を発生する第2のテーブル手段との技術事項が読み取れる。

以上のことから、本願補正発明の「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する第2のテーブル手段」における「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する」の意義については、本願明細書及び図面の記載を参酌すると、「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとに応じて、予め記憶されているオーバーシュート階調出力を発生する第2のテーブル手段であって、ビット数を低減する前の前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じてオーバーシュート階調出力を発生していた従来のルックアップテーブルと比較してなるべく誤差が少ないオーバーシュート階調出力を発生する」との意味であると理解することができる。


一方、引用発明の「強調量テーブル」、すなわち、「4ビットの開始レベル(1フィールドの時間だけ遅延させられた表示信号DLi)と、4ビットの到達レベル(入力信号Siを6ビットから4ビットにビット削減したもの)の256通りの組み合わせの各々に対する256種類の強調量を予め記憶したROMよりなり、前記開始レベルと前記到達レベルに応じて予め記憶した前記強調量を出力して前記強調信号を発生する強調量テーブル」について、引用例には次のような記載がある。
(13)「【0004】この様な液晶材料の応答速度の遅さに起因する画質劣化を解決する手段として、表示信号に時間軸フィルターをかけて応答速度を改善する低残像駆動法がある(特開平4-288589、平成4年10月13日公開)。この方法によれば中間調での応答速度は改善され残像現象を除去することができる。
【0005】しかし、1フィールド前の表示信号と現在の表示信号とを比較して信号処理を行なうこの方法では、1フィールド分の表示信号をメモリーに保持しておく必要が生じる。」
(14)「【0011】【発明が解決しようとする課題】本発明は上述の様な問題点に鑑みてなされたものであり、応答速度の高速化のために必要とするメモリー容量を削減して実装面積を減少させ、装置の大型化や消費電力の増大を抑制すると共に、装置の高価格化を抑えた表示装置を提供することを目的とする。」
(15)「【0018】【発明の実施の形態】図1は本発明の実施の形態に係る液晶表示装置のブロック図を示す。図1図示の液晶表示装置では、入力信号Siはビット数削減回路12と時間軸フィルター回路16へ入力される。ビット数削減回路12へ入力された入力信号Siは、ビット数が削減され入力信号Siよりもビット数(階調数)が少ない表示信号Liに変換された後、フィールド遅延回路14へ入力され1フィールドの時間だけ遅延させられる。1フィールドの時間だけ遅延させられた表示信号DLiは時間軸フィルター回路16へ入力される。時間軸フィルター回路16では、ある所定の時間軸方向の信号処理が行われ、次段の極性反転回路18へ時間軸フィルター回路出力信号Sｏを供給する。極性反転回路18では、時間軸フィルター回路出力信号Sｏを交流化し、液晶表示部20へ表示信号を供給する。ここで、時間軸フィルター回路16で液晶パネルの応答速度を改善する高速応答駆動処理を行うものとすると、入力信号Siと1フィールドの時間だけ遅延させられた表示信号DLiにより表示画像の変化部分を検出し、所定の応答速度に達するように表示信号に応答速度改善用の強調信号が付加される。」
(16)「【0021】つまり、1フィールド前の表示信号DLiと現在の表示信号Siとを比較して、円形の画像が無くなり明るい表示画像から暗い表示画像に変化した場合は、表示信号を“より暗く”するように暗部高速応答駆動用強調信号Od(図2中下側の斜線部)を付加してm+1フィールドでの表示信号Sｏを作成する。一方、1フィールド前の表示信号DLiと現在の表示信号Siとを比較して、円形の画像が移動してきて暗い表示画像から明るい表示画像に変化した場合は、表示信号を“より明るく”するように明部高速応答駆動用強調信号Ob(図2中上側の斜線部)を付加してm+1フィールドでの表示信号Sｏを作成する。このようにして、時間軸フィルター回路では、1フィールド間の表示画像の変化から表示画像がどのように変化したかを検出して、その変化の仕方により“より明るく”または“より暗く”するようなフィルターリング処理を行い、その処理後の表示信号Sｏを現フィールドでの表示信号として液晶表示部20に表示信号を印加する。」
(17)「【0022】ここで、表示画像を1フィールド遅延させるフィールド遅延回路14について考えてみる。この液晶表示装置が水平方向640画素(×3(R、G、Bの3色))、垂直方向480画素の解像度を持ち、6ビット(64階調)の表示が可能であるとすると、通常の場合はフィールド遅延回路14には、
640×3×480×6=5529600[ビット]
のメモリー容量が必要になり、少なくとも約5.5メガビットの記憶容量を持つメモリーが必要となる。」
(18)「【0032】図8は、図7図示の開始レベルと強調量との関係に対応する、6ビットデータを4ビットにビット削減するための非線形量子化テーブルを示す。図8図示の非線形量子化テーブルにより、6ビットの表示データを4ビットまでビット削減し、更に、図7図示の強調量を正確に表現できる。従って、図1図示のような時間軸フィルター回路16で、高速応答駆動を行う場合は、1フィールド遅延回路14に入力する表示信号Liは、4ビットまでにビット削減しても6ビットの表示信号Siそのままを1フィールド遅延回路14に入力した場合と同等な高速応答駆動特性を得ることができる。即ち、1フィールド遅延回路14に入力される表示信号を、図8図示の非線形量子化テーブルに基づいて4ビットにビット削減して4ビットの表示信号Liとすることにより、1フィールド遅延回路14のメモリー容量を6ビットのそのままのデータを遅延させる場合に比べて2/3に削減可能なことがわかる。」
(19)「【0033】図9は1フィールド遅延回路の表示データが4ビットの場合の高速応答駆動用の表示信号強調量のテーブルを示す。このテーブルは図8図示の非線形量子化テーブルを用いて1フィールド遅延させる表示信号を4ビットに非線形量子化した場合の強調量を示すデータテーブルである。図9において、到達レベルは現在の表示データ、開始レベルは1フィールド前の表示データを指している。図9図示のように、到達レベルも図8の非線形量子化テーブルに従って強調量が割り当てられている。例えば、開始レベルが0で到達レベルが40の場合には、図9の強調量テーブルより「6」の強調量が得られ、高速応答駆動用の表示信号は46となる。また、図9から分かる様に、階調が低い、つまりノーマリホワイトモードの液晶パネルの場合で印加電圧が大きい場合には、テーブルのビット割当が少なくなっている。図9図示の例では、全体の強調量テーブルは、
16(開始レベル)×16(到達レベル)=256
の256種類の強調量データを表している。」
(20)「【0034】以上のような非線形量子化を行った場合には量子化誤差が問題になってくる。その量子化誤差の影響は、例えば応答速度の改善を行う必要の無いときにも強調信号を与えてしまい、静止画においても高速応答駆動を行ってしまうという問題を引き起こす。即ち、高速応答駆動の処理は変化した画像に対して“より明るく”または“より暗く”なる様に表示信号を強調する信号処理であるから、静止画に対して高速応答駆動を行った場合には、常に“より明るく”または“より暗く”なる様な信号処理が行われることとなる。」
(21)「【0035】図9図示の非線形量子化では6ビットの表示データの0?8までが4ビット非線形量子化データの0に量子化され、6ビット表示データの9?16までが4ビット非線形量子化データの1に量子化される。つまり、図9図示の非線形量子化テーブルの例では、ある量子化の閾値以上で、且つ次の量子化の閾値未満の6ビットデータは、その下位の量子化閾値に丸められると考えてよい。また、到達レベルは、開始レベルとは逆の関係になり、ある量子化の閾値以上で、且つ次の量子化の閾値未満の6ビットデータは、その上位の量子化閾値に丸められると考えてよい。」
(22)「【0040】図11は静止画用の補正を施した3ビットの非線形量子化に対応した高速応答駆動用強調量データテーブルを示す。図11図示の強調量データテーブルを用いることにより、静止画での画質劣化を防止することができる。但し、図11のようにして作成した強調量データテーブルは本来行うべき強調部分を0としているため、図9図示の様な強調量データテーブルを用いた場合に比べて、若干の高速応答駆動特性に不足があるが、1フィールド遅延回路の回路規模を大きく削減したい場合には有効な方法である。」

上記(13)?(22)の記載及び図面の記載からみて、引用発明の「強調量テーブル」に関して、以下のことが読み取れる。
(エ)液晶表示の応答速度を改善するための表示信号を出力するために、1フィールド前の表示信号DLiと現在の表示信号Siとを比較して、1フィールド間の表示画像の変化から表示画像がどのように変化したかを検出して、その変化の仕方により“より明るく”または“より暗く”するような処理を行い、その処理後の表示信号Sｏを現フィールドでの表示信号として液晶表示部20に表示信号を印加する。
これは、1フィールド前の表示信号DLiと現在の表示信号Siとの大小関係に応じて液晶表示の応答速度を改善するための表示信号を出力することにほかならない。
(オ)上記処理をビット削減しないで行うと、表示画像を1フィールド遅延させるフィールド遅延回路のメモリー容量として大きな容量が必要となるので、これを削減するために、入力信号Siを6ビットから4ビットに非線形量子化してビット削減することとし、これをフィールド遅延回路で1フィールドの時間だけ遅延させた表示信号DLi(開始レベル)と、入力信号Siを6ビットから4ビットにビット削減したもの(到達レベル)との256通りの組み合わせに応じて予め記憶した強調量を出力する強調量テーブルを構成する。
(カ)しかしながら、このようなビット削減のために非線形量子化を行った場合には量子化誤差が問題になってくる。
すなわち、非線形量子化により、ビット削減前の6ビットの開始レベル、6ビットの到達レベルはともに、4ビットに量子化されそれぞれ丸められてしまうために、ビット削減前と比べて高速応答駆動特性に不足等の誤差が生じることになる。

したがって、引用例の記載に接した当業者であれば、非線形量子化により生じる誤差がなるべく少なくなるように強調量テーブルを構成すればよいことは容易に理解できることである。
よって、引用発明において、非線形量子化によりビット数を削減する前の従来の強調量テーブルと比較してなるべく誤差が少なくなるように強調量テーブルを構成すること、すなわち、上で指摘した本願補正発明の「ビット数の異なった前記第1の入力階調データと前記第2の入力階調データとの大小関係に応じて、予め記憶されているオーバーシュート階調出力を発生する」が意味するところと同様に、ビット数を削減する前の1フィールドの時間だけ遅延させた表示信号DLiと、入力信号Siの大小関係に応じて強調量を発生していた従来の強調量テーブルと比較してなるべく誤差が少なくなるように強調量テーブルを構成することは当業者が容易に想到し得たことである。
以上のとおりであるから、引用発明において上記相違点3に係る本願補正発明の構成を採用することは当業者が容易になし得たことである。

[相違点4]について
引用発明は、強調量テーブルにより強調量を発生して、該強調量(これが時系列に出力されたものが強調信号である)を表示信号に付加することにより、液晶表示の応答速度を高めるための表示信号を出力するものである。
一方、液晶表示装置において、液晶表示の応答速度を高めるための画像データをテーブルから直接出力することは周知である。
(例えば、当審拒絶理由で引用された特開平4-365094号公報、特に、「【0012】・・・このROM12には、今回の画像データと1フレーム前の画像データによる応答速度を向上させるのに最適な画像データがテーブルの形で予め記憶されており、アドレス端子H,Lにより選択されるアドレスに対応する例えば3ビットの画像データD1?D3 がセグメント駆動回路6へ出力される。【0013】図2は上記ROM12に記憶されている画像データのテーブルを示すものである。A/D変換器4 から直接入力される3ビットの画像データA2 ?A0 をLｏｗアドレス、画像メモリ11を介して1フレーム分遅延されて入力される3ビットの画像データA5?A3をHighアドレスとして、テーブル上のアドレス指定される位置に該当する「0」?「7」のいずれかの画像データが読出され、3ビットの画像データD1?D3 としてセグメント駆動回路6 へ出力される。」、「【0016】以下同様に動作し、結果としてA/D変換器4 から出力される画像データの階調が画像メモリ11から出力される1フレーム前の画像データの階調よりも高い場合には、階調が高い方向に変化していることとなるので、その時の実際の階調よりも若干高い階調の画像データがROM12より読出され、セグメント駆動回路6に出力される。反対にA/D変換器4 から出力される画像データの階調が画像メモリ11から出力される1フレーム前の画像データの階調よりも低い場合には、階調が低い方向に変化していることとなるので、その時の実際の階調よりも若干低い階調の画像データがROM12より読出され、セグメント駆動回路6 に出力される。こうして、画像データの階調が変化した場合にはその変化の方向と度合いに応じてROM12に予め格納してある画像データが読出されて液晶パネル8 が駆動され、その光透過率の立上りあるいは立下がりが急峻となる。したがって、液晶パネル8 の応答速度を高めることができ、急激に変化する画像に対しても迅速に追随させることが可能となる。」との記載参照、
同じく当審拒絶理由で引用された特開平7-56532号公報、特に、「【0018】・・・このとき加減算器14から出力される画像データは、上記図2に示すような階調の変化の度合いを強調したものとなる。したがって、液晶パネル8での光透過率の立上がりあるいは立下がりが急峻となり、累積応答する液晶パネル8の応答速度を高めることができ、急激に変化する画像に対しても迅速に追随させることが可能となる。
【0019】また、もし上記図2に示したテーブルを直接ROM12に記憶させ、強調した画像データを読出して次段のセグメント駆動回路6に出力させるものとした場合、ROM12に記憶させる1つの画像データは8階調であるので、必要なデータ量は3ビットとなる。」との記載及び図2の記載参照。)

したがって、引用発明に該周知技術を適用して、強調量テーブルから直接液晶表示の応答速度を高めるための画像データ、すなわち、強調量を付加した表示信号(本願補正発明における「オーバーシュート階調出力」に相当)を出力させるようにすることは当業者が容易になし得たことである。

[相違点5]について
本願補正発明の「第1の入力階調データの階調値が大きいほど細かい間隔で前記出力階調データを生成する」において、「ほど」という記載が用いられていることの意味合いは、第1の入力階調データの階調値が大きくなるほどそれにつれて細かい間隔で出力階調データを生成する傾向であるということを意味しているものと解される。
一方、引用発明の非線形量子化テーブルも、上記「第3」の「2」の「(1)」の「(ウ)」において図8に記載の非線形量子化テーブルについて指摘したように、6ビットの入力信号Siのすべての階調値(0から63の64階調値)の各々に対して、量子化後の4ビットの表示信号Li(0?15)が割り当てられており、具体的には、0?8の9階調分に対しては0、9?16の8階調分に対しては1、17?24の8階調分に対しては2、25?33の9階調分に対しては3、34?40の7階調分に対しては4、41?44の4階調分に対しては5、45?62では2階調分毎に順に6?15、63に対しては15が割り当てられているから、全体の傾向としては概ね、入力信号Siの階調値が大きくなるにつれて次第に細かい間隔で表示信号Liが割り当てられているものである。
したがって、引用発明の非線形量子化テーブルにおいて、入力信号Siの階調値が大きいほど細かい間隔で表示信号Liを割り当てるようにすることは当業者が容易に想到し得たことである。
したがって、引用発明において、上記相違点5に係る本願補正発明の構成を採用することは当業者が容易になし得たことである。

そして、本願補正発明が奏する効果は、引用発明及び周知技術から当業者が容易に予測し得るものであり、格別なものではない。

したがって、本願補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

(4)むすび
以上のとおり、補正3は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第4 本願発明
補正3は上記のとおり却下され、また、補正2は当審において平成22年3月3日付けの補正の却下の決定により却下されているので、本願の請求項1ないし12に係る発明は、補正1によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし12に記載された事項により特定されるとおりのものと認められるところ、その請求項1に係る発明(以下、「本願発明」という。)は上記「第3」の「1」の「(1)」の補正前の特許請求の範囲の請求項1に記載されたとおりのものである。

第5 引用例の記載事項・引用発明
当審拒絶理由に引用された引用例の記載事項及び引用発明は、上記「第3」の「2」の「(1)」に記載したとおりのものである。

第6 本願発明と引用発明との対比・判断
本願発明は、上記「第3」で検討した本願補正発明の発明特定事項から発明を特定するために必要な事項についての上記限定を省いたものである。
そうすると、本願発明の発明特定事項をすべて含み、さらに他の限定事項を付加したものに相当する本願補正発明が前記「第3」の「2」の「(3)」に記載したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。

以上のとおりであるから、本願発明は、特許法第29条第2項の規定により特許を受けることができないものである。
そして、本願発明(請求項1に係る発明)が特許を受けることができないものであるから、その余の請求項2ないし12に係る発明について検討するまでもなく、本願は、拒絶すべきものである。

第7 新規事項追加違反について
当審拒絶理由における新規事項追加違反についての拒絶の理由の概要は、補正1は、特許請求の範囲の請求項2を「【請求項2】 前記オーバーシュート階調の誤差が1階調以下であることを特徴とする請求項1記載の液晶表示装置。」と補正することを含むものであるところ、該補正事項に係る技術事項は願書に最初に添付された明細書又は図面(以下、「当初明細書等」という。)の記載から読みとることができないものであり、補正1は当初明細書等に記載した事項の範囲内においてしたものではないから、特許法第17条の2第3項に規定する要件を満たしていない、というものである。
上記請求項2は請求項1を引用して記載したものであり、請求項1の記載によると、「オーバーシュート階調」は「第2のテーブル手段」から出力されるものであるから、「前記オーバーシュート階調の誤差が1階調以下である」とは、「第2のテーブル手段」から出力される「オーバーシュート階調の誤差が1階調以下である」ということを意味する。
したがって、補正1は、「第2のテーブル手段」から出力される「オーバーシュート階調の誤差が1階調以下である」との技術事項を導入するものである。
そこで、該技術事項が当初明細書等の記載から読み取れるか否か以下検討する。
当初明細書等には、「第2のテーブル手段」の誤差に関して、背景に対してボールが移動する動画像の例を挙げ、6ビットから4ビットへのビット縮減の場合には、ボールが21階調、背景が36階調であれば、オーバーシユート階調の最大誤差は1階調であること、しかしながら、ボールが39階調、背景が30階調では、オーバーシユート階調の最大誤差は2階調であることが記載されている。(段落【0038】?【0041】、図12、図13(a)、(b)の記載参照。)
この記載によると、6ビットから4ビットへのビット縮減の場合には、表示する動画像によっては、誤差がたまたま1階調以下になる場合があり得るものの、ボールが39階調、背景が30階調の場合には誤差は2階調になってしまうのであるから、該記載を根拠にして、6ビットから4ビットへのビット縮減に対応させた図9記載のルックアップテーブル(上記「第2のテーブル手段」に相当。)が、「オーバーシュート階調の誤差が1階調以下である」ということはできない。
そして、当初明細書等の他の記載を参酌しても、「第2のテーブル手段」に相当するルックアップテーブルとして、「オーバーシュート階調の誤差が1階調以下である」ものはどこにも開示されてはいない。
さらに、上記のボールが39階調、背景が30階調ではオーバーシユート階調の最大誤差が2階調であるということに関して、当初明細書等の段落【0040】には、「オーバーシユート階調の最大誤差は増加方向に2階調であって、ボールの尾引きが減少するとともに、画質品位が良い。」と記載されており、この記載によれば、最大誤差が2階調であっても画質品位が良いというのであるから、当初明細書等には、「オーバーシュート階調の誤差が1階調以下である」ことについての示唆もないというべきである。
また、そもそも、「第2のテーブル手段」に関して、第1のテーブル手段で仮にビット数を低減しないときに得られるオーバーシュート階調出力を基準にして、オーバーシュート階調の誤差が1階調以下であるというためには、基準となる「第1のテーブル手段で仮にビット数を低減しないときに得られるオーバーシュート階調出力」が、すべてのスタート階調とエンド階調の組み合わせに対して、例えば、階調が6ビットであるのであれば、64×64の組み合わせのすべてに対して、「オーバーシュート階調出力」が示されていなければならない。
なぜならば、そうでなければ、基準となるべき「第1のテーブル手段で仮にビット数を低減しないときに得られるオーバーシュート階調出力」が、各組み合わせの一部において不明であることになるから、当初明細書等に記載されたルックアップテーブル4(「第2のテーブル手段」に相当)が「オーバーシュート階調の誤差が1階調以下である」ということを確認することはできないからである。
しかるに、当初明細書等には、ビット数が8の場合についてのみ、図6、図7に、それぞれ、TN型液晶パネル、IPS型液晶パネルにおけるビット数を低減しないときのオーバーシュート階調出力のグラフを提示しているものの、このグラフは、スタート階調とエンド階調の組み合わせに対して出力すべきオーバーシュート階調出力のおよその傾向をおおまかに示したものにすぎず、すべてのスタート階調とエンド階調の組み合わせ、すなわち、スタート階調の256階調とエンド階調の256階調の256×256のすべての組み合わせに対して出力すべきオーバーシュート階調出力の値を示したものではない。
したがって、当初明細書等には、基準となるべき「第1のテーブル手段で仮にビット数を低減しないときに得られるオーバーシュート階調出力」として、唯一示されたビット数が8の場合においても、すべての組み合わせに対する出力が示されていないのであるから、図8、図11等に示されたルックアップテーブルが、基準に対して「オーバーシュート階調の誤差が1階調以下である」とすることはできない。
さらに、図8、図11等に示されたルックアップテーブル自体も、すべてのスタート階調とエンド階調との組み合わせに対して出力すべきオーバーシュート階調出力の値を示したものではなく、代表的な組み合わせに対するオーバーシュート階調出力の値のみを部分的に示したものにすぎないから、この点においても、基準との対比を行うことができないことは明らかである。
したがって、当初明細書等の記載からは、「第2のテーブル手段」から出力される「オーバーシュート階調の誤差が1階調以下である」との技術事項を読み取ることはできない。
以上のとおりであるから、補正1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであるということはできない。
よって、補正1は、当初明細書等に記載した事項の範囲内においてしたものではなく、特許法第17条の2第3項に規定する要件を満たしていないので、本願は拒絶すべきものである。

第8 まとめ
以上のとおり、本願発明(請求項1に係る発明)は、特許法第29条第2項の規定により特許を受けることができないものであるから、その余の請求項2ないし12に係る発明について検討するまでもなく、本願は拒絶すべきものである。
また、補正1は、当初明細書等に記載した事項の範囲内においてしたものではなく、特許法第17条の2第3項に規定する要件を満たしていないので、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2010-07-28 
結審通知日 2010-08-03 
審決日 2010-08-27 
出願番号 特願2002-146165(P2002-146165)
審決分類 P 1 8・ 561- WZ (G09G)
P 1 8・ 575- WZ (G09G)
P 1 8・ 121- WZ (G09G)
最終処分 不成立  
前審関与審査官 一宮 誠  
特許庁審判長 下中 義之
特許庁審判官 江塚 政弘
濱本 禎広
発明の名称 液晶表示装置  
代理人 西村 征生  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ