ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1238745 |
| 審判番号 | 不服2008-15776 |
| 総通号数 | 140 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2011-08-26 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2008-06-20 |
| 確定日 | 2011-06-15 |
| 事件の表示 | 特願2003-513028「原子状酸素促進酸化(aｔｏmicｏｘｙgenenhancedｏｘidaｔiｏn)を使ってゲート活性化を改良する方法」拒絶査定不服審判事件〔平成15年 1月23日国際公開,WO03/07359,平成16年11月18日国内公表,特表2004-535077〕について,次のとおり審決する。 |
| 結論 | 本件審判の請求は,成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,2002年7月11日(パリ条約による優先権主張外国庁受理2001年7月13日,米国)を国際出願とする出願であって,平成19年9月6日付けの拒絶理由通知に対して,同年12月7日付けで手続補正書及び意見書が提出されたが,平成20年3月14日付けで拒絶査定がされ,これに対し,同年6月20日に審判請求がされるとともに,同日付けで手続補正書が提出されたものである。 第2 平成20年6月20日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定 [補正却下の決定の結論] 本件補正を却下する。 [理由] 1 本件補正の内容 本件補正は,特許請求の範囲を補正するものであり,以下のとおりである。なお,「/」は,原文の改行箇所である。 〈補正事項a〉 ・補正前の請求項1に, 「(a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップと,」 とあるのを,補正後の請求項1の, 「(a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップであって,前記ステップがさらに,/前記Si含有基板の前記表面上に前記ゲート誘電体を形成するステップと,/前記ゲート誘電体上にSi含有半導体多結晶材料層を形成するステップと,/前記Si含有半導体多結晶材料層にレジストを塗布するステップと,/前記レジストを所定パターンの放射線に露出するステップと,/前記レジストのパターンを現像するステップと,/エッチング・ステップにより,前記パターンを前記Si含有半導体多結晶材料に転写するステップとを含み,」 と補正する。 〈補正事項b〉 ・補正前の請求項2と請求項10?16を削除する。 〈補正事項c〉 ・補正前の請求項3を補正後の請求項2に繰り上げるとともに,補正前の「請求項2に記載の」との表記を,「請求項1に記載の」と補正する。 〈補正事項d〉 ・補正前の請求項4を補正後の請求項3に繰り上げるとともに,補正前の請求項4の「請求項2に記載の」との表記を,「請求項1に記載の」と補正する。 〈補正事項e〉 ・補正前の請求項5?8を,順次,補正後の請求項4?7に繰り上げる。 〈補正事項f〉 ・補正前の請求項9を補正後の請求項8に繰り上げるとともに,補正前の請求項9の「請求項8に記載の」との表記を,「請求項7に記載の」と補正する。 2 補正目的の適否 (1)補正事項aについて 補正事項aは,補正前の請求項1の「(a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップと,」との記載内容を,補正後の請求項1の「(a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップであって,前記ステップがさらに,/前記Si含有基板の前記表面上に前記ゲート誘電体を形成するステップと,/前記ゲート誘電体上にSi含有半導体多結晶材料層を形成するステップと,/前記Si含有半導体多結晶材料層にレジストを塗布するステップと,/前記レジストを所定パターンの放射線に露出するステップと,/前記レジストのパターンを現像するステップと,/エッチング・ステップにより,前記パターンを前記Si含有半導体多結晶材料に転写するステップとを含み,」と,技術的に減縮したものであるから,補正事項aは,特許請求の範囲を限定的に減縮する補正に該当する。 (2)補正事項bについて 補正事項bは,請求項の削除を目的とする補正に該当する。 (3)補正事項c?fについて 補正事項c?fは,上記補正事項bにより補正前の請求項2が削除されたことに伴って請求項を繰り上げ,必要に応じて,引用する請求項を変更したものであるから,明りょうでない記載の釈明を目的とする補正に該当する。 (4)したがって,本件補正は,平成18年法律55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第4項1号,2号及び4号に規定する要件を満たす。 以上のとおり,本件補正は,特許請求の範囲の減縮を目的とする補正を含むので,本件補正後の特許請求の範囲に記載された発明が,特許出願の際独立して特許を受けることができるものか(平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項に規定する独立特許要件を満たすか)どうかについて,以下,検討する。 3 独立特許要件を満たすかどうかの検討 (1)本願補正発明 本件補正後の請求項1に係る発明(以下「本願補正発明」という。)は,次のとおりである。 【請求項1】 「Si系金属-絶縁体半導体(MIS)トランジスタを形成する方法であって, (a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップであって,前記ステップがさらに,/前記Si含有基板の前記表面上に前記ゲート誘電体を形成するステップと,/前記ゲート誘電体上にSi含有半導体多結晶材料層を形成するステップと,/前記Si含有半導体多結晶材料層にレジストを塗布するステップと,/前記レジストを所定パターンの放射線に露出するステップと,/前記レジストのパターンを現像するステップと,/エッチング・ステップにより,前記パターンを前記Si含有半導体多結晶材料に転写するステップとを含み, (b)前記構造体を,水素および酸素を含み,酸素が過剰に存在する条件の下での遊離基促進急速熱酸化プロセスによって生成される原子状酸素を使って前記Si含有半導体多結晶領域の一部を酸化する側壁酸化プロセスにかけるステップと, (c)前記Si含有基板と前記Si含有半導体多結晶領域にドーパント・イオンを注入するステップと, (d)前記ドーパント・イオンを活性化するステップ とを含む方法。」 (2)引用例の表示 引用例:特開2001-15753号公報 (3)引用例の記載と引用発明 (3-1)引用例の記載 原査定の拒絶の理由に引用された,本願の優先権主張日前に日本国内において頒布された刊行物である,特開2001-15753号公報(以下「引用例」という。)には,「半導体装置およびその製造方法」(発明の名称)に関して,図1,図2,図5,図10とともに,次の記載がある。(下線は当審で付加したもの。以下同じ。) ア 発明の背景等 ・「【0001】 【発明の属する技術分野】本発明は,サブミクロン以下の微細な半導体素子を含む半導体装置およびその製造方法に係わり,特にMOSトランジスタの微細化に有効な半導体装置およびその製造方法に関する。 【0002】 【従来の技術】MOSトランジスタのソース/ドレイン領域とゲート電極は,これらの間に介在するゲート絶縁膜で電気的に絶縁されている。ゲート電極の下端部は鋭利な形状であるため,ゲート電極の下端部では電界が集中する。この電界集中は,ソース/ドレイン領域とゲート電極との間の絶縁不良を招く原因となる。」 ・「【0005】この種の絶縁不良の問題を解決する従来技術として,後酸化プロセスが知られている。このプロセスは,図10(a)に示すように,シリコン基板91上にシリコン酸化膜92,ドーパンドを含む低抵抗のポリシリコン膜93を順次形成し,ポリシリコン膜93を所定のパターンに加工した後,図10(b)に示すように,酸素(O_(2) )雰囲気中で熱酸化を行い,後酸化膜94を形成するというものである。後酸化膜94を形成することで,ポリシリコン膜93の鋭利な形状の下端部が丸まり,同下端部における電界が緩和する。」 ・「【0024】 【発明が解決しようとする課題】上述の如く,ゲート電極の下端部における電界を緩和するための技術として後酸化が知られていたが,ゲート絶縁膜がシリコン酸窒化膜やシリコン窒化膜の場合には,絶縁不良を効果的に防止することができないという問題があった。 【0025】本発明の第1の目的は,上記事情を考慮してなされたもので,シリコンおよび窒素を含む絶縁膜上にパターニングされたシリコンを含む導電膜が形成されてなる構造における同導電膜の端部における絶縁不良を効果的に防止できる半導体装置およびその製造方法を提供することを目的とする。 【0026】また,リソグラフィの能力を超えたシリコン窒化膜からなるパターンを形成するために,シリコン窒化膜をシリコン酸化膜に変換することが行われている。しかし,従来のシリコン窒化膜をシリコン酸化膜に変換する方法(水蒸気またはO_(2) ガスを酸化剤として用いた熱酸化方法,酸素ガスまたはオゾンガスを原料とするプラズマ酸化方法)は,大きな熱バジェットが必要となったり,素子がプラズマダメージを受けるという問題があった。 【0027】本発明の第2の目的は,上記事情を考慮してなされたもので,小さな熱バジェットで,かつプラズマダメージを招くことなく,リソグラフィの能力を超えたシリコン窒化膜からなるパターンを形成することができる半導体装置の製造方法を提供することである。」 イ 課題を解決するための手段 ・「【0038】これらの本発明に係る半導体装置の製造方法のより具体的な構成としては,以下の(1)?(3)の例があげられる。 【0039】(1) 前記絶縁膜は,窒素を含むシリコン酸化膜またはシリコン窒化膜である。 【0040】(2) 前記絶縁膜はゲート絶縁膜であり,前記被加工膜を加工してゲート電極を形成する。 【0041】(3) 前記酸化処理を行う前の,前記絶縁膜の前記半導体基板との界面における窒素濃度が,5×10^(13)cm^(-2)以上となるように,前記絶縁膜を形成する。」 ・「【0048】また,シリコン酸窒化膜の代わりに,シリコン窒化膜をシリコンウェハの表面に形成した試料を用いた場合でも,オゾンを含む雰囲気で酸化することにより,シリコン窒化膜中の表面側窒素の脱離が顕著になる。その結果,シリコン窒化膜の表面での酸化反応が進行して,シリコン窒化膜の表面がシリコン酸化膜に変換される。 【0049】この実験結果から,本酸化法によるシリコン酸窒化膜中の窒素脱離現象は,膜中窒素の組成比[N]/([O]+[N])が0%よりも高く100%以下の範囲で起こることが明らかになった。 【0050】さらに,以上の現象は,オゾンの代わりに,酸素ラジカルを含む雰囲気で酸化した場合でも,同様に起こることが確かめられた。 【0051】ここで,酸素ラジカルは,プラズマ酸化法のように酸化炉内で発生させたものでも良いし,リモートプラズマ酸化法のように酸化炉の外部で発生させたものを酸化炉内に導入したものでも良いし,あるいは試料表面で発生させたものでも良い。試料表面で酸素を発生させる方法としては,例えば,酸素ガスと水素ガスを酸化炉内に導入し,試料表面を加熱することで,試料表面で酸素ガスを解離させて酸素ラジカルを発生させる方法がある。 【0052】オゾン酸化プロセスにおける主な酸化種は,オゾンが解離して生成する酸素ラジカルであるといわれている。このため,オゾン酸化と酸素ラジカル酸素で同様の現象が起きたと考えられる。 【0053】したがって,本発明のように,上述したような作用効果を奏するオゾンまたは酸素ラジカルを含む雰囲気中で酸化を行えば,シリコンおよび窒素を含む絶縁膜上にパターニングされたシリコンを含む導電膜が形成された構造における同導電膜の端部で酸化が十分に進み,電界緩和に有効な丸まり形状を形成できるようになるので,絶縁不良を効果的に防止できるようになる。」 ウ 第1の実施形態 ・「【0078】(第1の実施形態)図1は,本発明の第1の実施形態に係るMOSトランジスタの製造方法を示す工程断面図である。 【0079】まず,図1(a)に示すように,シリコン基板1の平坦に仕上げられた表面に熱酸化法で厚さ3nmのシリコン酸化膜(不図示)を形成し,続いて一酸化窒素(NO)雰囲気で熱処理を行い,上記シリコン酸化膜の基板界面側に5×10^(14)cm^(-2)の窒素を導入してゲート絶縁膜としてのシリコン酸窒化膜2を形成する。 【0080】次に,図1(b)に示すように,原料としてモノシランを用いたLPCVD法により,シリコン酸窒化膜2上に厚さ150nmのアンドープのポリシリコン膜を形成し,続いてこのアンドープのポリシリコン膜にドーパンドとしてボロン(B)をイオン注入することによって,ゲート電極となる低抵抗のポリシリコン膜3を形成する。 【0081】ここで,ドーパンドの導入は,熱拡散法を用いて行っても良い。また,ドーパンドとして隣(P),砒素(Aｓ)等のドナーを用いても良い。なお,図において2’は,第3の実施形態で図1を用いて説明するために付したものであり,本実施形態とは関係ない。上記ドーパンドの導入は成膜と同時に行っても良いし,あるいは後酸化の後(ポリシリコン膜3を加工した後)に行っても良い。 【0082】次に,図1(c)に示すように,ポリシリコン膜3上にフォトレジストを塗布し,写真触刻法を用いてパターニングすることによって,ゲート電極形成用のレジストパターン4を形成する。 【0083】次に,図1(d)に示すように,レジストパターン4をマスクとして用い,ポリシリコン膜3をドライエッチングによりパターニングして,ゲート電極3を形成した後,アッシング法によりレジストパターン4を除去する。この後,縦型バッチ式酸化炉内にシリコン基板1を搬入する。 【0084】次に,縦型バッチ式酸化炉内にオゾンと酸素の混合ガス(オゾン5%)を導入しながら,900℃,10分,130Paの条件で熱処理を行い,図1(e)に示すように,ゲート電極3の表面(側面,上面)およびシリコン酸窒化膜(ゲート絶縁膜)2の露出表面を酸化して,後酸化膜5を形成する。上記酸化は,オゾンと酸素の反応で生じる酸素ラジカルにより行われる。 【0085】ここで,後酸化膜5の膜厚は,ゲート電極3の側壁部で5nm程度となる。また,後酸化の酸化温度は,シリコン酸窒化膜2中の窒素の脱離効率を高め,ゲート電極3の下端部の曲率半径を大きくし,かつ短時間でのシリコン酸窒化膜2の欠陥回復を可能にするためには,900℃以上の高温が望ましい。 【0086】また,酸化圧力は,雰囲気中のオゾンが失活しないように,1kPa以下の低圧が望ましい。なお,この後酸化は,続いて行うソース/ドレイン領域6の形成工程後に行っても良い。 【0087】最後に,図1(f)に示すように,ゲート電極3をマスクに用いてドーパンドを基板表面にイオン注入により導入した後,ランプアニール法によりドーパントの活性化を行うことによって,ソース/ドレイン領域6を自己整合的に形成する。この後,周知の方法に従って図示しない層間絶縁膜,金属配線等を形成して,MOSトランジスタが完成する。 【0088】図2(a)に,本実施形態の方法により形成した,ゲート電極3の下端部近傍の拡大図を示す。図中,斜線部は窒素の高濃度領域を示している。シリコン酸窒化膜2中の窒素濃度が,シリコン基板1との界面近傍において5×10^(13)cm^(-2)以上ある場合,酸素ガス雰囲気で後酸化を行うと(従来技術),図15(a)に示した形状になってしまう。これに対して,本発明では,オゾンを含む雰囲気で後酸化を行っているので,ゲート電極3の下端部近傍およびゲート電極除去領域のゲート酸窒化膜2中の窒素が脱離し,シリコン基板1の酸化の進行によるバーズビークの形成が顕著になる。 【0089】その結果,ゲート電極3の下端部の形状が十分に丸まるとともに,ゲート電極3の下端部とソース/ドレイン領域6との間の距離が長くなって,ゲート電極3の下端部およびソース/ドレイン領域6の電界が緩和され,素子の絶縁耐性が向上する。」 エ 第3の実施形態 ・「【0113】(第3の実施形態)次に,本発明の第3の実施形態に係るMOSトランジスタの製造方法について説明する。本実施形態では,ゲート絶縁膜として,シリコン窒化膜を用いた例について説明する。なお,本実施形態の製造方法を示す工程断面図は,第1の実施形態のそれと同じなので,ここでは図1を用いて説明を行う。 【0114】まず,図1(a)に示すように,シリコン基板1の平坦に仕上げられた表面に,原料としてモノシランとアンモニアを用いたLPCVD法で,ゲート絶縁膜としての厚さ3nmのシリコン窒化膜2’を形成する。 【0115】次に,原料としてモノシランを用いたLPCVD法により,シリコン窒化膜2’上に厚さ150nmのアンドープのポリシリコン膜を形成し,続いてこのアンドープのポリシリコン膜にドーパンドとしてボロン(B)をイオン注入することによって,図1(b)に示すように,ゲート電極となる低抵抗のポリシリコン膜3を形成する。 【0116】ここで,ドーパンドの導入は,熱拡散法を用いて行っても良い。また,ドーパンドとして隣(P),砒素(Aｓ)等のドナーを用いても良い。上記ドーパンドの導入は成膜と同時に行っても良いし,あるいは後酸化の後(ポリシリコン膜3を加工した後)に行っても良い。 【0117】次に,図1(c)に示すように,ポリシリコン膜3上にフォトレジストを塗布し,写真触刻法を用いてパターニングすることによって,ゲート電極形成用のレジストパターン4を形成する。 【0118】次に,図1(d)に示すように,レジストパターン4をマスクとして用い,ポリシリコン膜3をドライエッチングによりパターニングしてゲート電極を形成した後,アッシング法によりレジストパターン4を除去する。 【0119】次に,ランプ加熱方式の枚葉式酸化炉内にシリコン基板1を搬入した後,同炉内に酸素と水素の混合ガス(酸素50%)を導入しながら,900℃,10秒,650Paの条件で熱処理を行うことで,図1(e)に示すように,ゲート電極3の表面(側面,上面)およびシリコン窒化膜(ゲート絶縁膜)2’の露出表面を酸化して,後酸化膜5を形成する。上記酸化は,酸素と水素との反応で生じる酸素ラジカルにより行われる。 【0120】後酸化膜5の膜厚は,シリコン基板1上で4nm,ゲート電極3の側壁部で5nm程度となる。この後酸化の酸化温度は,シリコン酸窒化膜2中の窒素の脱離効率を高め,ゲート電極3の下端部の曲率半径を大きくし,かつ短時間でのシリコン窒化膜2’の欠陥回復を可能にするためには,900℃以上の高温が望ましい。 【0121】また,酸化圧力は,酸素と水素との反応で雰囲気中のオゾンが失活しないように,1kPa以下の低圧が望ましい。なお,この後酸化は,続いて行うソース/ドレイン領域6の形成工程後に行っても良い。 【0122】最後に,図1(f)に示すように,ゲート電極3をマスクに用いてドーパントを基板表面にイオン注入により導入した後,ランプアニール法によりドーパントの活性化を行うことによって,ソース/ドレイン領域6を自己整合的に形成する。この後,周知の方法に従って図示しない層間絶縁膜,金属配線等を形成して,MOSトランジスタが完成する。 【0123】図5(a)に,本実施形態の方法により形成した,ゲート電極3の下端部近傍の拡大図を示す。図中,斜線部は窒素の高濃度領域を示している。本発明では,酸素ラジカルを含む雰囲気中で後酸化を行っているので,ゲート絶縁膜(シリコン窒化膜)2’のうち,ゲート電極3の下端部近傍およびゲート電極除去領域の部分は,窒素が脱離し,酸化反応が進行して,シリコン酸化膜に変換される。 【0124】その後,さらにゲート絶縁膜(シリコン窒化膜)2’の酸化を続けることで,ゲート電極3の下部の仕上がり形状は,酸素ガス雰囲気で後酸化した場合(従来技術)の形状(図15(c)に示した形状)と比較して,バーズビークの形成が顕著になる。 【0125】その結果,ゲート電極3の下端部の形状が十分に丸まるとともに,ゲート電極3の下端部とソース/ドレイン領域6との間の距離が長くなって,ゲート電極3の下端部およびソース/ドレイン領域6の電界が緩和され,素子の絶縁耐性が向上する。」 オ 発明の効果 ・「【0195】 【発明の効果】以上詳説したように本発明によれば,シリコンおよび窒素を含む絶縁膜上にパターニングされたシリコンを含む導電膜が形成されてなる構造における同導電膜の端部における絶縁不良を効果的に防止できる半導体装置およびその製造方法を実現できるようになる。 【0196】また,本発明によれば,小さな熱バジェットで,かつプラズマダメージを招くことなく,リソグラフィの能力を超えたシリコン窒化膜からなるパターンを形成することができる半導体装置の製造方法を実現できるようになる。」 (3-2)引用発明 上記ア?オによれば,引用例には,次の発明(以下「引用発明」という。)が記載されている。引用発明の目的は,MOSトランジスタのゲート構造のパターンを高精度で効率良く形成することにある。 「MOSトランジスタの製造方法であって,シリコン基板1の表面にゲート絶縁膜2’を形成する工程と,前記ゲート絶縁膜2’上に,厚さ150nmのアンドープのポリシリコン膜3を形成する工程と,続いて前記ポリシリコン膜3にドーパンドとしてボロン(B)をイオン注入するか,あるいは,後記後酸化膜5を形成する工程の後に前記ポリシリコン膜3にドーパンドとしてボロン(B)をイオン注入する工程と,前記ポリシリコン膜3上にフォトレジストを塗布する工程と,写真触刻法を用いてパターニングすることによって,ゲート電極形成用のレジストパターン4を形成する工程と,前記レジストパターン4をマスクとして用い,前記ポリシリコン膜3をドライエッチングによりパターニングしてゲート電極3を形成した後,アッシング法によりレジストパターン4を除去する工程と,次に,ランプ加熱方式の枚葉式酸化炉内に前記シリコン基板1を搬入した後,同炉内に酸素と水素の混合ガス(酸素50%)を導入しながら,900℃,10秒,650Paの条件で熱処理を行うことで,酸素と水素との反応で生じる酸素ラジカルにより,前記ゲート電極3の表面である側面と上面及び前記ゲート絶縁膜2’の露出表面を酸化して,後酸化膜5を形成する工程と,前記ゲート電極3をマスクに用いてドーパントを前記シリコン基板1の表面にイオン注入により導入する工程と,ランプアニール法により該ドーパントの活性化を行うことによって,ソース/ドレイン領域6を自己整合的に形成する工程とを含む方法。」 (4)対比 (4-1)次に,本願補正発明と引用発明とを対比する。 ア 引用発明の「MOSトランジスタ」は,「Si系金属-絶縁体半導体(MIS)トランジスタ」である点で,本願補正発明と変わらない。 イ 引用発明の「シリコン基板1」,「ゲート絶縁膜2’」,「ゲート電極3」,「アンドープのポリシリコン膜3」,「フォトレジストを塗布する工程」,「写真触刻法を用いてパターニングすること」,「前記ポリシリコン膜3をドライエッチングによりパターニングしてゲート電極3を形成」することは,それぞれ,本願補正発明の「Si含有基板」,「ゲート誘電体」,「パターン化Si含有半導体多結晶領域」,「Si含有半導体多結晶材料層」,「レジストを塗布するステップ」,「前記レジストを所定パターンの放射線に露出するステップと,前記レジストのパターンを現像するステップ」,「エッチング・ステップにより,前記パターンを前記Si含有半導体多結晶材料に転写するステップ」に対応する。 したがって,引用発明の, 「シリコン基板1の表面にゲート絶縁膜2’を形成する工程と,前記ゲート絶縁膜2’上に,厚さ150nmのアンドープのポリシリコン膜3を形成する工程と,続いて前記ポリシリコン膜3にドーパンドとしてボロン(B)をイオン注入するか,あるいは,前記ポリシリコン膜3にドーパンドとしてボロン(B)をイオン注入を後記後酸化膜5を形成する工程の後に行う工程と,前記ポリシリコン膜3上にフォトレジストを塗布する工程と,写真触刻法を用いてパターニングすることによって,ゲート電極形成用のレジストパターン4を形成する工程と,前記レジストパターン4をマスクとして用い,前記ポリシリコン膜3をドライエッチングによりパターニングしてゲート電極3を形成した後,アッシング法によりレジストパターン4を除去する工程」 との構成は,本願補正発明の, 「(a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,」「パターン化Si含有半導体多結晶領域を含む構造体を形成するステップであって,前記ステップがさらに,/前記Si含有基板の前記表面上に前記ゲート誘電体を形成するステップと,/前記ゲート誘電体上にSi含有半導体多結晶材料層を形成するステップと,/前記Si含有半導体多結晶材料層にレジストを塗布するステップと,/前記レジストを所定パターンの放射線に露出するステップと,/前記レジストのパターンを現像するステップと,/エッチング・ステップにより,前記パターンを前記Si含有半導体多結晶材料に転写するステップ」 に相当する。 ウ 引用発明の「酸素ラジカル」,「後酸化膜5を形成する」ことは,それぞれ,本願補正発明の「原子状酸素」,「側壁酸化プロセス」に対応する。 したがって,引用発明の, 「ランプ加熱方式の枚葉式酸化炉内に前記シリコン基板1を搬入した後,同炉内に酸素と水素の混合ガス(酸素50%)を導入しながら,900℃,10秒,650Paの条件で熱処理を行うことで,酸素と水素との反応で生じる酸素ラジカルにより,前記ゲート電極3の表面である側面と上面及び前記ゲート絶縁膜2’の露出表面を酸化して,後酸化膜5を形成する工程」 との構成は,本願補正発明の, 「(b)前記構造体を,水素および酸素を含み,」「遊離基促進急速熱酸化プロセスによって生成される原子状酸素を使って前記Si含有半導体多結晶領域の一部を酸化する側壁酸化プロセスにかけるステップ」 に相当する。 エ 引用発明の「前記ゲート電極3をマスクに用いてドーパントを前記シリコン基板1の表面にイオン注入により導入する工程」は,本願補正発明の「(c)前記Si含有基板」「にドーパント・イオンを注入するステップ」に相当する。 オ 引用発明の「ランプアニール法により該ドーパントの活性化を行うことによって,ソース/ドレイン領域6を自己整合的に形成する工程」は,本願補正発明の「(d)前記ドーパント・イオンを活性化するステップ」に相当する。 (4-2)そうすると,本願補正発明と引用発明の一致点と相違点は,次のとおりとなる。 《一致点》 「Si系金属-絶縁体半導体(MIS)トランジスタを形成する方法であって, (a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,パターン化Si含有半導体多結晶領域を含む構造体を形成するステップであって,前記ステップがさらに, 前記Si含有基板の前記表面上に前記ゲート誘電体を形成するステップと, 前記ゲート誘電体上にSi含有半導体多結晶材料層を形成するステップと, 前記Si含有半導体多結晶材料層にレジストを塗布するステップと, 前記レジストを所定パターンの放射線に露出するステップと, 前記レジストのパターンを現像するステップと, エッチング・ステップにより,前記パターンを前記Si含有半導体多結晶材料に転写するステップとを含み, (b)前記構造体を,水素および酸素を含み,遊離基促進急速熱酸化プロセスによって生成される原子状酸素を使って前記Si含有半導体多結晶領域の一部を酸化する側壁酸化プロセスにかけるステップと, (c)前記Si含有基板にドーパント・イオンを注入するステップと, (d)前記ドーパント・イオンを活性化するステップ とを含む方法。」 《相違点》 《相違点1》 本願補正発明は,「ゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成する」のに対して,引用発明は,「前記ゲート絶縁膜2’上に,厚さ150nmのアンドープのポリシリコン膜3を形成」し,「パターニングしてゲート電極3を形成」するが,ポリシリコン膜3からなるゲート電極3の結晶粒径が不明である」点。 《相違点2》 本願補正発明は,「水素および酸素を含み,酸素が過剰に存在する条件の下での遊離基促進急速熱酸化プロセスによって生成される原子状酸素を使って前記Si含有半導体多結晶領域の一部を酸化する」のに対して,引用発明は,「酸素と水素の混合ガス(酸素50%)を導入しながら,900℃,10秒,650Paの条件で熱処理を行うことで,酸素と水素との反応で生じる酸素ラジカルにより,前記ゲート電極3の表面である側面と上面及び前記ゲート絶縁膜2’の露出表面を酸化」するものであって,「酸素と水素の混合ガス」の混合割合が「酸素50%」とされており,「酸素が過剰に存在する条件」とはいえない点。 《相違点3》 本願補正発明は,「前記Si含有基板と前記Si含有半導体多結晶領域にドーパント・イオンを注入するステップ」を有するのに対して,引用発明は,「続いて前記ポリシリコン膜3にドーパンドとしてボロン(B)をイオン注入するか,あるいは,後記後酸化膜5を形成する工程の後に前記ポリシリコン膜3にドーパンドとしてボロン(B)をイオン注入する工程」と,「前記ゲート電極3をマスクに用いてドーパントを前記シリコン基板1の表面にイオン注入により導入する工程」とを有する点。 (5)相違点についての検討 (5-1)相違点1について ア 引用発明の「アンドープのポリシリコン膜3」は,「厚さ150nm」とされている。 そして,この「アンドープのポリシリコン膜3」は,特段の熱処理も行われていないし,技術的にみて,その結晶粒径が膜厚より大きいことは考えにくく,むしろ,結晶粒径の大きさのバラツキ等が素子特性に与える影響を緩和するためには,通常,厚さ内に複数の結晶粒が含まれる方が都合の良いと考えられるから,引用発明の「アンドープのポリシリコン膜3」を構成する多結晶の結晶粒径は,150nm程度より小さくされているものと理解するのが自然であり,合理的である。後記の(相違点2について)で述べるように,引用発明における側壁酸化プロセスの酸化メカニズムは,本願補正発明と同じであるから,酸化プロセスが結晶粒径に与える影響は,引用発明も変わらない。 イ 本願の明細書の発明の詳細な説明には,「当分野の技術者には知られているように,(約0.05μm以下のオーダーの)結晶粒径の小さいポリシリコン・ゲート導体を含む半導体デバイスは,ポリシリコン・ゲート導体の結晶粒径が大きいデバイスより好まれている。」(段落【0004】)と記載されている(0.05μmは,nmに換算すると,50nmである。)。 ウ そうすると,本願補正発明において,「ゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成する」ようにした点(0.1μmはnmに換算すると,100nmである。)は,この種のMOSトランジスタのゲートを構成するポリシリコンを構成する結晶粒の粒径として望ましい数値範囲を明示した,ということ以上の技術的意義を認めることができない。 (5-2)相違点2について ア 引用発明の「酸素と水素の混合ガス(酸素50%)」における酸素と水素の割合は,酸素と水素の混合割合(組成比)が,それぞれ50%で同じである。しかし,これは,飽くまでも,引用例の実施例として記載されているものであり,本来,混合ガスの混合割合(組成比)は,適宜調整すべきものと理解できる。 イ 引用発明は,本願補正発明の「原子状酸素」に相当する「酸素ラジカル」を用いて酸化し,本願補正発明は,「原子状酸素を使」って酸化するので,酸素と水素の割合にかかわらず,基本的な酸化メカニズムは,両者で同じである。 ウ 本願の明細書には,段落【0034】の好ましい条件として,単に,「チャンバ圧力が約1333Pa(10トル),基板温度が約500℃?約900℃,処理ガスの組成がH_(2)約33%およびO_(2)約67%である。」と記載されているだけで,他の組成比の場合との比較がされているわけではない。さらに,段落【0037】には,「(酸化性雰囲気として原子状酸素を含む)本発明の側壁酸化プロセスは,プロセスの熱収支を著しく低下させ・・・」と記載されていることからすると,本願補正発明で重要なことは,原子状酸素を含む酸化性雰囲気を用いて酸化することであると理解できる。そうすると,本願補正発明において,「水素および酸素を含み,酸素が過剰に存在する条件」としたことによる顕著な効果を認めることはできない。 エ したがって,引用発明において,酸化条件を,「水素および酸素を含み,酸素が過剰に存在する条件」とすることは,当業者が適宜なし得る技術上の設計事項と判断される。 (5-3)相違点3について ア 引用例には,次の記載がある。 「【0115】次に,原料としてモノシランを用いたLPCVD法により,シリコン窒化膜2’上に厚さ150nmのアンドープのポリシリコン膜を形成し,続いてこのアンドープのポリシリコン膜にドーパンドとしてボロン(B)をイオン注入することによって,図1(b)に示すように,ゲート電極となる低抵抗のポリシリコン膜3を形成する。 【0116】ここで,ドーパンドの導入は,熱拡散法を用いて行っても良い。また,ドーパンドとして隣(P),砒素(Aｓ)等のドナーを用いても良い。上記ドーパンドの導入は成膜と同時に行っても良いし,あるいは後酸化の後(ポリシリコン膜3を加工した後)に行っても良い。」 この示唆に従えば,引用発明の「前記ポリシリコン膜3にドーパンドとしてボロン(B)をイオン注入する」工程と,「前記ゲート電極3をマスクに用いてドーパントを前記シリコン基板1の表面にイオン注入により導入する」工程は,ともに酸化後の行われることとなり,本願補正発明の「前記Si含有基板と前記Si含有半導体多結晶領域にドーパント・イオンを注入するステップ」と同じ構成となる。 そうすると,引用例には,相違点3に係る構成が示唆されているといえる。 イ この点について,審判請求人は,平成22年8月23日に提出の回答書で,「引例1で仮にドーピングを本願の請求項1の構成要件(a)および(b)の後に適用することが示唆されているにせよ,引例1における当該ドーピングは,引例1の開示によればソース/ドレイン電極へのドーピングに関してのものであって,引例1の記載がドーピングプロセスを1回で終了させる技術思想を示唆するものではありません。」と主張する。 しかし,本願補正発明は,飽くまでも,「前記Si含有基板と前記Si含有半導体多結晶領域にドーパント・イオンを注入するステップ」と規定するにとどまり,前記Si含有基板と前記Si含有半導体多結晶領域に,1回でドーパント・イオンを注入するとの限定はない。 また,仮に1回でドーパント・イオンを注入するものと限定的に理解したとしても,前記Si含有基板と,前記Si含有半導体多結晶領域には,同種のドーパントが使えることが原理的に明らかであるから,1回でドーパント・イオンを注入することは,当業者が直ちに思い付くことである。 ウ 更にいえば,Si含有基板とSi含有半導体多結晶領域に,1回でドーパント・イオンを注入することは,以下の周知例1,2に示されるように,周知技術である。 ・周知例1:特開平11-54630号公報 段落【0035】?【0045】及び図1?図8の記載を参照。 特に段落【0044】には,次の記載がある。 「図7に示すように,レジスト膜11を全面に成膜した後,フォトリソグラフィーによりNMOSの領域のみレジストを開口し,イオンインプランテーションにより,多結晶シリコンおよびシリコン基板1に砒素を注入する。このときの注入条件は,例えば,Aｓ,20KeV,3E15cm^(-2)である。」 ・周知例2:特開平11-26762号公報 段落【0008】?【0010】及び図1の記載を参照。 特に段落【0010】には,次の記載がある。 「Si基板全面にインプラスルー膜として熱CVD-SiO_(2) 膜8を10nm形成し,LOCOS酸化膜2に被われていないソース,ドレイン及びゲート電極上に一括してAｓイオンを打ち込む。950℃,10秒の短時間熱処理でイオン打ち込みされたAｓを活性化し,n^(+ )拡散層9を形成する(図d)。」 エ したがって,いずれにしても,相違点3は当業者が容易に想到し得たものといえる。 (6)以上のとおり,上記相違点1?3は当業者が容易に想到し得たものであるから,本願補正発明は,引用発明に基づいて当業者が容易に発明をすることができたものであり,特許法29条2項の規定により,特許出願の際独立して特許を受けることができない。 4 以上の次第で,本件補正は,平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2第5項において準用する同法126条5項の規定に違反するので,同法159条1項において読み替えて準用する同法53条1項の規定により,却下すべきものである。 第3 本願発明 1 以上のとおり,本件補正(平成20年6月20日に提出された手続補正書による補正)は却下されたので,本願の請求項1に係る発明(以下「本願発明」という。)は,本件補正前の請求項1(平成19年12月7日に提出された手続補正書により補正された請求項1)に記載された,次のとおりのものである。 【請求項1】 「Si系金属-絶縁体半導体(MIS)トランジスタを形成する方法であって, (a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップと, (b)前記構造体を,水素および酸素を含み,酸素が過剰に存在する条件の下での遊離基促進急速熱酸化プロセスによって生成される原子状酸素を使って前記Si含有半導体多結晶領域の一部を酸化する側壁酸化プロセスにかけるステップと, (c)前記Si含有基板と前記Si含有半導体多結晶領域にドーパント・イオンを注入するステップと, (d)前記ドーパント・イオンを活性化するステップ とを含む方法。」 2 引用例の記載内容と引用発明については,前記第2,3,(3-1)?(3-2)において認定したとおりである。 3 対比・判断 前記第2,1〈補正事項a〉,2,(1)で検討したように,本願補正発明は,本件補正前の発明の「(a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップと」を,「(a)Si含有基板の表面上に形成されたゲート誘電体の表面上に,0.1μm未満の結晶粒を有するパターン化Si含有半導体多結晶領域を含む構造体を形成するステップであって,前記ステップがさらに,/前記Si含有基板の前記表面上に前記ゲート誘電体を形成するステップと,/前記ゲート誘電体上にSi含有半導体多結晶材料層を形成するステップと,/前記Si含有半導体多結晶材料層にレジストを塗布するステップと,/前記レジストを所定パターンの放射線に露出するステップと,/前記レジストのパターンを現像するステップと,/エッチング・ステップにより,前記パターンを前記Si含有半導体多結晶材料に転写するステップとを含み」と技術的に限定したものである。逆に言えば,本件補正前の発明(本願発明)は,本願補正発明から,上記の限定をなくしたものである。 そうすると,本願発明の構成要件をすべて含み,これを技術的により限定したものである本願補正発明が,前記第2,3において検討したとおり,引用発明に基づいて当業者が容易に発明をすることができたものであるから,本願発明も,同様の理由により,引用発明に基づいて当業者が容易に発明をすることができたものである。 第4 結言 以上のとおり,本願発明は,引用発明に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により,特許を受けることができない。 したがって,本願は,他の請求項について検討するまでもなく,拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2011-01-14 |
| 結審通知日 | 2011-01-18 |
| 審決日 | 2011-02-02 |
| 出願番号 | 特願2003-513028(P2003-513028) |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 121- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 川村 裕二 |
| 特許庁審判長 |
相田 義明 |
| 特許庁審判官 |
市川 篤 近藤 幸浩 |
| 発明の名称 | 原子状酸素促進酸化(aｔｏmicｏｘｙgenenhancedｏｘidaｔiｏn)を使ってゲート活性化を改良する方法 |
| 代理人 | 坂口 博 |
| 復代理人 | 間山 進也 |
| 代理人 | 上野 剛史 |
| 代理人 | 市位 嘉宏 |