• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 G09G
審判 査定不服 2項進歩性 特許、登録しない。 G09G
管理番号 1273190
審判番号 不服2011-25674  
総通号数 162 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2013-06-28 
種別 拒絶査定不服の審決 
審判請求日 2011-11-29 
確定日 2013-04-25 
事件の表示 特願2008-322364「画像表示装置」拒絶査定不服審判事件〔平成22年 7月 1日出願公開、特開2010-145709〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成20年12月18日の出願であって、平成23年5月13日及び同年8月3日に手続補正がなされ、平成23年8月3日付け手続補正が同年8月24日付けで却下されるとともに同日付けで拒絶査定がなされ、これに対して、同年11月29日に拒絶査定不服審判が請求されると同時に手続補正がなされたものである。
なお、請求人は、当審における平成24年6月12日付け審尋に対して同年8月10日に回答書を提出している。

第2 平成23年11月29日付け手続補正についての補正却下の決定
〔補正却下の決定の結論〕
平成23年11月29日付け手続補正を却下する。

〔理由〕
1 本件補正の内容
(1)平成23年11月29日付け手続補正(以下「本件補正」という。)は、特許請求の範囲についてするものであって、本件補正前の請求項1(平成23年5月13日付け補正後のもの)に、

「複数の画素と、
前記各画素に映像電圧を入力する複数の信号線と、
前記各画素に走査電圧を入力する複数の制御線と、
前記各信号線にアナログ映像電圧を供給する駆動回路と、
前記各制御線に走査電圧を供給する走査回路とを具備し、
前記各画素は、発光素子と、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲート電極と前記信号線との間に接続される容量素子とを有し、
前記駆動トランジスタのゲート電極は、前記容量素子を介して前記信号線に接続されている画像表示装置であって、
第1駆動モードと、第2駆動モードとを有し、
各フレームには、前記信号線を通して前記画素に映像電圧を供給するための書込期間と、前記画素に供給された前記映像電圧に従って前記発光素子を発光させるための発光期間とを有し、
Nを2以上の整数(N≧2)、第1ないし第Nフレームを連続するN個のフレーム、jを1以上の整数とするとき、前記第1駆動モード時に、第k(1≦k≦N)フレームの書込期間において、前記走査回路は、第(k+N(j-1))番目の表示ラインを順次選択するとともに、前記駆動回路は、第(k+N(j-1))番目の表示ライン用のアナログ映像電圧を各信号線に供給し、
前記第2駆動モード時に、全てのフレームの書込期間において、前記走査回路は、全ての表示ラインを順次選択するとともに、前記駆動回路は、全ての表示ライン用のアナログ映像電圧を各信号線に供給することを特徴とする画像表示装置。」とあったものを、

「複数の画素と、
前記各画素に映像電圧を入力する複数の信号線と、
前記各画素に走査電圧を入力する複数の制御線と、
前記各信号線にアナログ映像電圧を供給する駆動回路と、
前記各制御線に走査電圧を供給する走査回路とを具備し、
前記各画素は、発光素子と、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲート電極と前記信号線との間に接続される容量素子とを有し、
前記駆動トランジスタのゲート電極は、前記容量素子を介して前記信号線に接続されている画像表示装置であって、
第1駆動モードと、第2駆動モードとを有し、
各フレームには、前記信号線を通して前記画素に映像電圧を供給するための書込期間と、前記画素に供給された前記映像電圧に従って前記発光素子を発光させるための発光期間とを有し、
Nを2以上の整数(N≧2)、第1ないし第Nフレームを連続するN個のフレーム、jを1以上の整数とするとき、前記第1駆動モード時に、第k(1≦k≦N)フレームの書込期間において、前記走査回路は、第(k+N(j-1))番目の表示ラインを順次選択するとともに、前記駆動回路は、第(k+N(j-1))番目の表示ライン用のアナログ映像電圧を各信号線に供給し、
前記第2駆動モード時に、全てのフレームの書込期間において、前記走査回路は、全ての表示ラインを順次選択するとともに、前記駆動回路は、全ての表示ライン用のアナログ映像電圧を各信号線に供給し、
前記第1駆動モード時は、前記第2駆動モードよりも高輝度で画像を表示することを特徴とする画像表示装置。」とする補正を含むものである(下線は審決で付した。以下同じ。)。

(2)本件補正後の請求項1に係る上記(1)の補正は、本件補正前の請求項1に係る発明を特定するために必要な事項である「第1駆動モードと、第2駆動モードとを有する画像表示装置」の「第1駆動モード時」の「画像」の「表示」が「第2駆動モード時」の「画像」の「表示」よりも「高輝度」で行われることを限定するものである。

2 本件補正の目的
本件補正後の請求項1に係る上記1(2)の補正は、本件補正前の請求項1に係る発明を特定するために必要な事項を限定するものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものである。
そこで、本件補正後の請求項1に係る発明(以下「本願補正発明」という。)が、特許出願の際独立して特許を受けることができるものであるか(平成23年法律第63号改正附則第2条第18項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第6項において準用する同法第126条第5項の規定に適合するか)について以下検討する。

3 引用例
(1)原査定の拒絶の理由に引用された「本願の出願前に頒布された刊行物である特開2007-79599号公報(以下「引用例1」という。)」には、次の事項が図とともに記載されている。
ア 「【請求項1】
マトリクス状に配置された画素と、
前記画素に伸びる第1配線と、
前記第1配線に対して、第1電圧と、表示信号電圧である第2電圧とを二者択一的に印加可能な第1の回路を備え、
前記各画素は、
有機発光ダイオードと、
前記第1電圧と前記第2電圧との高低によって、前記有機発光ダイオードを点灯又は消灯する第2の回路を備えていることを特徴とする画像表示装置。
【請求項2】
…略…。
【請求項3】
請求項1において、
前記画素に延びる第2配線を備え、
前記各画素の第2の回路は、
コンデンサと、
ソースとドレインの一方が第2配線に電気的に接続され、他方が前記有機発光ダイオードに電気的に接続され、ゲートが第1配線と前記コンデンサを介して電気的に接続されたトランジスタとを備えることを特徴とする画像表示装置。」

イ 「【0015】
(第一の実施例)
以下図1?図3を用いて、本発明の第一の実施例に関して説明する。
始めに図1を用いて、本実施例の全体構成に関して述べる。
【0016】
図1は本実施例であるOLED(Organic Light Emitting Diode)表示パネルの構成図である。画素発光体としてのOLED素子7を有する画素10が表示部にマトリクス状に配置され、画素10はリセット線15、信号線17、点灯スイッチ線19等を介して表示部周辺に設けられた駆動回路に接続されている。リセット線15はゲート駆動回路22の走査出力に、信号線17は信号入力スイッチ23及び三角波入力スイッチ26を介してそれぞれ信号駆動回路21及び三角波入力線27に接続されている。信号駆動回路21にはアナログ電圧信号を入力する信号入力線28が接続されている。この信号駆動回路21の構成は、既に一般に良く知られているシフトレジスタとアナログスイッチで構成されるアナログ信号電圧分配回路であるので、ここではその詳細は省略する。ここで信号入力スイッチ23は信号選択線24によって、また三角波入力スイッチ26は信号選択線24のインバータ回路30の出力である反転信号選択線25によって二者択一的に制御される。また点灯スイッチ線19は点灯スイッチORゲート31から出力されており、点灯スイッチORゲート31にはゲート駆動回路22の走査出力及び点灯制御線32が入力している。このゲート駆動回路22の構成は、一般に良く知られているシフトレジスタ回路であるため、ここではその詳細な説明は省略する。なおここで画素10、ゲート駆動回路22、信号駆動回路21等の図1に示された各回路は全て、一般に良く知られている低温多結晶Si TFTを用いてガラス基板上に構成されている。また各画素10においては、信号線17は画素容量2を介してｐチャネルMOSトランジスタであるOLED駆動TFT4のゲートに入力されており、OLED駆動TFT4のソースは電源線18に、OLED駆動TFT4のドレインは点灯スイッチ線19で制御される点灯TFTスイッチ9を介してOLED素子7の一端に接続されている。なおOLED素子7の他端は共通接地されている。更にOLED駆動TFT4のゲートとドレインの間には、リセット線15で制御されるリセットTFTスイッチ5が設けられている。
【0017】
次に本実施例の動作を、図2及び図3を用いて説明する。
【0018】
図2は本実施例の1フレーム期間内における、点灯制御線32及び信号選択線24の動作波形図である。本実施例では1/60秒に予め設定されている1フレーム期間は、前半の「書込み期間」と後半の「点灯期間」に分割されている。この分割比率は、例えば「書込み期間」と「点灯期間」で50%づつである。点灯制御線32は「書込み期間」ではオフしているが、「点灯期間」にはオンすることによって点灯スイッチ線19を介して全画素の点灯TFTスイッチ9を一斉にオン状態に固定する。また信号選択線24は「書込み期間」ではオン「点灯期間」にはオフすることによって、信号入力スイッチ23を「書込み期間」ではオン「点灯期間」にはオフ、三角波入力スイッチ26を「書込み期間」ではオフ「点灯期間」にはオンさせる。これによって信号線17には、「書込み期間」には信号駆動回路21を介してアナログ信号電圧が書込まれ、「点灯期間」には三角波入力線27を介して三角波電圧が書込まれる。
【0019】
図3は各画素におけるリセットTFTスイッチ5、点灯TFTスイッチ9の駆動及び信号線17上のデータ入力の様子を、上記「1.書込み期間」及び「2.点灯期間」に分けて示したものである。
【0020】
1フレームの前半の「書込み期間」においては、ゲート駆動回路22が各画素行を順次走査し、これと同期して信号駆動回路21よりアナログ信号電圧が信号データとして信号線17に書込まれる。具体的にはまずゲート駆動回路22によって選択されたn行目の画素においては、始めに点灯TFTスイッチ9、続いてリセットTFTスイッチ5がオンする。ここで両スイッチがオンすることによってOLED駆動TFT4はゲートとドレインが同電位のダイオード接続となるため、電源線18に予め所定の電圧を印加しておくことにより、OLED駆動TFT4とOLED素子7は導通状態になる。次に点灯TFTスイッチ9がオフすると、OLED駆動TFT4とOLED素子7は強制的に電流オフ状態になるが、このときOLED駆動TFT4のゲートとドレインはリセットTFTスイッチ5で短絡されているため、画素容量2の一端でもあるOLED駆動TFT4のゲート電圧は、電源線18の電圧よりしきい値電圧(Vth)だけ低い電圧に自動的にリセットされる。なおこのとき画素容量2の他端には、信号線17データとしてアナログ信号電圧が入力している。次にリセットTFTスイッチ5がオフすると、画素容量2の両端の電位差はこのまま画素容量2に記憶される。即ち画素容量2の信号線17側にここで書込まれた上記アナログ信号電圧と等しい電圧が入力した際には、OLED駆動TFT4のゲート電圧は電源線18の電圧よりしきい値電圧(Vth)だけ低い電圧に強制的に設定されることになる。このとき画素容量2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも高ければOLED駆動TFT4はオフ状態であり、画素容量2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも低ければOLED駆動TFT4はオン状態であることは明らかである。但し他の行の画素を走査している期間は、当該画素の点灯TFTスイッチ9は常時オフ状態であるから、信号線17データ電圧の高低にかかわらずOLED素子7が点灯することはない。さてアナログ信号電圧の画素への書込みはこのように行毎に順次行われ、全ての画素への書込みが終了した時点で1フレームの前半の「書込み期間」は終了する。
【0021】
次に1フレームの後半の「点灯期間」においてはゲート駆動回路22は停止しており、点灯制御線32が点灯スイッチORゲート31と点灯スイッチ線19を介して、全画素の点灯TFTスイッチ9を一斉にオンさせる。このとき信号線17には信号線データとして、三角波入力線27から三角波入力スイッチ26を介し、図3に示すような三角波が入力される。前述したように各画素容量2は、信号線17の電圧が予め書込まれたアナログ信号電圧より高いか低いかによって、OLED駆動TFT4がオンかオフするようにリセットされている。ここで「点灯期間」においては上記のように点灯TFTスイッチ9は常時オン状態にあるため、各画素のOLED素子7は予め書込まれたアナログ信号電圧と信号線17に印加される上記三角波の電圧関係によって、OLED駆動TFT4により駆動される。このときOLED駆動TFT4の電流駆動能力である相互コンダクタンス(gm)が十分に大きければ、OLED素子7は点灯/消灯とデジタル的に駆動されると見なすことができる。即ちOLED素子7は予め書込まれたアナログ信号電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。このことは例えOLED駆動TFTの特性がばらついたとしても、基本的に何らの影響も受けることはない。
ここで図3に示した三角波波形の振幅は、アナログ信号電圧の信号振幅とほぼ一致させることが望ましい。なお上記三角波の波形は、本発明の主旨を逸脱しない範囲で様々な変更が可能である。本実施例においては発光の時間軸重心が発光階調に依存しないように左右対象の三角波としたが、非対称の三角波や、ガンマ特性変調に相当する非直線の三角波、複数の三角波などを用いてそれぞれ異なる視覚特性を得ることも可能である。
以上の本実施例によれば、1フィールド内における発光手段の点灯時間を「点灯期間」のみに制御することで、隣接する2フィールド間に無発光期間を設けることが可能である。本実施例はこれによりなめらかな動画像表示を可能としている。また本実施例によれば各画素の容量手段に書込まれたアナログ信号電圧の値によって発光手段の点灯期間を時間的にばらつきなく制御して階調表示を得ることができるため、画素間の表示特性ばらつきを十分に小さくすることができる。
さて以上に述べた本実施例においては、本発明の主旨を損なわない範囲でいくつもの変更が可能である。例えば本実施例ではTFT基板としてガラス基板を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能であるし、またOLED素子7の発光を上面に取り出すようにすれば、不透明基板を用いることも可能である。
或いは各TFTスイッチに関しても、本実施例では構成が簡単な単チャネルのアナログスイッチを用いたが、これらのアナログスイッチを例えばCMOS構成にすることも可能である。また本実施例の説明においては、画素数やパネルサイズ等に関しては敢えて言及していない。これは本発明が特にこれらのスペックないしフォーマットに制限されるものではないためである。また今回は表示信号電圧をアナログ電圧としたが、これを例えば64階調(6bit)のディスクリートな階調電圧とすることも容易であり、或いは信号電圧階調数も特に特定の値に制限されるものではない。またこのときは三角波の形状も、信号電圧階調に合せてディスクリートにすることができる。またOLED素子7における共通端子の電圧を接地電圧としているが、この電圧値も所定の条件の下で変更可能であることは言うまでもない。
【0022】
また本実施例ではゲート駆動回路22、信号駆動回路21等からなる周辺駆動回路は、低温多結晶Si TFT回路で構成している。しかしながらこれらの周辺駆動回路あるいはその一部分を単結晶LSI(Large Scale Integrated circuit)回路で構成して実装することも、本発明の範囲内で可能である。
【0023】
本実施例では、発光手段としてOLED素子7を用いることとした。しかしこれに代えてその他の無機ダイオードや蛍光体を含む一般の発光手段を用いても、本発明を実現することが可能であることは明らかである。
【0024】
なおOLED素子7を赤、緑、青の3種類の色毎に作り分けてカラー化を実現する場合には、色バランスを取るために各OLED素子7の面積や、駆動電圧条件を変化させることが好ましい。ここで駆動電圧条件を変化させる場合、本実施例においては電源線18の印加電圧を色毎に変化させて調整することができる。この場合、配線の簡略化の観点からは、特に3色はストライプ配置することが望ましい。また本実施例で各OLED素子7の共通端子電圧を接地電圧としたことに対しても、OLED素子7の共通端子を赤、緑、青の3種類の色毎に作り分け、それぞれ適当な電圧で駆動することも可能である。更にこの駆動電圧を表示条件や表示の絵柄等によって適当に調整することで、色温度補正機能を実現することも可能である。
【0025】
また本実施例においては「書込み期間」と「点灯期間」の時間比率を約50%づつとしたが、この比率もそれぞれの条件に応じて変更が可能である。例えば「点灯期間」を短くすれば動画の動きはより良好になるが、その分画面は暗くなり易い。これらの点を考慮して、例えば「点灯期間」は70%、30%、10%等に適宜設定すれば良い。
以上の種々の変更等は、本実施例に限らず以下のその他の実施例においても、基本的に同様に適用可能である。
…略…。」

ウ 上記ア及びイから、引用例1には次の発明が記載されているものと認められる。
「マトリクス状に配置された画素10と、
前記画素10に延びる第1配線である信号線17と、
前記画素10に延びる第2配線である電源線18と、
前記第1配線である信号線17に対して、三角波である第1電圧と、アナログ信号電圧であり表示信号電圧である第2電圧とを二者択一的に印加可能な第1の回路と、
信号駆動回路21と、
ゲート駆動回路22と、
点灯制御線32と、
点灯スイッチORゲート31とを備え、
前記各画素10は、
有機発光ダイオードであるOLED素子7と、
前記三角波である第1電圧と前記アナログ信号電圧である第2電圧との高低によって、前記有機発光ダイオードであるOLED素子7を点灯又は消灯する第2の回路を備え、
前記各画素10の第2の回路は、
コンデンサ2と、
ソースとドレインの一方が第2配線である電源線18に電気的に接続され、他方が前記有機発光ダイオードであるOLED素子7に電気的に接続され、ゲートが第1配線である信号線17と前記コンデンサ2を介して電気的に接続されたトランジスタであるOLED駆動TFT4とを備えた画像表示装置において、
前記第1の回路を、信号線17を信号駆動回路21に接続する信号入力スイッチ23、信号線17を三角波入力線27に接続する三角波入力スイッチ26、信号入力スイッチ23を制御する信号選択線24、三角波入力スイッチ26を制御する反転信号選択線25及び信号選択線24の信号を反転して反転信号選択線25に出力するインバータ回路30で構成し、
前記各画素10には、ゲート駆動回路22の走査出力に接続されているリセット線15及び点灯スイッチ線19も延びており、点灯スイッチ線19は点灯スイッチORゲート31から出力されており、点灯スイッチORゲート31にはゲート駆動回路22の走査出力及び点灯制御線32が入力しており、OLED駆動TFT4のドレインは点灯スイッチ線19で制御される点灯TFTスイッチ9を介してOLED素子7の一端に接続されており、更にOLED駆動TFT4のゲートとドレインの間には、リセット線15で制御されるリセットTFTスイッチ5が設けられており、
1フレーム期間を1/60秒に予め設定し、前半の『書込み期間』と後半の『点灯期間』に分割し、この分割比率は、例えば『書込み期間』と『点灯期間』で50%づつであるが、それぞれの条件に応じて変更が可能であって、例えば『点灯期間』を短くすれば動画の動きはより良好になるが、その分画面は暗くなり易いので、これらの点を考慮して、例えば『点灯期間』は70%、30%、10%等に適宜設定すれば良いものであり、
点灯制御線32は、『書込み期間』ではオフしておき、『点灯期間』にオンすることによって、点灯スイッチ線19を介して全画素の点灯TFTスイッチ9を一斉にオン状態に固定するものであり、
1フレームの前半の『書込み期間』においては、ゲート駆動回路22が各画素行を順次走査し、これと同期して信号駆動回路21よりのアナログ信号電圧を信号データとして信号線17に書込み、次に1フレームの後半の『点灯期間』においては、ゲート駆動回路22は停止し、点灯制御線32が、点灯スイッチORゲート31と点灯スイッチ線19を介して全画素の点灯TFTスイッチ9を一斉にオンさせ、OLED素子7を予め書込まれたアナログ信号電圧値に依存した期間だけほぼ一定の輝度で連続点灯する発光時間の変調により多階調で発光させ、例えOLED駆動TFT4の特性がばらついたとしても、基本的に何らの影響も受けることはなく、画素10間の表示特性ばらつきを十分に小さくすることができるようにした画像表示装置であって、
アナログ信号電圧の画素10への書込みは、具体的には、まずゲート駆動回路22によって選択されたn行目の画素において、始めに点灯TFTスイッチ9、続いてリセットTFTスイッチ5をオンし、両スイッチをオンすることによってOLED駆動TFT4はゲートとドレインが同電位のダイオード接続となり、電源線18に予め所定の電圧が印加しておくと、OLED駆動TFT4とOLED素子7とが導通状態になり、次に点灯TFTスイッチ9をオフすると、OLED駆動TFT4とOLED素子7とは強制的に電流オフ状態になり、このときOLED駆動TFT4のゲートとドレインはリセットTFTスイッチ5で短絡されているため、一端に信号線17データとしてアナログ信号電圧が入力している画素容量であるコンデンサ2の他端でもあるOLED駆動TFT4のゲート電圧は、電源線18の電圧よりしきい値電圧(Vth)だけ低い電圧に自動的にリセットされ、次にリセットTFTスイッチ5をオフして、画素容量であるコンデンサ2の両端の電位差をこのままコンデンサ2に記憶する、
即ちコンデンサ2の信号線17側にここで書込まれた上記アナログ信号電圧と等しい電圧が入力した際には、OLED駆動TFT4のゲート電圧が電源線18の電圧よりしきい値電圧(Vth)だけ低い電圧に強制的に設定され、コンデンサ2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも高ければOLED駆動TFT4がオフ状態になり、コンデンサ2の信号線17側に入力する電圧値が上記アナログ信号電圧よりも低ければOLED駆動TFT4がオン状態になるようにする、
このようなアナログ信号電圧の画素10への書込みを、行毎に順次行い、全ての画素への書込みが終了した時点で1フレームの前半の『書込み期間』を終了する画像表示装置。」(以下「引用発明1」という。)

(2)原査定の拒絶の理由に引用された「本願の出願前に頒布された刊行物である特開2006-154810号公報(以下「引用例2」という。)」には、次の事項が図とともに記載されている。
ア 「【技術分野】
【0001】
本発明は、平板ディスプレイ装置のスキャンドライブに関し、より詳細には、順次走査(Pｒｏgｒeｓｓiｖe Scan)及び飛び越し走査(Inｔeｒlaced Scan)を選択的に行う走査駆動回路に関する。
【背景技術】
【0002】
走査駆動回路は、平板ディスプレイ装置の必須回路である。前記走査駆動回路は、平板パネル上に行と列に配置された複数の画素を駆動するのに用いられる。すなわち、走査駆動回路は、複数の画素を駆動するために、1つの行を単位に、選択された行に配置された画素を発光させ、又は選択された画素にデータが印加されるようにする。
【0003】
通常、1フレームの映像を構成するために、1フレームの映像が表示される周期を規定する垂直同期信号と、1フレームの映像を構成する複数の画素ラインのうちそれぞれのラインを駆動する水平同期信号が要求される。水平同期信号がアクティブである間、前記水平同期信号が印加されるラインに配置された画素に、映像データが入力される。
【0004】
パッシブマトリクスタイプのディスプレイ装置の場合、映像データの入力と同時に、画素が発光を開始し、アクティブマトリクスタイプのディスプレイ装置の場合、入力される映像データを格納してから、所定の時間が経過した後、1つのラインに配置された全ての画素を発光させる動作を行う。
【0005】
液晶ディスプレイ装置、有機電界発光装置、プラズマディスプレイ装置などにおいて、前記水平同期信号を走査信号と呼ぶ。したがって、以下、それぞれのラインを選択してアクティブにする信号を走査信号と称する。
【0006】
画素が配置されたパネルに前記走査信号を供給する回路が走査駆動回路である。走査駆動回路は、パネルを構成するそれぞれのラインに走査信号を供給する。走査信号の供給により、それぞれのラインを選択してアクティブにする方法には、順次走査及び飛び越し走査が挙げられる。
【0007】
順次走査は、パネルを構成するラインに順次に走査信号を供給する。すなわち第1のラインから最終のラインまで順に走査信号を供給する走査方式である。
【0008】
飛び越し走査は、2回にわたって1フレームの画面を表示する。すなわち、第一に、1フレーム周期の1/2に該当する奇数フィールド区間で奇数番目のラインに順次に走査信号が供給され、第二に、1フレーム周期の残りの1/2に該当する偶数フィールド区間で偶数番目のラインに順次に走査信号が供給される走査方式である。
【0009】
したがって、1つの平板ディスプレイ装置は、順次走査及び飛び越し走査のいずれか一方を固定的に選択して表示する。これは、順次走査及び飛び越し走査は、走査方式が互いに異なり、順次走査及び飛び越し走査を選択的に行うことができる走査駆動回路を備えていないからである。
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明は、前述のような問題点を解決するためになされたもので、本発明の第1の目的は、順次走査と飛び越し走査を選択的に行うことができる走査駆動回路を提供することにある。
【0011】
また、本発明の第2の目的は、順次走査と飛び越し走査を選択的に行うことができる有機電界発光装置を提供することにある。
【0012】
また、本発明の第3の目的は、モード選択部により順次走査と飛び越し走査が選択的に行うことができる走査駆動回路を提供することにある。
【課題を解決するための手段】
【0013】
前記第1の目的を達成するために、本発明に係る順次走査及び飛び越し走査兼用の駆動回路は、開始パルス及びクロック信号が入力され、格納された情報をクロック信号の周期間隔で出力するためのシフトレジスタと、前記シフトレジスタが有する奇数番目のフリップフロップの出力信号、及び奇数ライン制御信号を受信し、論理演算し、奇数走査信号を発生するための奇数ライン選択部と、前記シフトレジスタが有する偶数番目のフリップフロップの出力信号、及び偶数ライン制御信号を受信し、論理演算し、偶数走査信号を発生するための偶数ライン選択部と、を備えることを特徴とする。」

イ 「【発明の効果】
【0016】
本発明によれば、奇数ライン制御信号及び偶数ライン制御信号が有するレベルによって、順次走査動作及び飛び越し走査動作を選択的に行うことができる。」

ウ 「【発明を実施するための最良の形態】
【0018】
以下、図面を参照して本発明の好適な実施例を詳細に説明する。
実施例1
図1は、本発明の第1の実施例に係る順次走査及び飛び越し走査兼用の駆動回路(以下、「スキャンドライバ」と称する)を示す回路図である。
【0019】
図1を参照すれば、前記スキャンドライバは、シフトレジスタ100、奇数ライン選択部120及び偶数ライン選択部140を備える。
【0020】
シフトレジスタ100は、パネルの走査ラインの数に相当するフリップフロップから構成される。したがって、パネルがm個の走査ラインを備える場合、前記フリップフロップの個数は、少なくともm個である。それぞれのフリップフロップには、クロック信号CLKが入力される。また、フリップフロップの形態によって、フリップフロップには、クロック信号CLK及び反転されたクロック信号/CLKが入力されることもできる。それぞれのフリップフロップは、格納された情報を、入力されるクロック信号CLKに同期して1クロック周期毎に次のフリップフロップに伝達する。
【0021】
したがって、開始パルスVSPを介してフリップフロップFF1に格納されたデータの出力SR1は、1クロック周期遅れた後、フリップフロップFF2の出力信号SR2として現れる。すなわち、フリップフロップFF1、FF2、FF3、・・・、FFmの出力信号SR1、SR2、SR3、・・・、SRmは、1クロック周期ずつ遅れた信号として出力される。
【0022】
前記奇数ライン選択部120は、複数のNANDゲートから構成される。奇数ライン選択部120を構成するNANDゲートには、奇数ライン制御信号ODDが共通に入力される。また、奇数ライン選択部のNANDゲートには、奇数番目のフリップフロップの出力信号SR1、SR3、・・・、SRm-1が入力される。
【0023】
すなわち、第1のNANDゲート121は、奇数ライン制御信号ODD及びフリップフロップFF1の出力信号SR1を入力として有し、受信された入力信号を論理演算して、第1の走査信号SCAN[1]を発生する。また、第3のNANDゲート123は、奇数ライン制御信号ODD及びフリップフロップFF3の出力信号SR3を入力として有し、受信された入力信号を論理演算して、第3の走査信号SCAN[3]を発生する。上述したNANDゲートの動作は、m-1番目のNANDゲート125に至るまで同じ原理で行われる。したがって、前記奇数ライン選択部120の動作により奇数走査信号が発生する。
【0024】
前記偶数ライン選択部140は、複数のNANDゲートから構成される。偶数ライン選択部140を構成するNANDゲートには、偶数ライン制御信号EVENが共通に入力される。また、偶数ライン選択部140のNANDゲートには、偶数番目のフリップフロップの出力信号SR2、SR4、・・・、SRmが入力される。
【0025】
すなわち、第2のNANDゲート142は、偶数ライン制御信号EVEN及びフリップフロップFF2の出力信号SR2を入力として有し、受信された入力信号を論理演算して、第2の走査信号SCAN[2]を発生する。また、第4のNANDゲート144は、偶数ライン制御信号EVEN及びフリップフロップFF4の出力信号SR4を入力として有し、受信された入力信号を論理演算して、第4の走査信号SCAN[4]を発生する。上述したNANDゲートの動作は、m番目のNANDゲート146に至るまで同じ原理で行われる。したがって、前記偶数ライン選択部140の動作により奇数走査信号が発生する。
【0026】
スキャンドライバが順次走査動作を行う場合、前記奇数ライン制御信号ODDは、ハイレベルとなり、奇数番目のNANDゲートは、入力される信号を反転する。したがって、第1の走査信号SCAN[1]は、フリップフロップFF1の出力信号SR1が反転された信号であり、第3の走査信号SCAN[3]は、フリップフロップFF3の出力信号SR3が反転された信号であり、第m-1の走査信号SCAN[m-1]は、フリップフロップFFm-1の出力信号SRm-1が反転された信号である。
【0027】
また、スキャンドライバの順次走査動作において、前記偶数ライン制御信号EVENもハイレベルとなり、偶数番目のNANDゲートは、入力される信号を反転する。したがって、第2の走査信号SCAN[2]は、フリップフロップFF2の出力信号SR2が反転された信号であり、第4の走査信号SCAN[4]は、フリップフロップFF4の出力信号SR4が反転された信号であり、第mの走査信号SCAN[m]は、フリップフロップFFmの出力信号SRmが反転された信号である。
【0028】
すなわち、スキャンドライバは、奇数ライン制御信号ODD及び偶数ライン制御信号EVENがハイレベルである場合、順次走査動作を行う。
【0029】
また、スキャンドライバが飛び越し走査動作を行う場合、1フレームの1/2周期である奇数フィールド区間において前記奇数ライン制御信号ODDはハイレベルとなる。したがって、奇数フィールド区間で前記奇数番目のNANDゲートは、入力される信号を反転する。
【0030】
また、1フレームの残りの1/2周期である偶数フィールド区間において前記奇数ライン制御信号ODDはロウレベルとなる。したがって、偶数フィールド区間で前記奇数番目のNANDゲートは、奇数番目のフリップフロップの出力レベルに関係なく、ハイレベルの信号を出力するマスキング動作を行う。
【0031】
また、スキャンドライバが飛び越し走査動作を行う場合、奇数フィールド区間で前記偶数ライン制御信号EVENはロウレベルとなる。したがって、奇数フィールド区間で前記偶数番目のNANDゲートは、ハイレベルの信号を出力する。また、偶数フィールド区間で前記偶数ライン制御信号EVENはハイレベルとなる。したがって、偶数フィールド区間で前記偶数番目のNANDゲートは、入力される信号を反転する。
【0032】
すなわち、前記図1に示されたスキャンドライバは、順次走査動作を行う場合、奇数ライン選択部120及び偶数ライン選択部140を共にアクティブにする。また、前記スキャンドライバが飛び越し走査動作を行う場合、奇数フィールド区間で奇数ライン選択部だけをアクティブにし、偶数フィールド区間では、偶数ライン選択部だけをアクティブにする。
【0033】
ここで、アクティブとは、ライン選択部などに信号を供給している状態を言う。
【0034】
図2は、本発明の第1の実施例に係るフリップフロップを示す回路図である。
【0035】
図2を参照すれば、フリップフロップは、第1のラッチ200と第2のラッチ210とから構成される。
【0036】
前記第1のラッチ200は、クロック信号CLKのロウレベルで入力信号をサンプリングするための第1のサンプラー(ｓamｐleｒ)202と、前記第1のサンプラー202の出力をクロック信号CLKのハイレベルで格納するための第1のホルダー(hｏldeｒ)204とを備える。クロック信号CLKのロウレベルの間に第1のサンプラー202に入力された信号は、クロック信号CLKのハイレベルの間にホルダー204により格納される。入力信号の周波数は、クロック信号CLKの周波数より低いため、前記第1のラッチ200は、クロック信号CLKのロウレベルで入力信号をサンプリングし、ハイレベルの間にサンプリングされた入力信号を格納する。
【0037】
第2のラッチ210は、クロック信号CLKのハイレベルで入力信号をサンプリングするための第2のサンプラー212と、前記第2のサンプラー212の出力をクロック信号CLKのロウレベルで格納するための第2のホルダー214とを備える。
【0038】
以下、前記フリップフロップの動作を説明する。
【0039】
クロック信号CLKがロウレベルである間に、第1のサンプラー202は、入力信号を受信し、反転された信号を第1のホルダー204に出力する。前記第1のホルダー204は、ハイレベルで動作するので、クロック信号CLKがロウレベルである間には、反転された信号を格納しない。クロック信号CLKがハイレベルに遷移されると、第1のサンプラー202の入力信号受信動作は、遮断され、第1のホルダー204は、反転された信号を格納する。同時に、第2のサンプラー212は、入力信号を受信する。第2のサンプラー212に入力された第1のホルダー204の信号は、第2のホルダー214のインバータを介して出力される。但し、クロック信号CLKがハイレベルに遷移されている間に、
第2のホルダー214は、受信されたデータの格納動作を行わず、クロック信号CLKがロウレベルに遷移されている間に受信されたデータの格納動作を行う。
【0040】
したがって、前記図2に示されたフリップフロップは、クロック信号CLKの立ち上がりエッジ直前に入力されたデータを格納し、新しいサンプリング動作が行われるまで、クロック信号CLKの1周期の間にデータを出力する。
【0041】
図3は、本発明の第1の実施例により前記図1のスキャンドライバの順次走査動作を説明するためのタイミング図である。
【0042】
以下、図3及び前記図1を参照してスキャンドライバの順次走査動作を説明する。
【0043】
前記図1で説明した通り、スキャンドライバの順次走査動作は、奇数ライン制御信号ODD及び偶数ライン制御信号EVENがハイレベルであることにより、奇数ライン選択部120及び偶数ライン選択部140のNANDゲートがフリップフロップの出力信号を反転する動作である。
【0044】
まず、フレーム周波数と同じ周波数をもって開始パルスVSPがフリップフロップFF1に入力される。前記フリップフロップFF1は、クロック信号CLKのロウレベル区間で入力される開始パルスVSPをサンプリングする。すなわち、フリップフロップFF1は、クロック信号CLKの立ち上がりエッジ直前の開始パルスVSPをサンプリングし、サンプリングされたデータを出力する。したがって、フリップフロップFF1の出力信号SR1は、第1の周期の間はハイレベルである。
【0045】
前記出力信号SR1は、第1のNAND121ゲート及びフリップフロップFF2に入力される。奇数ライン制御信号ODDは、ハイレベルであるので、第1のNANDゲート121は、出力信号SR1を反転して出力する。したがって、第1の走査信号SCAN[1]は、第1の周期の間はロウレベルである。
【0046】
フリップフロップFF2に入力された出力信号SR1は、1周期遅れて出力される。すなわち、クロック信号CLKの第2の周期の立ち上がりエッジ直前にサンプリングされたデータは、第2の周期の立ち上がりエッジで出力される。したがって、フリップフロップFF2は、出力信号SR1に比べて1周期遅れた出力信号SR2を出力する。
【0047】
フリップフロップFF2の出力信号SR2は、第2のNANDゲート142及びフリップフロップFF3に入力される。偶数ライン制御信号EVENは、ハイレベルであるので、第2のNANDゲート142は、出力信号SR2を反転して出力する。したがって、第2の走査信号SCAN[2]は、第2の周期の間はロウレベルである。
【0048】
続いて、フリップフロップFF3は、出力信号SR2を入力として有し、前記出力信号SR2より1周期遅れた出力信号SR3を出力する。出力信号SR3は、第3のNANDゲート123に入力され、第3のNANDゲート123は、出力信号SR3を反転して出力する。第3の走査信号SCAN[3]は、第3の周期の間はロウレベルである。
【0049】
前述のような動作は、最終フリップフロップFFmから出力信号SRmが出力され、第mの走査信号SCAN[m]が形成されるまで進行される。
【0050】
すなわち、前述のような過程により、1フレームの間に、全ての走査信号が順次に発生する順次走査動作が行われる。
【0051】
図4a及び図4bは、本発明の第1の実施例により前記図1のスキャンドライバの飛び越し走査動作を説明するためのタイミング図である。
【0052】
以下、図4a及び前記図1を参照して、スキャンドライバの飛び越し走査動作を説明する。
【0053】
スキャンドライバの飛び越し走査動作は、前記図1で説明した通り、1フレームを奇数フィールド区間と偶数フィールド区間とに分ける。奇数フィールド区間には、奇数走査信号SCAN[1、3、・・・、m-1]がアクティブにされ、偶数フィールド区間には、偶数走査信号SCAN[2、4、・・・、m]がアクティブにされる。
【0054】
奇数フィールド区間の間に奇数走査信号をアクティブにするために、奇数ライン制御信号ODDはハイレベルとなる。また、偶数フィールド区間の間に偶数走査信号をアクティブにするために、偶数ライン制御信号EVENはハイレベルとなる。
【0055】
前記図4aに示された飛び越し走査動作は、1フレームの約1/2周期である奇数フィールド区間において奇数番目のフリップフロップの出力信号を反転して出力し、偶数番目のフリップフロップの出力信号は、マスキング(maｓking)する。奇数番目のフリップフロップの出力信号を反転するために、奇数ライン制御信号ODDは、奇数フィールド区間でハイレベルを維持する。また、偶数番目のフリップフロップの出力信号をマスキングするために、偶数ライン制御信号EVENは、奇数フィールド区間でロウレベルを維持する。
【0056】
また、1フレームの残りの1/2周期である偶数フィールド区間の間に、奇数番目のフリップフロップの出力信号は、マスキングされ、偶数番目のフリップフロップの出力信号は、反転され、偶数ライン選択部のNANDゲートから出力される。奇数番目のフリップフロップの出力信号をマスキングするために、奇数ライン制御信号ODDは、偶数フィールド区間の間はロウレベルである。また、偶数番目のフリップフロップの出力信号を反転するために、偶数ライン制御信号EVENは、偶数フィールド区間の間にハイレベルを維持する。
【0057】
まず、フレーム周波数の約2倍の周波数をもって開始パルスVSPがフリップフロップFF1に入力される。また、前記図4aのクロック周波数は、前記図3に示された順次走査動作時のクロック周波数の約2倍である。したがって、図4aで、開始パルスVSPは、少なくとも2クロック周期の間、ハイレベル区間を有する。したがって、それぞれのフリップフロップの出力信号は、2クロック周期の間、ハイレベル区間を有する。
【0058】
但し、フリップフロップFF1から出力される出力信号SR1、フリップフロップFF2から出力される出力信号SR2、フリップフロップFF3から出力される出力信号SR3、・・・、フリップフロップFFmから出力される出力信号SRmの生成過程は、前記図3に示されたことと同様である。したがって、フリップフロップの出力信号SR1、SR2、SR3、・・・、SRm-1及びSRmは、それぞれ1周期だけ遅れたハイレベル区間を有する。また、それぞれの出力信号は、2クロック周期の間、ハイレベルであるので、フリップフロップの出力信号は、隣接する出力信号と1クロック周期の間、重複するハイレベル区間がある。
【0059】
クロック信号CLKのn周期の間に、前記フリップフロップのm個の出力信号は、1周期間隔でハイレベルを有する。また、クロック信号CLKの残りのn+1周期の間に、前記フリップフロップのm個の出力信号は、1周期間隔でハイレベルを有する。
【0060】
奇数フィールド区間の間に、奇数ライン制御信号ODDはハイレベルを有する。但し、フリップフロップFF1の出力信号SR1との論理演算時に、転送線路を介しての時間遅延などのタイミングマージンを考慮して、奇数ライン制御信号ODDは、クロック信号CLKの第1の周期より半クロック先行してハイレベルになる。ハイレベルを有する奇数ライン制御信号ODDにより、奇数ライン選択部のNANDゲートは、奇数番目のフリップフロップの出力信号SR1、SR3、・・・、SRm-1を反転して出力する。
【0061】
また、奇数フィールド区間の間に、偶数ライン制御信号EVENは、ロウレベルを有する。但し、タイミングマージンを考慮して、偶数ライン制御信号EVENは、クロック信号CLKの第1の周期より半クロック遅れてロウレベルになる。ロウレベルを有する偶数ライン制御信号EVENにより、偶数ライン選択部のNANDゲートは、マスキングされる。したがって、偶数番目の走査信号SCAN[2、4、・・・、m]は、ハイレベルを有する。
【0062】
1フレームの残りの1/2周期である偶数フィールド区間の間に、奇数ライン制御信号ODDはロウレベルを有し、偶数ライン制御信号EVENはハイレベルを有する。したがって、偶数フィールド区間で奇数番目のフリップフロップの出力は、マスキングされ、奇数ライン走査信号SCAN[1、3、・・・、m-1]はハイレベルを有する。また、偶数ライン選択部は、偶数番目のフリップフロップの出力信号SR2、SR4、・・・、SRmを反転して出力する。したがって、偶数ライン走査信号SCAN[2、4、・・・、m]は、各々2クロック周期の間にロウレベルを有する。
【0063】
但し、偶数フィールド区間は、奇数フィールド区間に比べて1クロック周期分多い。これは、最終フリップフロップの出力信号SRmが反転され、完全な信号が走査ラインに伝達されるようにするためである。
【0064】
図4bは、前記図4aに比べて奇数フィールド区間の間に含まれたクロックの数と偶数フィールド区間の間に含まれたクロックの数は互いに一致する。すなわち、1フレームの奇数フィールド区間は、n+1のクロック周期を有し、偶数フィールド区間もまたn+1のクロック周期を有する。前記図4aでは、奇数フィールド区間でm番目のフリップフロップの出力信号SRmは、奇数フィールド区間及び偶数フィールド区間にわたってハイレベルを有するが、前記図4bでは、奇数フィールド区間内に含まれた2クロック周期の間でハイレベルを有する。
【0065】
フリップフロップの出力信号の生成、奇数ライン選択部の動作及び偶数ライン選択部の動作は、前記図4aで説明したことと同様なので、詳細な説明は省略する。」

エ 「【0066】
実施例2
図5a及び図5bは、本発明の第2の実施例により、スキャンドライバが適用された有機電界発光装置を示すブロック図及び前記有機電界発光装置を構成する画素駆動回路図である。
【0067】
図5aを参照すれば、有機電界発光装置は、スキャンドライバ301、データドライバ303及び画素アレイ部305を備える。
【0068】
スキャンドライバ301は、前記図1に示されたように、順次走査及び飛び越し走査を選択的に行う。また、前記スキャンドライバ301は、m個の走査ラインを介して走査信号を印加する。また、m個の発光制御ラインを介して発光制御信号を印加する。」

オ 「【0087】
次いで、発光制御信号EMI[m]がハイレベルからロウレベルに遷移される場合、発光制御トランジスタM4は、オンとなる。前記発光制御トランジスタM4のオンにより、駆動トランジスタM1は、飽和領域で動作するようになり、プログラムキャパシタCｓｔに蓄積された電圧Vgｓに相当する電流であるIdaｔaは、トランジスタM4に流れるようになる。データ電流Idaｔaは、発光制御トランジスタM4を介して有機電界発光素子OLEDに供給され、有機電界発光素子OLEDは、データ電流Idaｔaに相当する輝度をもって発光する。」

カ 上記アないしオから、引用例2には次の発明が記載されているものと認められる。
「入力される映像データを格納してから、所定の時間が経過した後、1つのラインに配置された全ての画素を発光させる動作を行うアクティブマトリクスタイプの平板ディスプレイ装置の走査駆動回路であり、順次走査(Pｒｏgｒeｓｓiｖe Scan)及び飛び越し走査(Inｔeｒlaced Scan)を選択的に行う、順次走査及び飛び越し走査兼用の走査駆動回路であって、
前記順次走査は、パネルを構成するラインに順次に走査信号を供給する、すなわち第1のラインから最終のラインまで順に走査信号を供給する走査方式であり、
前記飛び越し走査は、2回にわたって1フレームの画面を表示する、すなわち、第一に、1フレーム周期の1/2に該当する奇数フィールド区間で奇数番目のラインに順次に走査信号を供給し、第二に、1フレーム周期の残りの1/2に該当する偶数フィールド区間で偶数番目のラインに順次に走査信号を供給する走査方式であり、
開始パルス及びクロック信号が入力され、格納された情報をクロック信号の周期間隔で出力するためのシフトレジスタと、
前記シフトレジスタが有する奇数番目のフリップフロップの出力信号、及び、奇数ライン制御信号を受信し、論理演算し、奇数走査信号を発生するための奇数ライン選択部と、
前記シフトレジスタが有する偶数番目のフリップフロップの出力信号、及び、偶数ライン制御信号を受信し、論理演算し、偶数走査信号を発生するための偶数ライン選択部と、
を備えることにより、
奇数ライン制御信号及び偶数ライン制御信号が有するレベルによって、順次走査動作及び飛び越し走査動作を選択的に行うことができるようにした走査駆動回路において、
奇数ライン制御信号ODD及び偶数ライン制御信号EVENがハイレベルであることにより、奇数ライン選択部120及び偶数ライン選択部140のNANDゲートがフリップフロップの出力信号を反転し、フレーム周波数と同じ周波数をもって開始パルスVSPがフリップフロップFF1に入力され、前記フリップフロップFF1は、クロック信号CLKの立ち上がりエッジ直前の開始パルスVSPをサンプリングし、サンプリングされた開始パルスVSPデータを出力信号SR1として、クロック信号CLKの第1の周期の間ハイレベルを出力し、該出力信号SR1は、第1のNAND121ゲート及びフリップフロップFF2に入力され、第1のNANDゲート121は、出力信号SR1を反転して第1の走査信号SCAN[1]として第1の周期の間、ロウレベルを出力し、フリップフロップFF2は、クロック信号CLKの第2の周期の立ち上がりエッジ直前にサンプリングされた出力信号SR1のデータを、クロック信号CLKの第2の周期の立ち上がりエッジで、出力信号SR1に比べて1周期遅れて出力信号SR2として出力するような動作を、最終フリップフロップFFmから出力信号SRmが出力され、第mの走査信号SCAN[m]が形成されるまで進行し、1フレームの間に、全ての走査信号を順次に発生する順次走査動作を行い、
1フレームを1フレームの約1/2周期である奇数フィールド区間と1フレームの残りの1/2周期である偶数フィールド区間とに分け、奇数フィールド区間の間は、奇数走査信号をアクティブにするために奇数ライン制御信号ODDをハイレベルとすると同時に、偶数番目のフリップフロップの出力信号をマスキングするために偶数ライン制御信号EVENを奇数フィールド区間ではロウレベルを維持し、また、偶数フィールド区間の間は、奇数番目のフリップフロップの出力信号をマスキングするために奇数ライン制御信号ODDはロウレベルにし、偶数走査信号をアクティブにするために偶数ライン制御信号EVENをハイレベルとなすことにより、奇数フィールド区間では奇数走査信号SCAN[1、3、・・・、m-1]をアクティブにし、偶数フィールド区間では偶数走査信号SCAN[2、4、・・・、m]をアクティブにし、フレーム周波数の約2倍の周波数をもって開始パルスVSPをフリップフロップFF1に入力し、クロック周波数を順次走査動作時のクロック周波数の約2倍にし、開始パルスVSPは少なくとも2クロック周期の間ハイレベル区間を有するものとし、それぞれのフリップフロップの出力信号も2クロック周期の間ハイレベル区間を有するものとし、奇数フィールド区間の間ハイレベルを有する奇数ライン制御信号ODDにより、奇数ライン選択部のNANDゲートは奇数番目のフリップフロップの出力信号SR1、SR3、・・・、SRm-1を反転して出力し、偶数フィールド区間の間偶数ライン選択部は偶数番目のフリップフロップの出力信号SR2、SR4、・・・、SRmを反転して出力するようにし、
前記平板ディスプレイ装置を、有機電界発光素子OLEDがデータ電流Idaｔaに相当する輝度をもって発光する有機電界発光装置とした、走査駆動回路。」(以下「引用発明2」という。)

4 対比
本願補正発明と引用発明1とを対比する。
(1)引用発明1の「画素10」、「アナログ信号電圧であり表示信号電圧である第2電圧」、「第1配線である信号線17」、「『ゲート駆動回路22の走査出力に接続されているリセット線15』の電圧及び『ゲート駆動回路22の走査出力』が入力している『点灯スイッチORゲート31から出力されて』いる『点灯スイッチ線19』の電圧」、「『ゲート駆動回路22の走査出力に接続されているリセット線15』及び『ゲート駆動回路22の走査出力』が入力している『点灯スイッチORゲート31から出力されて』いる『点灯スイッチ線19』」、「信号駆動回路21」、「ゲート駆動回路22」、「有機発光ダイオードであるOLED素子7」、「『画素容量であるコンデンサ2の信号線17側に入力する電圧値が上記書込まれたアナログ信号電圧よりも低ければOLED駆動TFT4はオン状態』であり、『予め書込まれたアナログ信号電圧値に依存した期間だけほぼ一定の輝度で連続点灯する発光時間の変調により多階調で発光させ』る」、「OLED駆動TFT4」、「OLED駆動TFT4のゲート」、「画素容量であるコンデンサ2」、「画像表示装置」、「フレーム」、「書込み期間」、「発光させ」、「点灯期間」、「画素行」及び「順次走査し」は、それぞれ、本願補正発明の「画素」、「アナログ映像電圧」、「信号線」、「走査電圧」、「制御線」、「駆動回路」、「走査回路」、「発光素子」、「駆動する」、「駆動トランジスタ」、「ゲート電極」、「容量素子」、「画像表示装置」、「フレーム」、「書込期間」、「発光させる」、「発光期間」、「表示ライン」及び「順次選択する」に相当する。

(2)引用発明1の「画像表示装置」は、マトリクス状に配置された「画素(画素10)」と、前記「画素」に延びる「信号線(第1配線である信号線17)」と、前記「画素」に延びる第2配線である電源線18と、前記「信号線」に対して、三角波である第1電圧と、「アナログ映像電圧(アナログ信号電圧であり表示信号電圧である第2電圧)」とを二者択一的に印加可能な第1の回路と、「駆動回路(信号駆動回路21)」と、「走査回路(ゲート駆動回路22)」と、点灯制御線32と、点灯スイッチORゲート31とを備え、前記各「画素」は、「発光素子(有機発光ダイオードであるOLED素子7)」と、前記三角波である第1電圧と前記「アナログ映像電圧」との高低によって、前記「発光素子」を点灯又は消灯する第2の回路を備え、前記各「画素」の第2の回路は、「容量素子(コンデンサ2)」と、ソースとドレインの一方が第2配線である電源線18に電気的に接続され、他方が前記「発光素子」7に電気的に接続され、「ゲート電極(ゲート)」が「信号線」と前記「容量素子」を介して電気的に接続された「駆動トランジスタ(トランジスタであるOLED駆動TFT4)」とを備え、前記各「画素」には、「走査回路」の走査出力に接続されている「制御線(リセット線15及び点灯スイッチ線19)」も延びており、「制御線(点灯スイッチ線19)」は点灯スイッチORゲート31から出力されており、点灯スイッチORゲート31には「走査回路」の走査出力及び点灯制御線32が入力しており、「駆動トランジスタ(OLED駆動TFT4)」のドレインは「制御線(点灯スイッチ線19)」で制御される点灯TFTスイッチ9を介して「発光素子(OLED素子7)」の一端に接続されており、更に「駆動トランジスタ」の「ゲート電極」とドレインの間には、「制御線(リセット線15)」で制御されるリセットTFTスイッチ5が設けられているから、本願補正発明の「画像表示装置」と、「複数の画素と、前記各画素に映像電圧を入力する複数の信号線と、前記各画素に走査電圧を入力する複数の制御線と、前記各信号線にアナログ映像電圧を供給する駆動回路と、前記各制御線に走査電圧を供給する走査回路とを具備し、前記各画素は、発光素子と、前記発光素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極と前記信号線との間に接続される容量素子とを有し、前記駆動トランジスタのゲート電極は、前記容量素子を介して前記信号線に接続されている」点で一致する。

(3)引用発明1の「画像表示装置」は、1「フレーム」期間を、前半の「書込期間(書込み期間)」と後半の「発光期間(点灯期間)」に分割し、1「フレーム」の前半の「書込期間」においては、「走査回路(ゲート駆動回路22)」が各「表示ライン(画素行)」を「順次選択(順次走査)」し、これと同期して「駆動回路(信号駆動回路21)」よりの「アナログ映像電圧(アナログ信号電圧)」を信号データとして「信号線(信号線17)」に書込み、次に1「フレーム」の後半の「発光期間」においては、「走査回路」は停止し、点灯制御線32が、点灯スイッチORゲート31と点灯スイッチ線19を介して全「画素」の点灯TFTスイッチ9を一斉にオンさせ、「発光素子(OLED素子7)」を予め書込まれた「アナログ映像電圧」値に依存した期間だけほぼ一定の輝度で連続点灯する発光時間の変調により多階調で「発光させ」るから、本願補正発明の「画像表示装置」と、「各フレームには、前記信号線を通して前記画素に映像電圧を供給するための書込期間と、前記画素に供給された前記映像電圧に従って前記発光素子を発光させるための発光期間とを有」する点、及び、「全てのフレームの書込期間において、前記走査回路は、全ての表示ラインを順次選択するとともに、前記駆動回路は、全ての表示ライン用のアナログ映像電圧を各信号線に供給」する「第2駆動モードを有」する点で一致する。

(4)上記(1)ないし(3)からみて、本願補正発明と引用発明1とは、
「複数の画素と、
前記各画素に映像電圧を入力する複数の信号線と、
前記各画素に走査電圧を入力する複数の制御線と、
前記各信号線にアナログ映像電圧を供給する駆動回路と、
前記各制御線に走査電圧を供給する走査回路とを具備し、
前記各画素は、発光素子と、
前記発光素子を駆動する駆動トランジスタと、
前記駆動トランジスタのゲート電極と前記信号線との間に接続される容量素子とを有し、
前記駆動トランジスタのゲート電極は、前記容量素子を介して前記信号線に接続されている画像表示装置であって、
第2駆動モードを有し、
各フレームには、前記信号線を通して前記画素に映像電圧を供給するための書込期間と、前記画素に供給された前記映像電圧に従って前記発光素子を発光させるための発光期間とを有し、
前記第2駆動モード時に、全てのフレームの書込期間において、前記走査回路は、全ての表示ラインを順次選択するとともに、前記駆動回路は、全ての表示ライン用のアナログ映像電圧を各信号線に供給する画像表示装置。」の点で一致し、次の点で相違する。

相違点:
Nを2以上の整数(N≧2)、第1ないし第Nフレームを連続するN個のフレーム、jを1以上の整数とするとき、第2駆動モードを有する前記画像表示装置が、本願補正発明では、第k(1≦k≦N)フレームの書込期間において、前記走査回路は、第(k+N(j-1))番目の表示ラインを順次選択するとともに、前記駆動回路は、第(k+N(j-1))番目の表示ライン用のアナログ映像電圧を各信号線に供給し、前記第2駆動モードよりも高輝度で画像を表示する第1駆動モードも有するのに対して、引用発明1では、そのような第1駆動モードを有していない点。

5 判断
上記相違点について検討する。
(1)引用例2には、上記3(2)で述べたとおりの引用発明2(上記3(2)カ参照。)が記載されている。
引用発明2は、入力される映像データを格納してから、所定の時間が経過した後、1つのラインに配置された全ての画素を発光させる動作を行うアクティブマトリクスタイプの平板ディスプレイ装置の走査駆動回路であり、順次走査(Pｒｏgｒeｓｓiｖe Scan)及び飛び越し走査(Inｔeｒlaced Scan)を選択的に行う、順次走査及び飛び越し走査兼用の走査駆動回路であって、奇数ライン制御信号及び偶数ライン制御信号が有するレベルによって、順次走査動作及び飛び越し走査動作を選択的に行うことができるようにした走査駆動回路において、前記平板ディスプレイ装置を、有機電界発光素子OLEDがデータ電流Idaｔaに相当する輝度をもって発光する有機電界発光装置としたものである。

(2)ノンインターレース画像信号を順次走査により表示する際の1フレーム期間を1/60秒とし、インターレース画像信号を飛び越し走査により表示する際の奇数フィールド期間及び偶数フィールド期間をいずれも1/60秒とし、その奇数フィールド期間及び偶数フィールド期間からなる1フレーム期間を1/30秒とすることは、本願の出願前に周知である(以下「周知技術」という。例.特開平8-307815号公報(10頁左欄28?33行参照。)、特開2001-42831号公報(7頁右欄25?28行)、特開2001-356316号公報(【0064】、【0065】参照。)、特開2004-157223号公報(【0072】参照。)、特開2005-215602号公報(【0078】参照。))。

(3)上記(1)及び(2)からみて、引用発明2において、1フレームの間に、全ての走査信号を順次に発生する順次走査動作により入力される映像データを格納するのに要する時間と、飛び越し走査動作における、奇数フィールド区間で奇数番目のフリップフロップの出力信号SR1、SR3、・・・、SRm-1を反転して出力して映像データを格納するのに要する時間又は偶数フィールド区間で偶数番目のフリップフロップの出力信号SR2、SR4、・・・、SRmを反転して出力して映像データを格納するのに要する時間とを比較すると、順次走査における1フレームの期間と飛び越し走査における1フィールドの期間とは周知技術からみてともに1/60秒に設定されるから、後者の飛び越し走査動作における奇数フィールド区間又は偶数フィールド区間での映像データを格納するのに要する時間の方がより短時間にできることが当業者に自明である。

(4)引用発明1は、各画素10が有機発光ダイオードであるOLED素子7を備え、OLED素子7を予め書込まれたアナログ信号電圧値に依存した期間だけほぼ一定の輝度で連続点灯する発光時間の変調により多階調で発光させる画像表示装置であって、1フレーム期間を1/60秒に予め設定し、前半の『書込み期間』と後半の『点灯期間』に分割したものであるところ、この分割比率は条件に応じて変更が可能であって、動画の動きをより良好するには『点灯期間』を短くすべきであり、画面を明るくするには『点灯期間』を長くすべきであり、これらの点を考慮して、『点灯期間』は70%、30%、10%等に適宜設定すれば良いものである。また、引用発明1の『点灯期間』は1/60秒に予め設定した1フレーム期間から前半の『書込み期間』を除いた期間内でなければならないから、画面を明るくするには『点灯期間』を長くしようとしても1フレーム期間から前半の『書込み期間』を除いた期間がその上限値となってしまうことは当業者の自明である。
してみると、上記(1)ないし(3)からみて、引用発明1において、動画の動きをより良好するために『点灯期間』を短くした走査と、画面を明るくするために『点灯期間』を長くした走査とを、選択的に行うことができるようにするために、前記「走査回路(ゲート駆動回路22)」を、「開始パルス及びクロック信号が入力され、格納された情報をクロック信号の周期間隔で出力するためのシフトレジスタと、前記シフトレジスタが有する奇数番目のフリップフロップの出力信号、及び、奇数ライン制御信号を受信し、論理演算し、奇数走査信号を発生するための奇数ライン選択部と、前記シフトレジスタが有する偶数番目のフリップフロップの出力信号、及び、偶数ライン制御信号を受信し、論理演算し、偶数走査信号を発生するための偶数ライン選択部と、を備えることにより、奇数ライン制御信号及び偶数ライン制御信号が有するレベルによって、順次走査動作及び飛び越し走査動作を選択的に行うことができる」ものとし、飛び越し走査動作を選択する場合には、奇数フィールド期間及び偶数フィールド期間をいずれも1/60秒とし、その奇数フィールド期間及び偶数フィールド期間からなる1フレーム期間を1/30秒とし、全画素の点灯TFTスイッチ9を一斉にオンさせる点灯制御線32の信号のオン期間を、順次走査動作及び飛び越し走査動作のどちらを選択するかに応じて切り替えするようにして、映像データを格納するのに要する時間、すなわち『書込み期間』をより短くすることができる飛び越し走査動作における『点灯期間』を長く設定するとともに、順次走査動作における『点灯期間』を短く設定し、順次走査動作を選択して動画の動きをより良好に表示でき、飛び越し走査動作を選択して明るい画面で表示できるようにすることは、当業者が引用発明2及び周知技術に基づいて容易に想到することができた程度のことである。

(5)「2回にわたって1フレームの画面を表示する、すなわち、第一に、1フレーム周期の1/2に該当する奇数フィールド区間で奇数番目のラインに順次に走査信号を供給し、第二に、1フレーム周期の残りの1/2に該当する偶数フィールド区間で偶数番目のラインに順次に走査信号を供給する走査方式」である上記(2)の「飛び越し走査動作」における「2回」の「2」が本願補正発明の2以上の整数(N≧2)である「N」に相当し、上記「偶数フィールド区間」が本願補正発明の「第Nフレーム」に相当するから、上記(4)のようになした引用発明1の「第2駆動モードを有する前記画像表示装置」は、本願補正発明の「第1フレームの書込期間において、前記走査回路は、第1、3、5…番目の表示ラインを順次選択するとともに、前記駆動回路は、第1、3、5…番目の表示ライン用のアナログ映像電圧を各信号線に供給し、第2フレームの書込期間において、前記走査回路は、第2、4、6…番目の表示ラインを順次選択するとともに、前記駆動回路は、第2、4、6…番目の表示ライン用のアナログ映像電圧を各信号線に供給し、前記第2駆動モードよりも高輝度で画像を表示する第1駆動モードも有する」との構成も有することになる。
したがって、引用発明1において、上記相違点に係る本願補正発明の構成となすことは、当業者が引用発明2及び周知技術に基づいて容易になし得た程度のことである。

(6)本願補正発明の奏する効果は、当業者が引用発明1の奏する効果及び引用発明2の奏する効果から予測することができた程度のものである。

(7)まとめ
したがって、本願補正発明は、当業者が引用発明1、引用発明2及び周知技術に基づいて容易に発明をすることができたものである。
本願補正発明は、当業者が引用発明1、引用発明2及び周知技術に基づいて容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

6 小括
以上のとおり、本願補正発明は、特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成23年法律第63号改正附則第2条第18項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第6項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
本件補正は上記第2のとおり却下されたので、本願の請求項1ないし7に係る発明は、平成23年5月13日に補正された特許請求の範囲の請求項1ないし7に記載された事項によって特定されるものであるところ、請求項1に係る発明(以下「本願発明」という。)は、平成23年5月13日に補正された明細書、特許請求の範囲及び図面の記載からみて、上記「第2〔理由〕1(1)」に本件補正前の請求項1として記載したとおりのものと認める。

2 引用例
原査定の拒絶の理由に引用された引用例1、引用例2及びそれらの記載事項は、上記「第2〔理由〕3」に記載したとおりである。

3 対比・判断
本願補正発明は、上記「第2〔理由〕1(2)」のとおり、本願発明の発明特定事項を限定するものである。
そうすると、本願発明の構成要件をすべて含み、さらに限定を付加したものに相当する本願補正発明が、上記「第2〔理由〕5」に記載したとおり、当業者が引用発明1、引用発明2及び周知技術に基づいて容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が引用発明1、引用発明2及び周知技術に基づいて容易に発明をすることができたものである。

4 むすび
本願発明は、以上のとおり、当業者が引用発明1、引用発明2及び周知技術に基づいて容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2013-02-20 
結審通知日 2013-02-26 
審決日 2013-03-11 
出願番号 特願2008-322364(P2008-322364)
審決分類 P 1 8・ 121- Z (G09G)
P 1 8・ 575- Z (G09G)
最終処分 不成立  
前審関与審査官 中村 直行  
特許庁審判長 小牧 修
特許庁審判官 西村 仁志
清水 康司
発明の名称 画像表示装置  
代理人 近野 恵一  
代理人 秋田 収喜  
代理人 近野 恵一  
代理人 秋田 収喜  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ