• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 特17 条の２ 、４ 項補正目的 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1282635
審判番号 不服2013-5767  
総通号数 170 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-02-28 
種別 拒絶査定不服の審決 
審判請求日 2013-03-29 
確定日 2013-12-19 
事件の表示 特願2008-528791「炭化ケイ素半導体装置およびその製造方法」拒絶査定不服審判事件〔平成20年 2月14日国際公開,WO2008/018342〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,2007年8月1日(優先権主張2006年8月9日,日本国)を国際出願日とする出願であって,平成24年4月27日付けで拒絶の理由が通知され,同年7月2日に意見書及び手続補正書が提出され,同年12月28日付けで拒絶査定がなされた。
その後,平成25年3月29日に拒絶査定不服審判が請求されるとともに手続補正書が提出され,同年4月11日に,平成25年3月29日に提出された手続補正書を補正対象とする手続補正書が提出され,同年7月24日付けで審尋を行い,同年8月22日に回答書が提出された。

第2 補正の却下の決定

[補正却下の決定の結論]
平成25年4月11日に提出された手続補正書により補正された同年3月29日に提出された手続補正書による補正を却下する。

[理 由]
1 補正の内容
平成25年4月11日に提出された手続補正書により補正された同年3月29日に提出された手続補正書による補正(以下「本件補正」という。)は,補正前の特許請求の範囲の請求項1-5を補正して,補正後の請求項1-5とするものであり,補正前後の請求項1,5は,各々次のとおりである。

(補正前)
「【請求項1】
炭化ケイ素の上面に少なくともウェット熱酸化により形成された絶縁膜,および該炭化ケイ素の下面に少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるオーミック電極を形成したことを特徴とする炭化ケイ素半導体装置であって,前記ニッケルに対する前記チタンの比率が17%よりも大きいことを特徴とする炭化ケイ素半導体装置。」

「【請求項5】
炭化ケイ素の上面の(000-1)面または(11-20)面に少なくとも絶縁膜をウェット熱酸化により形成し,
該炭化ケイ素の下面に少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなり前記チタンの比率が17%よりも大きいオーミック電極を水素を含む雰囲気中で熱処理により形成したことを特徴とする炭化ケイ素半導体装置の製造方法。」

(補正後)
「【請求項1】
炭化ケイ素の上面に少なくともウェット熱酸化により形成された絶縁膜,および該炭化ケイ素の下面にニッケル膜とチタン膜を積層して,
少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるオーミック電極を熱処理により形成したことを特徴とする炭化ケイ素半導体装置であって,
前記ニッケルに対する前記チタンの比率が少なくともニッケルの膜厚が60nmの場合には17%よりも大きいことを特徴とする炭化ケイ素半導体装置。」

「【請求項5】
炭化ケイ素の上面の(000-1)面または(11-20)面に少なくとも絶縁膜をウェット熱酸化により形成し,
該炭化ケイ素の下面にニッケル膜とチタン膜を積層して,
少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなり前記ニッケルに対する前記チタンの比率が少なくともニッケルの膜厚が60nmの場合には17%よりも大きいオーミック電極を水素を含む雰囲気中で熱処理により形成したことを特徴とする炭化ケイ素半導体装置の製造方法。」

2 補正事項の整理
本件補正の補正事項を整理すると次のとおりである。

(1)補正事項1
補正前の請求項1の「炭化ケイ素の上面に少なくともウェット熱酸化により形成された絶縁膜,および該炭化ケイ素の下面に少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるオーミック電極を形成したことを特徴とする炭化ケイ素半導体装置」を補正して,補正後の請求項1の「炭化ケイ素の上面に少なくともウェット熱酸化により形成された絶縁膜,および該炭化ケイ素の下面にニッケル膜とチタン膜を積層して,
少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるオーミック電極を熱処理により形成したことを特徴とする炭化ケイ素半導体装置」にすること。

(2)補正事項2
補正前の請求項1の「前記ニッケルに対する前記チタンの比率が17%よりも大きい」を補正して,補正後の請求項1の「前記ニッケルに対する前記チタンの比率が少なくともニッケルの膜厚が60nmの場合には17%よりも大きい」にすること。

(3)補正事項3
補正前の請求項5に,「ニッケル膜とチタン膜を積層して,」を附加して,補正後の請求項5にすること。

(4)補正事項4
補正前の請求項5の「前記チタンの比率」を補正して,補正後の請求項5の「前記ニッケルに対する前記チタンの比率」にすること。

(5)補正事項5
補正前の請求項5の「17%よりも大きい」を補正して,補正後の請求項5の「少なくともニッケルの膜厚が60nmの場合には17%よりも大きい」にすること。

3 新規事項追加の有無,及び,補正の目的の適否についての検討
(1)補正事項1及び補正事項3について
補正事項1及び補正事項3により補正された部分は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面(以下「当初明細書等」という。また,本願の願書に最初に添付した明細書を「当初明細書」という。)に記載されているものと認められるから,補正事項1及び補正事項3は,当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって,補正事項1及び補正事項3は,当初明細書等に記載された事項の範囲内においてなされたものであるから,特許法第17条の2第3項に規定する要件を満たす。
また,補正事項1及び補正事項3は,補正前の請求項1及び請求項5に係る発明において,「オーミック電極」が,「ニッケル膜とチタン膜を積層して」形成されること,及び,請求項1に係る発明において,「オーミック電極」が,「熱処理により」形成されることを限定しようとするものであるから,特許法第17条の2第5項第2号に掲げる,特許請求の範囲の減縮を目的とするものに該当する。
したがって,補正事項1及び補正事項3は,特許法第17条の2第5項に規定する要件を満たす。

(2)補正事項4について
補正事項4により補正された部分は,当初明細書等に記載されているものと認められるから,補正事項4は,当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
したがって,補正事項4は,当初明細書等に記載された事項の範囲内においてなされたものであるから,特許法第17条の2第3項に規定する要件を満たす。
また,補正事項4は,補正前の請求項5における,「チタンの比率」が,ニッケルに対する比率であることを明らかとするものであるから,特許法第17条の2第5項第4号に掲げる,明りょうでない記載の釈明を目的とするものに該当する。
したがって,補正事項4は,特許法第17条の2第5項に規定する要件を満たす。

(3)補正事項2,補正事項5について
補正事項2及び補正事項5により補正された請求項1及び請求項5に係る発明は,「チタンの比率が少なくともニッケルの膜厚が60nmの場合には17%よりも大きい」ことを発明特定事項として含むものである。
ここで,前記「少なくとも」の用語は,「ほかの物事はともかくとして。」という程度の意味を備えた副詞であると解することが自然であると認められる。
そうすると,前記「チタンの比率が少なくともニッケルの膜厚が60nmの場合には17%よりも大きい」とする発明特定事項は,「ニッケルの膜厚が60nmでない場合のチタンの比率については規定することをしないが,ニッケルの膜厚が60nmの場合にはチタンの比率を17%よりも大きくする」ことを意味するものと理解できる。
しかしながら,当初明細書等には,「ニッケルの膜厚が60nmでない場合のチタンの比率については規定することをしないが,ニッケルの膜厚が60nmの場合にはチタンの比率を17%よりも大きくする」事項を特徴とした発明は記載されておらず,また,前記事項を発明特定事項として含ませることが,当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものであるとも認められない。
してみれば,補正事項2及び補正事項5は,当初明細書等に記載された事項の範囲内においてなされたものではないから,特許法第17条の2第3項に規定する要件を満たさない。

また,補正事項2及び補正事項5によって補正された請求項1及び請求項5に係る発明は,上記で検討したように「ニッケルの膜厚が60nmでない場合のチタンの比率」が特定されていないものと理解されるから,補正事項2及び補正事項5を含む補正後の発明は,発明の外延が明確でない不明瞭な発明であると認められる。
そして,補正によって,発明が不明瞭となった場合には,前記補正によって,特許請求の範囲が,減縮されたか,拡張されたか,あるいは変更されていないのかを一義的に判断することができないから,前記補正事項2及び前記補正事項5を,特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とする補正であるとして認めることはできない。
また,補正事項2及び補正事項5が,特許法第17条の2第5項に掲げる,請求項の削除,誤記の訂正,明りょうでない記載の釈明のいずれを目的とするものに該当すると認めることもできない。

したがって,補正事項3及び補正事項5は,特許法第17条の2第5項に規定する要件を満たさない。

(4)新規事項追加の有無,及び,補正の目的の適否についてのまとめ
以上検討したとおりであるから,本件補正は,特許法第17条の2第3項及び第5項に規定する要件を満たさない補正事項を含むものである。

4 むすび
したがって,本件補正は,特許法第17条の2第3項及び第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって,結論のとおり決定する。

〔予備的判断〕
なお,仮に,本件補正が特許法第17条の2第3項及び第5項の規定に違反しないとしても,本件補正後の発明は,以下に示すように,特許出願の際独立して特許を受けることができるものであるとは認められない,すなわち,本件補正がいわゆる独立特許要件を満たすものであるとは認められないので,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

5 独立特許要件についての検討
(1)補正後の発明
本件補正における,「少なくともニッケルの膜厚が60nmの場合には17%よりも大きい」を,平成25年8月22日に提出された回答書における補正案を参照して,「ニッケルの膜厚が60nm,かつ,前記ニッケルに対する前記チタンの比率が17%よりも大きい」の意であると仮に解すると,補正後の請求項1に係る発明(以下「本願補正発明1」という。)は,つぎのとおりとなる。

「炭化ケイ素の上面に少なくともウェット熱酸化により形成された絶縁膜,および該炭化ケイ素の下面にニッケル膜とチタン膜を積層して,
少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるオーミック電極を熱処理により形成したことを特徴とする炭化ケイ素半導体装置であって,
ニッケルの膜厚が60nm,かつ,前記ニッケルに対する前記チタンの比率が17%よりも大きいことを特徴とする炭化ケイ素半導体装置。」

(2)引用例とその記載事項,及び,引用発明
原査定の拒絶の理由に引用された,本願の優先権主張の日前に頒布された刊行物である下記の引用例1-2には,引用例1の図4,7?10,引用例2の図1?3とともに,以下の事項が記載されている。(なお,下線は,当合議体において付したものである。以下同じ。)

ア 引用例1: 特開2006-32457号公報
(1a)「【請求項1】
第1の主面と該第1の主面に背向する第2の主面とを有するn型SiC基板と,
前記第2の主面上に形成されたエピタキシャル層と,
前記エピタキシャル層上に形成されると共に,該エピタキシャル層とオーミック接触した電極とを有することを特徴とするSiC半導体装置。」(【特許請求の範囲】)

(1b)「本発明は,SiC半導体装置およびSiC半導体装置の製造方法に関するものである。
【背景技術】
炭化珪素(以下「SiC」と称する)は広いバンドギャップ及び高い最大電界強度を持つため,シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため,大電力,高耐圧の電力用デバイスへの応用が展開されている。特に,ショットキーダイオード(SBD),縦型MOSFE素子が期待されている。しかしながら,SiCについての適切なオーミック電極構造はまだなく,オーミック電極による電圧降下が大きいため,SiCの電力用素子はまだ実用に至っていない。」(【0001】-【0002】)

(1c)「(第2実施形態)
図4は,本発明の第2実施形態に係るSiC半導体装置の構造を示す断面図である。本実施形態のSiC半導体装置20と第1実施形態のSiC半導体装置10との相違点は,電極14の構造とその電極14の製造方法である。その他の構成及び製造方法は第1実施形態のSiC半導体装置と同様である。以下,具体的に説明する。
本SiC半導体装置20は,n^(+)型SiC基板11と,低濃度ドリフト層(n^(-)型SiC)12と,エピタキシャル層(n^(++)型SiC)13と,エピタキシャル層13の裏面に形成された電極14とを有する。ここで,n^(+)型SiC基板11,低濃度ドリフト層12及びエピタキシャル層13は,それぞれ第1実施形態のn^(+)型SiC基板11,低濃度ドリフト層12及びエピタキシャル層13と同一のものとする。
電極14は,エピタキシャル層13の裏面に形成されてなる第1の貴金属膜14aと,第1の貴金属膜14aの裏面に形成されてなる耐熱金属膜14bと,耐熱金属膜14bの裏面に形成されてなる第2の貴金属膜14cとを有して構成されている。
エピタキシャル層13の裏面は,鏡面加工されているものとしてもよい。第1の貴金属膜14aは,長周期型の周期表における1b族と8族のFe列以外とのいずれかに属する元素のうち,いずれか1つ又は2つ以上からなるものとする。すなわち,第1の貴金属膜14aは,Cｕ,Ag,Aｕ,Cｏ,Ni,Rh,Pd,Iｒ,Pｔのいずれか1つ,これらの2つ以上からなる合金,又はこれらを組み合わせた多層膜からなるものとする。例えば,第1の貴金属膜14aとしては,Ni,Aｕ,Pｔ,Iｒのいずれか1つ,これらの2つ以上からなる合金,又はこれらを組み合わせた多層膜からなるものとする。そして,第1の貴金属膜14aとしては,特にNi又はNi-Cｕ合金膜が好ましい。
耐熱金属膜14bとしては,炭素と結合して導電性炭化物を形成する金属元素及びそれらの合金を適用する。そこで,耐熱金属膜14bは,長周期型の周期表における4a族と5a族と6a族と7a族と8族のFe列とのいずれかに属する元素のうち,いずれか1つ又は2つ以上からなるものとする。すなわち,耐熱金属膜14bは,Ti,Zｒ,Hf,V,Nb,Ta,Cｒ,Mｏ,W,Mn,Tc,Re,Fe,Rｕ,Oｓのいずれか1つ,これらの2つ以上からなる合金,又はこれらを組み合わせた多層膜からなるものとする。例えば,耐熱金属膜14bとしては,Ti,Cｒ,Mｏ,W,Feのいずれか1つ,これらの2つ以上からなる合金,又はこれらを組み合わせた多層膜からなるものとする。そして,耐熱金属膜14bとしては,例えばTiを適用する。
第2の貴金属膜14cは,長周期型の周期表における1b族と8族のFe列以外とのいずれかに属する元素のうち,いずれか1つ又は2つ以上からなるものとする。すなわち,第2の貴金属膜14cは,Cｕ,Ag,Aｕ,Cｏ,Ni,Rh,Pd,Iｒ,Pｔのいずれか1つ,これらの2つ以上からなる合金,又はこれらを組み合わせた多層膜からなるものとする。例えば,第2の貴金属膜14cとしては,Ni,Aｕ,Pｔ,Iｒのいずれか1つ,これらの2つ以上からなる合金,又はこれらを組み合わせた多層膜からなるものとする。そして,第2の貴金属膜14cとしては,例えばNi又はNi-Cｕ合金膜を適用する。
次に,電極14の形成方法例について図4を参照して説明する。先ず,エピタキシャル層13の裏面に,Ni膜又はNi-Cｕ合金膜を蒸着することで,第1の貴金属膜14aを形成する。次いで,第1の貴金属膜14a上に,Tiを蒸着することで,耐熱金属膜14bを形成する。次いで,耐熱金属膜14b上に,Ni膜又はNi-Cｕ合金膜を蒸着することで,第2の貴金属膜14cを形成する。次いで,この状態において,960℃から1000℃までの範囲で加熱処理する。この加熱処理としては,真空中において1000℃で2分間の加熱処理を行う。これにより,第1の貴金属膜14a,耐熱金属膜14b及び第2の貴金属膜14cは電極膜(電極14)となって,エピタキシャル層13と確実にオーミック接触し,図4に示すSiC半導体素子20が完成する。
これらにより,本実施形態のSiC半導体装置20及びその製造方法によれば,電極14をなす第1の貴金属膜14a,耐熱金属膜14b及び第2の貴金属膜14cとエピタキシャル層13とが確実にかつ良好にオーミック接触する構造とすることができる。
また,本実施形態によれば,加熱処理において,エピタキシャル層13と第1の貴金属膜14a(例えばNi)とが,｛SiC+Ni → Ni-Si化合物+C(炭素)｝というように化学反応して,炭素が発生しても,その炭素と耐熱金属膜14b(例えばTi)とが結合して導電性炭化物となる。したがって,本実施形態のSiC半導体装置20及びその製造方法によれば,製造工程において黒鉛を生じさせず,クリーンルームの汚染を回避でき,且つn^(+)型SiC基板11に対して,より良好なオーミック接触を得ることができる。
さらに,本実施形態によれば,第2の貴金属膜14cを電極14の最表面層としているので,電極14に酸が侵入することを第2の貴金属膜14cにより大幅に低減でき,電極14が腐食することを回避できる。」(【0030】-【0039】)

(1d)「次に,SiCショットキーダイオード40の製造方法について,図7から図11を参照して説明する。図7から図11はSiCショットキーダイオード40の製造工程を示す断面図である。
先ず,図7に示すように,先ず,シリーズ抵抗を下げる低抵抗のn^(+)型SiC層41の裏面に,n^(+)型SiC層41よりも不純物濃度の高いn^(++)型SiC層41aをエピタキシャル成長により形成する。このn^(++)型SiC層41aが第1及び第2実施形態のエピタキシャル層13に相当する。したがって,このn^(++)型SiC層41aの形成により,「反り」を発生させることなく,裏面側の電極(裏面オーミック電極44,半田接合用金属45)のオーミック接触を向上させることができる。
次いで,n^(+)型SiC層41の表面に,耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗のn^(-)型SiC層42をエピタキシャル法で形成する。
次いで,図8に示すように,n^(-)型SiC層42にAl(又はBなど)をイオン注入し,その後1500℃以上の熱処理を施すことで,ｐ型SiC43を形成する。このｐ型SiC43の形成は,具体的には次のように行う。先ず,n^(-)型SiC層42の表面に,SiO_(2)をCVDによって堆積する。次いで,写真工程により,SiO_(2)上にフォトレジストを形成し,そのフォトレジストにおけるｐ型SiC43の形成位置に対応する部分を除去する。この状態でSiO_(2)をエッチングすることにより,SiO_(2)におけるｐ型SiC43の形成位置に対応する部分を除去し,その部分のn^(-)型SiC層42を露出させる。その後,残りのフォトレジストを除去する。その後,n^(-)型SiC層42の露出部位からそのn^(-)型SiC層42の中に,例えばAlをイオン注入する。その後,注入された不純物を活性化するために,1500℃以上の熱処理を施す。この熱処理により,ｐ型SiC43が完成する。
次いで,図9に示すように,n^(++)型SiC層41aの裏面に,裏面オーミック電極44を形成する。具体的には次のように行う。先ず,全体的に酸化し,表面,裏面及び側面に酸化膜43bを設ける。その後,n^(++)型SiC層41aの裏面の酸化膜だけ除去する。その後,n^(++)型SiC層41aの裏面に,例えばNi/Ti/Niを蒸着により堆積する。その後,真空中において1000℃で加熱処理する。これにより,n^(++)型SiC層41aの裏面に対して確実に且つ良好にオーミック接触する裏面オーミック電極44が完成する。
次いで,図10に示すように,絶縁物46,ショットキー電極47及び引出電極48を形成する。具体的には先ず,前工程により形成され,n^(-)型SiC層42の表面及び側面などにまだ残っている酸化膜43bを除去する。その後,n^(-)型SiC層42及びｐ型SiC層43の表面全体に,ショットキー電極47としてTiをスパッタリング法にて堆積する。そして,ショットキー電極47をパターニングして,n^(-)型SiC層42及びｐ型SiC層43の表面における外縁近傍の一部を露出させる。その後,ショットキー電極47上と,n^(-)型SiC層42及びｐ型SiC層43の表面における露出部上とに,全体的にAlを堆積する。そのAlの外縁近傍を除去するようにパターニングして引出し電極48とする。その後,n^(-)型SiC層42,ｐ型SiC層43及び引出し電極48の表面全体に,ポリイミドなどの絶縁物を堆積し,その絶縁物の中央領域について除去するパターニングをすることで絶縁物46を形成する。このパターニングで引出し電極48が露出する。
次いで,図11に示すように,半田接合用金属45を形成する。例えば,裏面オーミック電極44の裏面全体に,その裏面オーミック電極44側からみてTi膜45a,Ni膜45b,Ag膜45cの順に積層された3層膜を形成することで,半田接合用金属45とする。これらにより,SiCショットキーダイオード40が完成する。
これらにより,SiCショットキーダイオード30,40によれば,n^(+)型SiC層41の裏面に高濃度のn^(++)型SiC層41aをエピタキシャル成長させているので,その裏面(裏面オーミック電極34及び裏面オーミック電極44)に低抵抗なオーミック接触を得ることができる。さらに,SiCショットキーダイオード30,40によれば,裏面オーミック電極34及び裏面オーミック電極44に,Ni/Ti/Ni積層構造を焼鈍したものを適用しているので,裏面オーミック電極34(又は裏面オーミック電極44)とn^(+)型SiC層31(41)とがさらに確実にかつ良好にオーミック接触する構造とすることができる。そこで,SiCショットキーダイオード30,40は,「反り」の発生を回避しながら,オン抵抗を低減でき,高速動作についての特性を改善することもできる。」(【0047】-【0052】)

(1e)「なお,本発明の技術範囲は上記実施形態に限定されるものではなく,本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり,実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず,適宜変更が可能である。
例えば,上記実施形態では,n^(+)型SiC基板11の裏面は鏡面加工されているものとしたが,本発明はこれに限定されるものではなく,n^(+)型SiC基板11の裏面は鏡面加工されていなくともよい。
また,本発明に係るSiC半導体装置及びその製造方法は,SiCショットキーダイオードのみならず,MOSFET,バイポーラトランジスタ,SIT,サイリスタ,IGBTなどの各種半導体装置のオーミック電極に適用することができる。」(【0053】-【0055】)

イ 引用発明
引用例1の上記摘記(1a)-(1e)を総合勘案すれば,引用例1には,引用例1の特許請求の範囲に記載された発明の実施形態であるSiCショットキーダイオードに係る以下の発明(以下「引用発明1」という。)が記載されていると認められる。

「第1の主面と該第1の主面に背向する第2の主面とを有するn型SiC基板と,
前記第2の主面上に形成されたエピタキシャル層と,
前記エピタキシャル層上に形成されると共に,該エピタキシャル層とオーミック接触した電極と,
前記電極の裏面全体に,その電極側からみてTi膜,Ni膜,Ag膜の順に3層膜を積層して形成した半田接合用金属と,
を有するSiCショットキーダイオードであって,
前記電極は,先ず,前記エピタキシャル層の裏面に,Ni膜を蒸着することで,第1の貴金属膜を形成し,次いで,前記第1の貴金属膜上に,Tiを蒸着することで,耐熱金属膜を形成し,次いで,前記耐熱金属膜上に,Ni膜を蒸着することで,第2の貴金属膜を形成し,次いで,この状態において,真空中において1000℃で2分間の加熱処理を行うことによって形成されるものであり,
前記加熱処理において,エピタキシャル層と第1の貴金属膜(Ni)とが,｛SiC+Ni → Ni-Si化合物+C(炭素)｝というように化学反応して,炭素が発生しても,その炭素と耐熱金属膜(Ti)とが結合して導電性炭化物となるので,製造工程において黒鉛を生じさせず,クリーンルームの汚染を回避でき,且つn^(+)型SiC基板11に対して,より良好なオーミック接触を得ることができるものである,
SiCショットキーダイオード。」

ウ 引用例2:特開2000-208438号公報
(2a)「【請求項1】SiCを用いた半導体テバイスにおいて,オーミック電極の材質を,炭化物を形成し易い金属とニッケルとの合金としたことを特徴とするSiC半導体デバイス。」(【特許請求の範囲】)

(2b)【発明が解決しようとする課題】一般に電子デバイスには,オーミック電極が必要であり,さらにこれをベース金属にはんだづけする場合が多い。SiCデバイスにおいては,電導型がn型の場合にはニッケル(以下Niと記す)薄膜を形成し,これを熱処理してオーミック電極とすることができる。しかしその熱処理の際にNiは,SiC中のシリコン原子と結合してシリサイドを形成する。SiC中の余った炭素原子は,シリサイドの表面付近に堆積して,炭素層を形成し,はんだ付けの阻害要因となる。オージェ電子分析法によれば,炭素層の厚さは約50nmにもなることがわかった。
はんだ付け以外の半導体デバイスでも,シリサイド形成時に余った炭素原子は,半導体基板とオーミック電極との間に析出し,あるいは半導体基板とオーミック電極との間にボイドを生じて,信頼性上あるいは接触抵抗の点から問題になっている。本発明の目的は,密着性の高いオーミック電極をもつSiC半導体デバイスを提供することにある。
【課題を解決するための手段】上記の課題解決のため本発明は,SiCを用いた半導体テバイスにおいて,オーミック電極の材質を,IVa,Va,VIa族の金属のような炭化物を形成し易い金属とニッケルとの合金とする。
オーミック電極として,炭化物を形成し易い金属とNiとの合金を用いる。さらには,合金層を熱処理した後,その上にNi層を積層してもよい。そのようにすれば,オーミック電極を形成した際にシリサイドが形成されて余った炭素原子が消費されるので,従来のように表面に炭素層が形成されて,例えばはんだ付けの阻害要因となる等の悪影響を免れることができる。」(【0003】-【0006】)

(2c)「【発明の実施の形態】以下図面を参照しながら本発明の実施の形態を説明する。図1(a),(b)は,本発明のオーミック電極を形成したSiC半導体デバイス試料A,試料Bの断面図である。試料AはSiC基板1上のオーミック電極をNiを母材とするNi合金層2としたもの,試料Bは,Ni合金層2の上にNi層3を積層したものである。炭化物を形成し易い金属としては,チタン(以下Tiと記す)を選んだ。
以下に,試料の作製方法と,評価方法およびその結果について述べる。基板には,鏡面研磨した4H型SiC単結晶を用いた。その厚さは,300μm,不純物濃度は,2×10^(18)cm^(-3)である。基板は,ダイサーにより5mm角のチップに切りわけた。本実施例では,(000,-1)C面から＜11,-2,0＞方向に約8度傾けて研磨した面を使用した。基板の前処理として,有機溶剤と酸による有機物除去,および熱酸化とふっ酸浸漬による表面の不完全層除去をおこなった。
以上の方法で処理した基板に,NiとTiの薄膜を同時にスパッタし,約800nmの厚さのNi合金層2を形成し,真空中(1×10^(-3)Pa)において,1000℃,2分間の加熱をおこなって試料Aとした。この試料AのNi合金層2上に更にNi層3を1μm形成したものを試料Bとした。
比較例として,上の方法で処理したSiC基板に,Ni層のみを500nm形成し,真空中(1×10^(-3)Pa)において,1000℃,2分間の加熱をおこなったものを試料Cとした。作製した試料のはんだづけ,およびその密着性評価は,次の方法でおこなった。
Niメッキを施した銅(以下Cｕと記す)板をホットプレートで約200℃に加熱し,その上ではんだ(Pb-60%Sn合金)とフラックスを溶かし,上記の各試料を押しつけて冷却し,接合した。銅板の大きさは20mm角,厚さ0.5mmである。
このCｕ板を折り曲げて,試料の剥がれ方を観察した。図2は,密着性評価試験の結果を示す比較図である。すなわち,はんだづけしたCｕ板を折り曲げ,SiC基板がCｕ板に沿って割れたとき,その破片が剥がれなかったものの割合を示している。横軸は,試料の種類で,実施例の内容に対応している。
この図から,Tiを加えたNi合金を用いた試料Aおよび試料Bで,密着性が格段に向上していることがわかる。この結果は,Tiが炭化物を形成し易い金属であるため,炭化物を形成することで,Niシリサイド生成時に余った炭素が消費され,炭素層の形成を抑制できたことによると考えられる。試料Aと試料Bとの間にも差があり,試料Bの方が密着性が更に向上しているが,いまのところこの理由は不明である。」(【0007】-【0013】)

(2d)「図3は接触抵抗の比較図である。横軸は,試料の種類で,実施例の内容に対応している。図からTiを添加したNi合金でも接触抵抗は増大せず,むしろ僅かに減少していることがわかる。炭素層の存在が,密着性だけでなく,接触抵抗にも悪影響を与えていたと思われる。」(【0015】)

(2e)「また,Ni合金の形成方法としては,上記の同時スパッタの他に,それぞれの金属を例えば400nmずつ連続的に蒸着して積層しても,その後の熱処理で十分合金化し,良い結果が得られることが確かめられた。」(【0018】)

(2f)「【発明の効果】以上説明したように本発明により,SiC半導体テバイスにおいて,オーミック電極の材質を,炭化物を形成し易い金属とニッケルとの合金とすることによって,炭素層の介在を免れ,電極の密着性および接触抵抗を大幅に改善することができた。特に,はんだ付けを要するSiC半導体デバイスにおいて,信頼性の向上に大きな貢献をなすものである。」(【0020】)

(3)本願補正発明1と引用発明1との対比
ア 引用発明1の「SiCショットキーダイオード」は,炭化ケイ素半導体装置の一種であるから,引用発明1と本願補正発明1は,「炭化ケイ素半導体装置」である点で共通する。

イ 引用発明1の「第1の主面と該第1の主面に背向する第2の主面とを有するn型SiC基板と,前記第2の主面上に形成されたエピタキシャル層」からなる構造体は,本願補正発明1の「炭化ケイ素」に相当する。したがって,引用発明1の「エピタキシャル層の裏面」は,本願補正発明1の「炭化ケイ素の下面」に相当する。

ウ 引用発明1において,「該エピタキシャル層とオーミック接触した電極」は,「先ず,前記エピタキシャル層の裏面に,Ni膜を蒸着することで,第1の貴金属膜を形成し,次いで,前記第1の貴金属膜上に,Tiを蒸着することで,耐熱金属膜を形成し,次いで,前記耐熱金属膜上に,Ni膜を蒸着することで,第2の貴金属膜を形成し,次いで,この状態において,真空中において1000℃で2分間の加熱処理を行うことによって形成されるもの」である。
ここで,引用発明1の「該エピタキシャル層とオーミック接触した電極」は,本願補正発明1の「オーミック電極」に相当し,また,引用発明1の「真空中において1000℃で加熱処理」は,本願補正発明1の「熱処理」に相当するから,本願補正発明1と,引用発明1は,「オーミック電極を熱処理により形成した」点で一致する。

してみれば,本願補正発明1と引用発明1との一致点と相違点は,次のとおりといえる。

＜一致点＞
「炭化ケイ素の下面に,オーミック電極を熱処理により形成したことを特徴とする炭化ケイ素半導体装置。」

＜相違点＞
・相違点1:本願補正発明1が,「炭化ケイ素の上面に少なくともウェット熱酸化により形成された絶縁膜」を有するのに対して,引用発明1では,そのような特定がされていない点。

・相違点2:本願補正発明1が,「炭化ケイ素の下面にニッケル膜とチタン膜を積層」して熱処理したものであるのに対して,引用発明1が,「先ず,前記エピタキシャル層の裏面に,Ni膜を蒸着することで,第1の貴金属膜を形成し,次いで,前記第1の貴金属膜上に,Tiを蒸着することで,耐熱金属膜を形成し,次いで,前記耐熱金属膜上に,Ni膜を蒸着することで,第2の貴金属膜を形成」して加熱処理したものである点。
すなわち,本願補正発明1が,NiとTiの2層構造を加熱処理したものであるのに対して,引用発明1が,NiとTiとNiの3層構造を加熱処理したものである点。

・相違点3:本願補正発明1では,「ニッケルの膜厚が60nm」であり,「前記ニッケルに対する前記チタンの比率が17%よりも大きい」のに対して,引用発明1では,Ni膜の膜厚,及び,ニッケルに対するチタンの比率が特定されていない点。

・相違点4:本願補正発明1が,「少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるオーミック電極を熱処理により形成した」ものであるのに対して,引用発明1では,オーミック電極が,合金またはシリサイドからなるとは明記されていない点。

(4)相違点についての判断
・相違点1について
引用例1の上記摘記(1b)には,「炭化珪素(以下「SiC」と称する)は広いバンドギャップ及び高い最大電界強度を持つため,シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため,大電力,高耐圧の電力用デバイスへの応用が展開されている。特に,ショットキーダイオード(SBD),縦型MOSFE素子が期待されている。」と,また,上記摘記(1e)には,「本発明に係るSiC半導体装置及びその製造方法は,SiCショットキーダイオードのみならず,MOSFET,バイポーラトランジスタ,SIT,サイリスタ,IGBTなどの各種半導体装置のオーミック電極に適用することができる。」と,記載されている。
ここで,上記摘記(1b)の「縦型MOSFE素子」が,「縦型MOSFET素子」の誤記であることは,当業者であれば直ちに理解するから,引用例1には,引用発明1に係る「SiCショットキーダイオード」の電極構造を,MOSFET,縦型MOSFET素子などのSiC半導体装置のオーミック電極に適用することが明示的に示唆されているといえる。

一方,MOSFET,縦型MOSFET素子などのSiC半導体装置において,ゲート酸化膜を,炭化ケイ素の上面を少なくともウェット熱酸化して形成した絶縁膜で構成することは,下記の周知例1-3の記載からも周知といえる。

そうすると,引用例1の上記摘記(1b),(1e)の明示の示唆に基づいて,引用発明1を,MOSFET,縦型MOSFET素子などのSiC半導体装置に適用するにあたり,炭化ケイ素の上面に少なくともウェット熱酸化して形成した絶縁膜をゲート酸化膜として設けること,すなわち,上記相違点1について,本願補正発明1の構成を採用することは,当業者にとって容易である。また,このような構成を採用したことによる効果は,当業者が予測する範囲内のものである。

・周知文献1:特開2000-82812号公報
(周1a)「次に,図12に示すMOSFETの製造工程を,図13?図15に基づいて説明する。
〔図13(a)に示す工程〕まず,n型4Hまたは6Hまたは3C-SiC基板,すなわちn^(+ )型半導体基板1を用意する。ここで,n^(+) 型半導体基板1はその厚さが400μmであり,主表面1aが(0001)Si面,又は,(112-0)a面である。この基板1の主表面1aに厚さ5μmのn^(-) 型エピ層2をエピタキシャル成長する。本例では,n^(-) 型エピ層2は下地の基板1と同様の結晶が得られ,n型4Hまたは6Hまたは3C-SiC層となる。
〔図13(b)に示す工程〕n- 型エピ層2の上の所定領域にLTO膜120を配置し,これをマスクとしてB^(+) (若しくはアルミニウム)をイオン注入して,ｐ^(-) 型ベース領域3を形成する。このときのイオン注入条件は,温度が700℃で,ドーズ量が1×10^(16)cm^(-2)としている。
〔図13(c)に示す工程〕LTO膜120を除去した後,ｐ^(-) 型ベース領域3を含むn^(-) 型エピ層2上に表面チャネル層5を化学気相成長法(Chemical Vaｐｏｒ Deｐｏｓiｔiｏn:CVD法)によりエピタキシャル成長させる。
〔図14(a)に示す工程〕表面チャネル層5の上の所定領域にLTO膜121を配置し,これをマスクとしてN(窒素)等のn型不純物をイオン注入し,n^(+) 型ソース領域4を形成する。このときのイオン注入条件は,700℃,ドーズ量は1×10^(15)cm^(-2)としている。
〔図14(b)に示す工程〕そして,LTO膜121を除去した後,フォトレジスト法を用いて表面チャネル層5の上の所定領域にLTO膜122を配置し,これをマスクとしてRIEによりｐ^(- )型ベース領域3上の表面チャネル層5を部分的にエッチング除去する。
〔図15(a)に示す工程〕LTO膜122を除去した後,基板の上にウェット酸化(H_(2) +O_(2 )によるパイロジェニック法を含む)によりゲート酸化膜7を形成する。このとき,雰囲気温度は1080℃とする。
その後,ゲート絶縁膜7の上にポリシリコンからなるゲート電極8をLPCVDにより堆積する。このときの成膜温度は600℃とする。
〔図15(b)に示す工程〕引き続き,ゲート絶縁膜7の不要部分を除去した後,LTOよりなる絶縁膜9を形成しゲート絶縁膜7を覆う。より詳しくは,成膜温度は425℃であり,成膜後に1000℃のアニールを行う。
〔図15(c)に示す工程〕そして,室温での金属スパッタリングによりソース電極10及びドレイン電極11を配置する。また,成膜後に1000℃のアニールを行う。
このようにして,図12に示す縦型パワーMOSFETが完成する。」(【0010】-【0020】)

・周知文献2:特開2003-309262号公報
(周2a)「次に,パワープレーナ型MOSFETの製造工程を,図5,6を用いて説明する。まず,図5(a)に示すように,n型4Hまたは6Hまたは3C-SiC基板,即ち,n^(+)型炭化珪素基板1を用意する。ここで,n^(+)型炭化珪素基板1はその厚さが400μmであり,主表面1aが(0001)Si面,または,(1120)a面である。この基板1の上(主表面1a)に厚さ5μmのn^(-)型ドリフト層2をエピタキシャル成長する。本例では,n^(-)型ドリフト層2は下地の基板(1)と同様の結晶が得られ,n型4Hまたは6Hまたは3C-SiC層となる。
そして,図5(b)に示すように,n^(-)型ドリフト層2の上の所定領域にLTO膜20を配置し,これをマスクとしてAl(アルミニウム)をイオン注入して,ドリフト層2の表層部にｐ型ベース領域3a,3bを形成する。このときのイオン注入条件は,温度が700℃で,ドーズ量が1×10^(16)cm^(-2)である。
さらに,LTO膜20を除去した後,図5(c)に示すように,n^(-)型ドリフト層2およびベース領域3a,3bの上にn型のチャネル層5をエピタキシャル成長する。このときの成長条件は,ソースガスとしてSiH_(4),C_(3)H_(8),H_(2)を用い,成長温度を1600℃とする。
引き続き,図5(d)に示すように,チャネル層5の上の所定領域にLTO膜21を配置し,これをマスクとしてN_(2)をイオン注入して,ベース領域3a,3bの表層部にn^(+)型ソース領域4a,4bを形成する。このときのイオン注入条件は,700℃,ドーズ量は1×10^(16)cm^(-2)である。
そして,LTO膜21を除去した後,図6(a)に示すように,フォトレジスト法を用いてチャネル層5の上の所定領域にLTO膜22を配置し,これをマスクとしてRIEによりn^(+)型ソース領域4a,4bの一部およびｐ型ベース領域3a,3bをエッチングして凹部6a,6bを形成する。このとき,RIEガスとしてCF_(4)+O_(2)を用いる。
さらに,LTO膜22を除去した後,図6(b)に示すように,基板の上にウェット酸化によりゲート絶縁膜(ゲート酸化膜)7を形成する。このとき,雰囲気温度は1080℃とする。
その後,図6(c)に示すように,ゲート絶縁膜7の上にポリシリコンゲート電極8をLPCVDにより堆積する。このときの成膜温度は600℃とする。引き続き,図6(d)に示すように,ゲート絶縁膜7の不要部分を除去した後,LTOよりなる絶縁膜9を形成しゲート電極8を覆う。より詳しくは,成膜温度は425℃であり,成膜後に1000℃のアニールを行う。
そして,図3に示すように,室温での金属スパッタリングによりソース電極10及びドレイン電極11を配置する。また,成膜後に1000℃のアニールを行う。」(【0025】-【0032】)

・周知文献3:特開2000-312003号公報
(周3a)「【実施例】(実施例1)以下,図1(a)?図1(e)と同様にして,絶縁ゲート型半導体素子を作製した。まず,3×10^(18)cm^(-3)の濃度で窒素をドープしたn型の6H-SiCにおける(0001)Si面([11-20]方向4度オフカット)の炭化珪素基板を用意した。表面洗浄後,この基板表面に,5×10^(15)cm^(-3)で窒素をドープしたn型エピタキシャル成長層を6μmの厚みとなるように形成し,さらにこの層の上に,2×10^(17)cm^(-3)でAlをドープしたｐ型エピタキシャル成長層を2μmの厚みとなるように形成した。次いで,このｐ型エピタキシャル成長層の表面から,200keVのエネルギーで窒素のイオン打ち込みを局所的に行い,熱処理して表面にn^(+)層を形成した。なお,窒素のドーズ量は5×10^(15)cm^(-2)とした。
この6H-SiC(0001)Si面を用いた積層基板を,CF_(4)とO_(2)の混合気体を用いたRIEでエッチングし,深さ3μmの略U字型の凹部を形成した。こうして形成したトレンチ構造の壁面と基板表面とのなす角度(図1(b)におけるθ)は,ほぼ90度であった(誤差5度以内)。
さらに,積層基板の表面の上方から酸素イオンを打ち込んだ。酸素イオンは,150keVのイオンと30keVのイオンとをそれぞれ1×10^(15)cm^(-2)のドーズ量で多重に打ち込んだ。このとき,基板は水冷により100℃以下に保持した。こうして,低温に保たれた基板表面に照射損傷による非晶質化した損傷層を形成した。この損傷層は,実質的には,トレンチ構造近傍の基板表面領域とトレンチ構造底面とに選択的に形成されている。
こうして損傷を導入した基板を酸化処理炉に導入し,1100℃,3時間の条件でウェット酸化した。この酸化により,照射層を含む基板表面およびトレンチ構造底面では280nmの酸化膜が形成された。一方,トレンチ構造壁面における酸化膜の厚さは100nmであった。
引き続き,図1(e)と同様の構造となるように,ソース電極,ドレイン電極,ゲート電極などを形成した。ゲート電極はポリシリコン膜として形成し,さらにソース電極およびドレイン電極は,Niのオーミック電極を堆積させ,熱処理して形成した。また,ゲート電極とソース電極とを絶縁する絶縁膜は,CVD法により形成した。こうして絶縁ゲート型半導体素子を完成した。」(【0046】-【0050】)

・相違点2について
引用例1の上記摘記(1a)の「【請求項1】第1の主面と該第1の主面に背向する第2の主面とを有するn型SiC基板と,前記第2の主面上に形成されたエピタキシャル層と,前記エピタキシャル層上に形成されると共に,該エピタキシャル層とオーミック接触した電極とを有することを特徴とするSiC半導体装置。」との記載に照らして,引用例1に記載された発明は,n型SiC基板の第2の主面上に形成されたエピタキシャル層にオーミック接触した電極を特徴とする発明であると理解することができる。
そうすると,引用発明1において,電極自体の構造は,引用発明1の課題解決手段との関係において密接不可分なものとはいえないから,引用発明1において,NiとTiとNiの3層構造を加熱処理した電極を用いることに替えて,当該電極とは異なる構造を有する電極を用いることは当業者が適宜なし得たことと認められる。

一方,引用例2の上記摘記(2a)の「【請求項1】SiCを用いた半導体テバイスにおいて,オーミック電極の材質を,炭化物を形成し易い金属とニッケルとの合金としたことを特徴とするSiC半導体デバイス。」との記載,上記摘記(2c)の「NiとTiの薄膜を同時にスパッタし,約800nmの厚さのNi合金層2を形成し,真空中(1×10^(-3)Pa)において,1000℃,2分間の加熱をおこなって試料Aとした。」との記載,上記摘記(2d)の「図からTiを添加したNi合金でも接触抵抗は増大せず,むしろ僅かに減少していることがわかる。炭素層の存在が,密着性だけでなく,接触抵抗にも悪影響を与えていたと思われる。」との記載,上記摘記(2e)の「Ni合金の形成方法としては,上記の同時スパッタの他に,それぞれの金属を例えば400nmずつ連続的に蒸着して積層しても,その後の熱処理で十分合金化し,良い結果が得られることが確かめられた。」との記載及び上記摘記(2f)の「SiC半導体テバイスにおいて,オーミック電極の材質を,炭化物を形成し易い金属とニッケルとの合金とすることによって,炭素層の介在を免れ,電極の密着性および接触抵抗を大幅に改善することができた。特に,はんだ付けを要するSiC半導体デバイスにおいて,信頼性の向上に大きな貢献をなすものである。」との記載から,当業者であれば,NiとTiの薄膜を連続的に蒸着した後に熱処理を行って形成したSiC半導体テバイスのオーミック電極は,炭素層の介在を免れ,電極の密着性および接触抵抗を大幅に改善することができ,特に,はんだ付けを要するSiC半導体デバイスにおいて,信頼性の向上に大きな貢献をなすという利点を備えたものであると理解するといえる。

そうすると,引用発明1と引用例2に接した当業者であれば,引用発明1のNiとTiとNiの3層構造を加熱処理した電極に替えて,引用例2に記載された,NiとTiの薄膜を連続的に蒸着した後に熱処理を行って形成したオーミック電極を用いることは適宜なし得たことといえる。

なお,引用例1の上記摘記(1c)には,「さらに,本実施形態によれば,第2の貴金属膜14cを電極14の最表面層としているので,電極14に酸が侵入することを第2の貴金属膜14cにより大幅に低減でき,電極14が腐食することを回避できる。」と記載されている。
しかしながら,引用発明1において,前記「第2の貴金属膜」である「Ni膜」の表面には,その電極側からみてTi膜,Ni膜,Ag膜の順に3層膜を積層して形成した半田接合用金属が形成されているから,前記「第2の貴金属膜」である「Ni膜」は,「電極14の最表面層」であるとはいえない。
すなわち,引用発明1において,前記「第2の貴金属膜」である「Ni膜」は,前記「電極14に酸が侵入することを第2の貴金属膜14cにより大幅に低減でき,電極14が腐食することを回避できる。」とする機能を備えた部材であるということはできない。
してみれば,引用発明1に引用例2に記載された発明を適用して,引用発明1の,NiとTiとNiの3層構造を,引用例2に記載された,NiとTiの2層構造とすることで,引用発明1の「第2の貴金属膜」である「Ni膜」を除くことになったとしても,前記「Ni膜」を除くことによる格別の不都合は認められないから,引用発明1に引用例2に記載された発明を適用することを妨げる阻害要因は認められない。

すなわち,上記相違点2について,本願補正発明1の構成を採用することは,当業者にとって容易である。また,このような構成を採用したことによる効果は,当業者が予測する範囲内のものである。

・相違点3について
ア 本願明細書の【0013】には,「図3はドレインオーミック電極12中のニッケルに対するチタンの比率を変えた場合の,ドレインオーミック電極12とドレイン金属14の密着性試験の結果を示す図である。
同図に示すように,ニッケルに対するチタンの比率が0?12%では全ての試料で金属層が剥がれてしまったが,チタンの比率が増すと剥がれない割合が上昇し,17%より厚くなると,即ち,上記実施例において,ニッケル9の厚さ60nmに対してチタンの厚さ10nm以上では,全ての試料で剥がれないという結果が得られた。」と記載されている。
そして,前記記載によれば「ニッケル9の厚さ60nmに対してチタンの厚さ10nm」の場合が,ニッケルに対するチタンの比率は「17%」であるとして扱われているのであるから,本願補正発明1における,「ニッケルに対するチタンの比率」は,「ニッケルの膜厚」に対する「チタンの膜厚」の比率であると解することが自然といえる。
したがって,上記相違点3の「前記ニッケルに対する前記チタンの比率が17%よりも大きい」における「比率」を,「ニッケルの膜厚」に対する「チタンの膜厚」の比率であるとして以下に検討する。

イ 一般に,文献に記載されている発明を実施するにあたり,当該文献中に寸法が明示されていない場合には,当該部材の寸法を,当該部材において通常用いられている程度の寸法の範囲内において,当該部材に求められている機能等を考慮して適宜定めることは,当業者に通常期待される程度の創作能力の発揮であって,この点に進歩性を認めることはできない。
そして,下記の周知例4からも明らかなように,n型SiC領域に,Ni膜を50nm,100nm及び200nm程度の厚さに成膜をして,その後熱処理をすることで,低いコンタクト抵抗を有するオーミック電極を得ることは周知といえる。
してみれば,引用発明1に引用例2に記載された発明を適用して,ニッケル膜とチタン膜を積層した後に加熱処理をしてオーミック電極を形成するにあたり,前記ニッケル膜の膜厚として,前記通常用いられている程度の寸法の範囲内に含まれる「60nm」という寸法を用いることは,当業者が適宜なし得たことといえる。

ウ 一方,引用例2の上記摘記(2e)には,「また,Ni合金の形成方法としては,上記の同時スパッタの他に,それぞれの金属を例えば400nmずつ連続的に蒸着して積層しても,その後の熱処理で十分合金化し,良い結果が得られることが確かめられた。」と記載されており,引用例2の上記摘記(2c)の記載を参酌すれば,摘記(2e)の上記記載は,Niをスパッタして400nmの厚さの薄膜を蒸着し,次いで連続して,Tiをスパッタして400nmの厚さの薄膜を蒸着して積層したことを示しているものと理解できる。
そして,前記400nmの厚さのTiは,前記400nmの厚さのNiに対して,厚さにおいて,100%の比率を有するといえるから,NiとTiを連続的に蒸着して積層して,その後の熱処理で十分合金化することでオーミック電極を形成するにあたり,前記ニッケルの膜厚に対する前記チタンの膜厚の比率を100%とすることは,引用例2から容易に想到し得たことと認められる。

エ すなわち,引用発明1に引用例2に記載された発明を適用して,引用発明1の,NiとTiとNiの3層構造を,引用例2に記載された,NiとTiの2層構造とするにあたり,上記イ及びウにおいて検討したように,ニッケルの膜厚を60nmとなすとともに,ニッケルに対するチタンの比率を100%となすことは,当業者が容易になし得たことと認められる。
そして,前記「100%」が,「17%よりも大きい」という数値範囲に含まれていることは明らかである。
してみれば,上記相違点3について,本願補正発明1の構成を採用することは,当業者にとって容易である。また,このような構成を採用したことによる効果は,当業者が予測する範囲内のものである。

オ なお,上記「ニッケルに対するチタンの比率」が,互いの膜厚の比率ではなく,互いの原子数の比率,あるいは,互いの重量の比率であったとしても,ニッケルに対するチタンの膜厚の比率が100%の場合には,前記原子数の比率,あるいは,重量の比率においても,「17%よりも大きい」ことは明らかであるから,仮に本願補正発明1を,このように解したとしても,上記相違点3について,本願補正発明1の構成を採用することは,当業者にとって容易である。また,このような構成を採用したことによる効果は,当業者が予測する範囲内のものである。

・周知例4:特開2002-93742号公報
(周4a)「このような構成で作製したn型SiC領域2に対するオーミック電極構造体が実用的コンタクト抵抗を示すか確かめるために,第1の実施の形態と同様な,コンタクト間隔が,L=6,10,15,20,25,30μmのリニアTLMコンタクト群を作製した。オーミック・コンタクトの電極をなす長方形の長辺(コンタクト幅)及び短辺の長さは,第1の実施の形態と同様にそれぞれ200μm,100μmである。
評価した試料の主な構成は次の通りである。リニアTLMコンタクト群は,高抵抗のｐ型4H-SiC基板の上に,エピタキシャル成長させた厚み800nm,電子密度1.5×10^(19)/cm^(2)のn型SiC領域に形成した。第1の導体膜は50nm厚のNi膜,フィールド絶縁膜5の熱酸化膜3は1100℃ドライ酸化膜(10nm厚),上部絶縁膜4は常圧CVDで成膜したSiO_(2)膜(400nm厚)である。加熱反応層8の熱処理温度及び熱処理時間,熱処理雰囲気はそれぞれ1000℃,2分,高純度Aｒ雰囲気である。第2の導体膜からなる配線導体素片9は厚さ1μmのAl膜である。
第1の実施形態と同様にTLM法で評価したところ,コンタクト抵抗ρc=3.3×10^(-6)Ωcm^(2)が得られた。高不純物密度エピタキシャル膜でn型SiC層を形成する替わりに,第1の実施形態と同じ^(31)P^(+)イオン注入と活性化熱処理(条件同一)でn型SiC層を形成した場合には,他の条件が同じなら,第1の実施形態のNiを用いたオーミック電極構造体と誤差の範囲で等しいコンタクト抵抗7.4×10^(-7)Ωcm^(2)が得られる。
図10は,第1の導体膜17としてのNi膜の厚さを変えた場合の,Ni膜の厚さ(膜厚)と表面モホロジーとの関係を示す図である。図10に示した観察においては,加熱反応層8の熱処理条件は,熱処理温度は1000℃で,熱処理時間は2分である。熱処理雰囲気は高純度Aｒ雰囲気である。図10(a)は,Ni膜の膜厚が200nmで熱処理前の試料の表面モホロジーをスケッチした図である。図10(b)は,このNi膜の膜厚が200nmの試料の熱処理後の表面モホロジーをスケッチした図であるが,Ni膜の膜厚が200nmでは,表面モホロジーの低下が認められる。図10(c)は,Ni膜の膜厚が100nmの試料に対して,熱処理した場合の表面モホロジーで,膜厚200nmに比すれば良好であるが,未だ若干の表面モホロジーの低下が認められる。図10(d)及び図10(e)は,それぞれ,Ni膜の膜厚が50nm及び20nmの場合の試料の熱処理後の表面モホロジーで,膜厚50nm以下にすれば,フォトリソグラフィ工程等の製造プロセスに対応可能な良好な表面モホロジーが得られることが分かる。
図11は,第1の導体膜17としてのNi膜の厚さを変えた場合の,Ni膜の厚さとオーミック電極構造体のコンタクト抵抗との関係を示す図である。Ni膜の膜厚が200nm及び100nmではほぼ同程度のコンタクト抵抗である。Ni膜の膜厚50nmの場合は,膜厚が200nm及び100nmの場合より低いコンタクト抵抗が得られることが分かる。Ni膜の膜厚50nmの試料の熱処理後の表面モホロジーが良好なことを反映していると考えられる。但し,Ni膜の膜厚20nmの場合の試料では,コンタクト抵抗の増大が認められる。加熱反応層8の厚さが不十分と思われる。従って,膜厚50nmの場合が,最もコンタクト抵抗が低いことになる。」(【0129】-【0133】)

(周4b)図11は,周知例4に記載された第2の実施形態に係るオーミック電極構造体の電極の厚さとコンタクト抵抗との関係を示す図であって,上記(周4a)の記載を参酌すれば,同図から,Ni膜の膜厚が20nmの場合に,コンタクト抵抗が高く,膜厚が増大するとともにコンタクト抵抗が減少し,膜厚50nmで最もコンタクト抵抗が低くなり,膜厚100nm以上においても,コンタクト抵抗は低い値を維持していることを読み取ることができる。

・相違点4について
引用例2の上記摘記(2a)の「【請求項1】SiCを用いた半導体テバイスにおいて,オーミック電極の材質を,炭化物を形成し易い金属とニッケルとの合金としたことを特徴とするSiC半導体デバイス。」との記載,及び,上記摘記(2e)の「Ni合金の形成方法としては,上記の同時スパッタの他に,それぞれの金属を例えば400nmずつ連続的に蒸着して積層しても,その後の熱処理で十分合金化し,良い結果が得られることが確かめられた。」との記載から,当業者であれば,引用例2に記載された発明において,オーミック電極は,「合金」であることが必須であること,及び,前記「合金」が,それぞれの金属を連続的に蒸着して積層して形成したものを熱処理したものである場合には,良い結果を得るためには,熱処理によって「十分合金化」することが必要であることを直ちに理解できるといえる。

してみれば,上記「相違点2について」で検討したように,引用発明1に引用例2に記載された発明を適用して,引用発明1の,NiとTiとNiの3層構造を加熱処理した電極に替えて,引用例2に記載された,NiとTiの薄膜を連続的に蒸着した後に熱処理を行って形成したオーミック電極を用いることが適宜なし得たことといえる場合において,NiとTiの薄膜を連続的に蒸着した後の前記熱処理を,「良い結果が得られる」ような「十分合金化」するものとなすことは,当業者が容易に想到し得たことである。
してみれば,引用発明1において,少なくともニッケルとチタンとの合金からなるオーミック電極を熱処理により形成すること,すなわち,上記相違点4について,本願補正発明1の構成を採用することは,当業者にとって容易である。また,このような構成を採用したことによる効果は,当業者が予測する範囲内のものである。

(5)むすび
以上のとおり,本願補正発明1は,引用例1に記載された発明と引用例2に記載された発明及び周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により独立して特許を受けることができないものである。

第3 本願発明について
1 本願発明
平成25年4月11日に提出された手続補正書により補正された同年3月29日に提出された手続補正書による補正は上記のとおり却下されたので,本願の請求項1-5に係る発明は,平成24年7月2日に提出された手続補正書により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲の請求項1-5に記載されている事項により特定されるとおりのものであるところ,その内,請求項1に係る発明(以下「本願発明1」という。)は,次のとおりである。

「炭化ケイ素の上面に少なくともウェット熱酸化により形成された絶縁膜,および該炭化ケイ素の下面に少なくともニッケルとチタンとの合金またはニッケルとチタンのシリサイドからなるオーミック電極を形成したことを特徴とする炭化ケイ素半導体装置であって,前記ニッケルに対する前記チタンの比率が17%よりも大きいことを特徴とする炭化ケイ素半導体装置。」

2 進歩性について
(1)引用例,その記載事項,及び,引用発明1
原査定の拒絶の理由に引用した本願の優先権主張の日前に頒布された刊行物である引用例1-2に記載されている事項,及び,引用発明1は,上記「第2〔予備的判断〕 5 独立特許要件違反についての検討 (2)引用例及びその記載事項,及び,引用発明」の項で指摘したとおりである。

(2)当審の判断
本願発明1を特定するに必要な事項を全て含み,さらに具体的に限定したものに相当する本願補正発明1が,前記「第2〔予備的判断〕 5 独立特許要件違反についての検討 (4)相違点についての判断」で検討したとおり,引用例1に記載された発明と引用例2に記載された発明及び周知技術に基づいて,当業者が容易に発明をすることができたものであるから,本願発明1も同様に,引用例1に記載された発明と引用例2に記載された発明及び周知技術に基づいて,当業者が容易に発明をすることができたものである。

3 むすび
以上のとおり,本願の請求項1に係る発明は,引用例1に記載された発明と引用例2に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないものである。したがって,本願の他の請求項に係る発明については検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2013-10-18 
結審通知日 2013-10-22 
審決日 2013-11-06 
出願番号 特願2008-528791(P2008-528791)
審決分類 P 1 8・ 561- Z (H01L)
P 1 8・ 121- Z (H01L)
P 1 8・ 57- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 安田 雅彦  
特許庁審判長 池渕 立
特許庁審判官 恩田 春香
加藤 浩一
発明の名称 炭化ケイ素半導体装置およびその製造方法  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ