• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
管理番号 1295972
審判番号 不服2014-3808  
総通号数 182 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-02-27 
種別 拒絶査定不服の審決 
審判請求日 2014-02-28 
確定日 2015-01-08 
事件の表示 特願2010-251502「半導体装置」拒絶査定不服審判事件〔平成24年 5月31日出願公開、特開2012-104633〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯

本願は、平成22年11月10日の出願であって、平成25年9月3日付けで拒絶理由が通知され、同年10月23日付けで手続補正がなされ、平成26年1月29日付けで拒絶査定がなされ、これに対して、同年2月28日に拒絶査定不服審判の請求及び手続補正がなされた。


第2 補正却下の決定

[補正却下の決定の結論]
平成26年2月28日付けの手続補正を却下する。

[理由]

(1)補正後の本願発明

平成26年2月28日付けの手続補正(以下、「本件補正」という。)は、特許請求の範囲について、
本件補正前には、
「【請求項1】
トランスファーモールドパッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるICチップと、
前記リードフレーム上に配置され、前記ICチップと接続されたブートストラップコンデンサとを備え、
前記ブートストラップコンデンサは、前記パワーチップに隣接して配置される、
半導体装置。

【請求項2】
トランスファーモールドパッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるICチップと、
前記ICチップと接続されたブートストラップコンデンサとを備え、
前記ブートストラップコンデンサは、前記パワーチップ上にスタックされ、1本のみの接続配線を備える、
半導体装置。

【請求項3】
前記パワーチップは、ワイドバンドギャップ半導体からなるスイッチング素子を備える、
請求項1または2に記載の半導体装置。

【請求項4】
前記ブートストラップコンデンサは、セラミックコンデンサ、またはチップコンデンサである、
請求項1?3のいずれか1項に記載の半導体装置。」

とあったものを、

「【請求項1】
トランスファーモールドパッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるICチップと、
前記ICチップと接続されたブートストラップコンデンサとを備え、
前記ブートストラップコンデンサは、前記パワーチップ上にスタックされ、1本のみの接続配線を備え、 前記ブートストラップコンデンサの裏面電極と前記パワーチップの表面電極とが直接接続されている、半導体装置。

【請求項2】
前記パワーチップは、ワイドバンドギャップ半導体からなるスイッチング素子を備える、
請求項1に記載の半導体装置。

【請求項3】
前記ブートストラップコンデンサは、セラミックコンデンサ、またはチップコンデンサである、
請求項1または2に記載の半導体装置。」

と補正するものである。


(2)新規事項の追加について

本件補正は、補正前の請求項1を削除し、請求項2を新たな請求項1としたものにおいて、「前記ブートストラップコンデンサの裏面電極と前記パワーチップの表面電極とが直接接続されている」事項を追加したものである。以下、この追加された事項(以下、「補正事項」という。)について検討する。
審判請求人は、補正事項について、「当該補正は、本願当初明細書の[0034]の記載および図7に基づく補正であり、新規事項追加には該当致しません(特許法第17条の2第3項)。また、当該補正は、拒絶理由に示す事項に対して不明瞭な記載を釈明するものであります。よって、補正要件を満たします(特許法第17条の2第5項第4号)。」と主張しているが、本願明細書の段落【0034】には、「図7は、ブートストラップコンデンサ6をパワーチップ21上にスタックし、ブートストラップコンデンサ6の一方をワイヤ10を介して配線した半導体装置の構造を示す図である。」と記載されているだけであって、図7を合わせて参照してみても、ブートストラップコンデンサの「裏面電極」、パワーチップの「表面電極」に関しては、記載も示唆もない。
また、ブートストラップコンデンサがパワーチップにスタックしている場合、その接続がブートストラップコンデンサの裏面電極とパワーチップの表面電極との直接接続に限られるものではないことも明らかである。
したがって、補正事項は、明細書及び図面の全ての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものといえるから、明細書及び図面に記載された事項の範囲内においてなされたものではなく、特許法第17条の2第3項に規定に違反するものであるから、特許法第159条第1項の規定において読み替えて準用する特許法第53条第1項の規定により却下すべきものである。


第3 本願発明について

平成26年2月28日付けの手続補正は上記のとおり却下されたので、本願の請求項1に係る発明(以下、「本願発明」という。)は、平成25年10月23日付け手続補正書の特許請求の範囲の請求項1に記載された、次のとおりのものである。

「【請求項1】
トランスファーモールドパッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるICチップと、
前記リードフレーム上に配置され、前記ICチップと接続されたブートストラップコンデンサとを備え、
前記ブートストラップコンデンサは、前記パワーチップに隣接して配置される、
半導体装置。」

(1)引用発明

原査定の拒絶の理由に引用された特開2000-196009号公報(以下、「引用例」という。)には、「半導体パワーモジュール」について、図面とともに以下の事項が記載されている。

「【0002】
【従来の技術】電力制御用に供するスイッチング素子を備える主回路と前記スイッチング素子を駆動制御する制御素子を備える制御回路とをパッケージに収めた半導体パワーモジュールがモータ制御用インバータ等に多用されている。

【0003】図5は従来の半導体パワーモジュールに搭載された三相インバータの回路図、図6は図5に対応する半導体パワーモジュールの部品配置を示す平面図、図7は図6に示した半導体パワーモジュールのA-A断面を示す図、図8は図7に示した半導体パワーモジュールの制御基板への取付法の一例を示す断面図である。

【0004】図5、図6において、T1?T3は絶縁ゲート・バイポーラ・トランジスタ(IGBT)からなる第一スイッチング素子、T4?T6はスイッチング素子T1?T3とそれぞれ直列接続された絶縁ゲート・バイポーラ・トランジスタからなる第二スイッチング素子、D1?D6はスイッチング素子T1?T6のそれぞれに逆並列に接続されたフライホイルダイオード、IC1?IC3はそれぞれスイッチング素子T1?T3を駆動制御するハイサイドの制御ICからなる第一制御半導体素子、IC4はスイッチング素子T4?T6を駆動制御するローサイドの制御ICからなる第二制御半導体素子である。

【0005】図5に示した三相インバータの回路は第一制御半導体素子IC1?IC3に供給する絶縁電源として、所謂ブートストラップ方式を採用しており、この電源供給用コンデンサC1?C3が、第一制御半導体素子IC1?IC3の負側の電源電極端子V_(UFS)?V_(WFS)と正側の電源電極端子V_(UFB)?V_(WFB)における対を成す端子V_(UFS)とV_(UFB)、V_(VFS)とV_(VFB)、V_(WFS)とV_(WFB)の間に接続されている。

【0006】そして、第一制御半導体素子IC1?IC3、第二制御半導体素子IC4は外部のコントローラからそれぞれ制御信号を制御端子U_(P)、V_(P)、W_(P)、U_(N)、V_(N)、W_(N)を介して入力し、入力された制御信号により対応するスイッチング素子T1?T6へそれぞれ駆動制御信号を出力し、これらの駆動制御信号の入力によりスイッチング素子T1?T6がON/OFFすることにより、電力入力端子P、Nから入力された主電流がスイッチング素子T1とスイッチング素子T4、スイッチング素子T2とスイッチング素子T5、スイッチング素子T3とスイッチング素子T6の接続点に接続されている出力端子U、V、Wを介して制御対象の三相モータ(図示せず)に任意の周波数の交流出力を供給する。

【0007】例えば、スイッチング素子T1の動作は、まず、スイッチング素子T1と直列接続されたローサイドのスイッチング素子T4がON動作すると制御電源(図示せず)から供給される電流が正側の電源電極端子V_(UFB)、制限抵抗R1、ダイオードD1を介して、コンデンサC1に充電され、スイッチング素子T4がOFFした時、コンデンサC1に充電された電荷が、第一制御半導体素子IC1に電源電流として供給され、この状態で入力信号が端子U_(P)を介して入力されると第一制御半導体素子IC1からスイッチング素子T1をONする駆動制御信号が出力され、スイッチング素子T1がONする。他のスイッチング素子T2、T3も同様に動作する。

【0008】図6、図7において、10は絶縁金属基板であり、金属板11と、金属板11の一主面上に設けられた絶縁層12にて構成され、絶縁層12上には後述の導体領域を形成するリードフレーム13が固着されている。

【0009】このリードフレーム13は、スイッチング素子T1?T3およびフライホイルダイオードD1?D3が載置されて半田付けされた第一の導体領域13aと、スイッチング素子T4?T6とスイッチング素子T4?T6のそれぞれと対を成すフライホイルダイオードD4?D6とがそれぞれ載置されて半田付けされた第二の導体領域13bと、スイッチング素子T1?T6の第二の電源端子領域13cと、第一制御半導体素子IC1?IC3が載置されて半田付けされた第三の導体領域13dと、第二制御半導体素子IC4が載置されて半田付けされた第四の導体領域13eと、第一制御半導体素子IC1?IC3の第一の制御端子領域13fと、第一制御半導体素子IC1?IC3の正側の電源電極端子領域13gと、第一制御半導体素子IC1?IC3の負側の電源電極端子領域13hと、第二制御半導体素子IC4の第二の制御端子領域13iやその他の端子領域と、スイッチング素子T1?T6と第一制御半導体素子IC1?IC3や第二制御半導体素子IC4との中継導体領域13jとを有している。

【0010】なお、スイッチング素子T1?T6の第一の電源端子領域を第一の導体領域13aが兼ね、出力端子領域を第二の導体領域13bが兼ね、それぞれ一体に形成されている。そして、外部と接続を要する各端子領域は、その一端部が絶縁金属基板10の図面左右の辺に並列に配列され、絶縁金属基板10の端縁から突出して、図面左側の一辺に電力用の外部リード端子列を、右側の一辺に制御用の外部リード端子列を形成している。

【0011】即ち、第一の電源端子領域を兼ねる第一の導体領域13a、出力端子領域を兼ねる第二の導体領域13bおよび第二の電源端子領域13cが、図面左側に配列されて絶縁金属基板10の端縁から突出し、第一電源端子P、出力端子U、V、W、第二電源端子Nからなる電力用外部リード端子列を形成している。また、第一の制御端子領域13f、正側の電源電極端子領域13g、負側の電源電極端子領域13h、第二の制御端子領域13i等が図面右側に配列されて絶縁金属基板10の端縁から突出し、制御端子U_(P)、V_(P)、W_(P)、U_(N)、V_(N)、W_(N)、正側の電源電極端子V_(UFB)、V_(VFB)、V_(WFB)、負側の電源電極端子V_(UFS)、V_(VFS)、V_(WFS)等の制御用外部リード端子列を形成している。

【0012】そして、図7に示したように、リードフレーム13にて構成された第二の導体領域13b、第二の電源端子領域13c、第四の導体領域13e、第二の制御端子領域13i、中継導体領域13j、および第二の導体領域13b上に載置されたスイッチング素子T6、第四の導体領域13e上に載置された第二制御半導体素子IC4の間がワイヤ14により配線され、スイッチング素子T6および第二制御半導体素子IC4を含めて絶縁金属基板10がケース15に内包され、第二の電源端子領域13cの端部および第二の制御端子領域13iの端部がケース15を図面左右に貫通して、電力用外部リード端子列として第二電源端子N、制御用外部リード端子列としての第二の制御端子U_(N)が露出している。

【0013】以上のように構成された従来形の半導体パワーモジュールは、スイッチング素子T6から発生する熱をリードフレーム13、絶縁材12を介して金属板11から外部に放散する。また、外部との接続のため、ケース15における一方の側に第一電源端子P、出力端子U、V、W、第二電源端子Nの5本からなる電力用外部リード端子列が、他方の側に制御端子U_(P)、V_(P)、W_(P)、U_(N)、V_(N)、W_(N)、正側の電源電極端子V_(UFB)、V_(VFB)、V_(WFB)、負側の電源電極端子V_(UFS)、V_(VFS)、V_(WFS)等の合計21本からなる制御用の外部リード端子列が配置されており、所謂、デュアルインラインパッケージ(以下、DIPと記す)を構成している。」

・引用例に記載の「半導体パワーモジュール」は、特に上記段落【0004】、【0005】及び図5の記載事項によれば、半導体からなるスイッチング素子T1?6、該スイッチング素子を駆動する制御半導体素子IC1?4、該制御半導体ICと接続されたブートストラップ方式を採用したコンデンサC1?3を備えているものである。

・特に上記段落【0008】、【0009】、【0012】、【0013】及び図7の記載事項によれば、デュアルインラインパッケージ内において、スイッチング素子と制御半導体素子をリードフレーム上に載置したものである。

・特に上記段落【0005】、【0011】、【0013】の記載事項によれば、ブートストラップ方式を採用し、制御半導体素子と接続されたコンデンサは、デュアルインラインパッケージの外側の端子V_(UFS)、V_(UFB)、V_(VFS)、V_(VFB)、V_(WFS)、V_(WFB)と接続されている。

したがって、引用例には、以下の発明(以下、「引用発明」という。)が記載されているものと認められる。

「デュアルインラインパッケージ内において、
リードフレーム上に配置されたスイッチング素子と、
前記リードフレーム上に配置され、前記スイッチング素子を駆動させる制御半導体素子と、
前記制御半導体素子と接続されたコンデンサと
を備える半導体パワーモジュール。」


(2)対比・判断

本願発明と引用発明とを対比する。

a.引用発明の「デュアルインラインパッケージ」は、本願発明の「パッケージ」に相当する。しかしながら、引用発明のデュアルインラインパッケージは、「トランスファーモールド」であるとは特定されていない。

b.本願発明の「パワーチップ」は、本願明細書を参酌すると、半導体素子からなるスイッチング素子である。よって、引用発明の半導体からなる「スイッチング素子」は、本願発明の「パワーチップ」に相当する。

c.引用発明の「制御半導体素子」は、スイッチング素子を駆動させるためのものであるから、本願発明の「ICチップ」に相当する。

d.引用発明の「コンデンサ」は、ブートストラップ方式を採用し、制御半導体素子と接続されたものであるから、本願発明の「ブートストラップコンデンサ」に相当する。しかしながら、引用発明のコンデンサは、デュアルインラインパッケージの外側の端子に接続されるから、リードフレーム上に配置されておらず、スイッチング素子(本願発明のパワーチップに相当。)に隣接して配置されていない。

e.引用発明の「半導体パワーモジュール」は、スイッチング素子、ICチップ、コンデンサを備えているから、本願発明のパワーチップ、ICチップ、ブートストラップコンデンサを備えた「半導体装置」に相当する。

したがって、本願発明と引用発明は、以下の点で一致ないし相違している。

(一致点)
「パッケージ内において、
リードフレーム上に配置されたパワーチップと、
前記リードフレーム上に配置され、前記パワーチップを駆動させるICチップと、
前記ICチップと接続されたブートストラップコンデンサとを備える
半導体装置。」

(相違点1)
パッケージに関して、本願発明は「トランスファーモールド」で成形されたものであるのに対し、引用発明にはそのような特定がない点。

(相違点2)
ブートストラップコンデンサに関して、本願発明は「リードフレーム上に配置され、パワーチップに隣接して配置される」のに対し、引用発明のコンデンサはそのように配置されていない点。

そこで、上記相違点1及び2について検討する。

<相違点1について>
デュアルインラインパッケージをトランスファーモールドにより成形することは、例えば特開昭63-7300号公報(第1頁右欄1行?3行を参照。)、特開平10-158480号公報(段落【0036】を参照。)に記載されているように周知である。
したがって、引用発明の「デュアルインラインパッケージ」に周知技術を採用し、相違点1の構成とすることは当業者であれば容易になし得る事項である。

<相違点2について>
コンデンサとスイッチング素子(半導体チップ)とを同一部材に搭載し、隣接して配置することは、例えば国際公開第2006/022387号(段落【0061】?【0065】、図7?図9)、特開2006-156748号公報(段落【0141】?【0146】、図58?図62)、原査定の拒絶の理由に引用された特開2010-135737号公報(段落【0043】、図14)に記載されているように周知である。
したがって、引用発明の「ブートストラップコンデンサ」の配置について周知技術を採用し、「リードフレーム上にブートストラップコンデンサを配置し、ブートストラップコンデンサとパワーチップを隣接配置する」構成とすることは当業者であれば容易になし得る事項である。

そして、本願発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。


(3)むすび

以上のとおり、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができないものであるから、その余の請求項について論及するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2014-11-06 
結審通知日 2014-11-11 
審決日 2014-11-25 
出願番号 特願2010-251502(P2010-251502)
審決分類 P 1 8・ 561- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 石野 忠志中野 浩昌  
特許庁審判長 丹治 彰
特許庁審判官 酒井 朋広
関谷 隆一
発明の名称 半導体装置  
代理人 有田 貴弘  
代理人 吉竹 英俊  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ