• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1297972
審判番号 不服2013-22259  
総通号数 184 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-04-24 
種別 拒絶査定不服の審決 
審判請求日 2013-11-13 
確定日 2015-02-25 
事件の表示 特願2008-539431「非導電性または半導電性の基板に導電性ブッシングを製作する方法」拒絶査定不服審判事件〔平成19年 5月18日国際公開、WO2007/054521、平成21年 4月 9日国内公表、特表2009-515348〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、2006年11月8日(パリ条約による優先権主張外国庁受理2005年11月9日、ドイツ)を国際出願日とする出願であって、平成21年9月10日に手続補正書が提出され、平成24年11月22日付けの拒絶理由通知に対して、平成25年2月25日に意見書及び手続補正書が提出されたが、同年7月23日付けで拒絶査定がなされ、これに対し、同年11月13日に拒絶査定を不服とする審判請求がなされるとともに手続補正書が提出されたものである。


第2.補正却下の決定
[補正却下の決定の結論]
平成25年11月13日に提出された手続補正書によりなされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1.本件補正の内容
本件補正は、特許請求の範囲を補正するものであり、補正の内容は以下のとおりである。

〈補正事項1〉
本件補正前の請求項1に記載された「(c)少なくとも導電性の前記接触構造(0)から前記切欠き(1)の底面まで達する導電性構造(3)を塗布して、該構造が導電性の接触個所(6)を形成するようにするステップ」との記載と、同「(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップ」との記載の間に、本件補正後の請求項1にあっては「次いで」との語句を加入する。

〈補正事項2〉
本件補正前の請求項1の「(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップ」との記載を、本件補正後の請求項1にあっては「(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップと、を含み、ここでステップ(d)では、導電性の接触個所(6)が、向い合う面ないし表面についてのガス不透過性のシール材を構成し」と補正する。

〈補正事項3〉
本件補正前の請求項1の「(e)前記ステップ(d)で生じた」という記載の前に、本件補正後の請求項1にあっては「更に以下のステップ」との語句を加入する。

〈補正事項4〉
本件補正前の請求項1の「(e)前記ステップ(d)で生じた前記切欠きの側壁に、パッシベーション層(8)を析出する工程」との記載を、本件補正後の請求項1にあっては「(e)前記ステップ(d)で生じた前記切欠きの側壁に、パッシベーション層(8)を
析出するステップ」と補正する。

〈補正事項5〉
本件補正前の請求項10の「請求項8または10のいずれか1項に記載の方法。」との記載を、本件補正後の請求項1にあっては「請求項8または9のいずれか1項に記載の方法。」と補正する。

〈補正事項6〉
本件補正前の請求項19?26を削除し、これに伴い、本件補正前の請求項27を本件補正後の請求項19に繰り上げる。

2.補正の目的と新規事項の追加の有無
(1)補正事項1について
ア.補正事項1の補正は、「次いで」との語句を加入することで、「(c)少なくとも導電性の前記接触構造(0)から前記切欠き(1)の底面まで達する導電性構造(3)を塗布して、該構造が導電性の接触個所(6)を形成するようにするステップ」を実行した後で、「(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップ」を実行することを限定するものである。
そして、補正事項1の補正によっても、本件補正前の請求項1に係る発明と本件補正後の請求項1に係る発明とで、その産業上の利用分野及び解決しようとする課題は同一であると認められる。
したがって、補正事項1の補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第2号に掲げる「特許請求の範囲の減縮」を目的とするものに該当する。

イ.補正事項1の補正は、本願の願書に最初に添付した明細書(以下「当初明細書」という。)の段落【0034】における「前述したような前面の層構造にある切欠きの形態の接触穴の追加の形成は、裏面側の切欠きが形成される前に行われるのが好ましい。」という記載に基づくと認められる。
したがって、補正事項1の補正は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面(これらを、以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであるから、当初明細書等の記載の範囲内においてなされたものである。
よって、補正事項1の補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)の規定に適合する。

(2)補正事項2について
ア.補正事項2の補正は、「ステップ(d)」の実行の際は「導電性の接触個所(6)」は「向い合う面ないし表面についてのガス不透過性のシール材を構成し」ていることを特定することで、本件補正前の請求項1における「ステップ(d)」を限定するものである。
そして、補正事項2の補正によっても、本件補正前の請求項1に係る発明と本件補正後の請求項1に係る発明とで、その産業上の利用分野及び解決しようとする課題は同一であると認められる。
したがって、補正事項2の補正は、特許法第17条の2第4項第2号に掲げる「特許請求の範囲の減縮」を目的とするものに該当する。

イ.審判請求書において、審判請求人は、『「ここでステップ(d)では、導電性の接触個所(6)が、向い合う面ないし表面についてのガス不透過性のシール材を構成し……」は、本願明細書の段落『0034』の記載に基づくものです。』と主張している。
ここで、当初明細書の段落【0034】に「このようなケースでは裏面側の切欠きは、基板の前面に向かう方向へ、前面側の切欠きがすでに刻設されている金属層の下側で終わるように、引き続いて設けられる。それにより、方法の実施中にいつも基板が連続しており、かつそれによってガス不透過性であり、それにより、向かい合う面ないし表面についてのシール材として機能することができる。」と記載されている。すなわち、前記段落【0034】には、「前面側の切欠きがすでに刻設されている」状態で「基板の前面に向かう方向」へ「裏面側の切欠き」を設けている間、「向かい合う面ないし表面についてのシール材として機能する」のは、「連続して」いる「基板」であることは、記載されている。
しかしながら、当初明細書の段落【0017】には、「エッチング法の諸条件は、基板の前面にある導電性の接触個所が裏面から露出するように、ただし作用は受けないように選択される。接触個所が露出すると、この材料における非常に低い剥離率によってエッチングプロセスが停止する。このとき、接触個所は形成された凹部を前面に向かって覆っており、それによって基板は気密に保たれる。」と記載されている。
当初明細書のこれらの記載から、「裏面」からの「切欠き(7)」の「形成」が「前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わる」際には、「導電性の接触個所(6)」は「切欠き(7)」により「形成」された凹部を覆っているため、当該「導電性の接触個所(6)」は、「切欠き(7)」内部の「基板」を気密に保つことで「ガス不透過性のシール材を構成」するものと解される。
以上から、補正事項2の補正は、当初明細書の段落【0017】及び段落【0034】に基づくものと認められる。
したがって、補正事項2の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであるから、当初明細書等の記載の範囲内においてなされたものである。
よって、補正事項2の補正は、特許法第17条の2第3項の規定に適合する。

(3)補正事項3について
ア.本件補正前の請求項1には、「(e)前記ステップ(d)で生じた前記切欠きの側壁に、パッシベーション層(8)を析出する工程、及びこの後に」と記載されていた。この記載によれば、「ステップ(d)」、「(e)」の「工程」、「この後」の「(f)」の「ステップ」の順番で実行するものと解される。
補正事項3の補正は、「更に以下のステップ」との語句を加入することで、「(d)」の「ステップ」を実行した後で、「(e)」及び「(f)」の「ステップ」を実行することを、より一層、明確にしたものであり、請求項1の技術的範囲を変更するものではない。
したがって、補正事項3の補正は、特許法第17条の2第4項第4号に掲げる「明りょうでない記載の釈明」を目的とするものに該当する。

イ.補正事項3の補正は、当初明細書の段落【0033】の記載に基づくと認められる。
したがって、補正事項3の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであるから、当初明細書等の記載の範囲内においてなされたものである。
よって、補正事項3の補正は、特許法第17条の2第3項の規定に適合する。

(4)補正事項4
ア.本件補正前の請求項1においては、「(a)」?「(d)」及び「(f)」で実行する手順を「ステップ」と称していたのに対して、「(e)」で実行する手順は「工程」と称しており、整合が取れていなかった。
補正事項4の補正は、「(e)」で実行する手順についても「ステップ」という語句で統一するものであり、請求項1の技術的範囲を変更するものではない。
したがって、補正事項4の補正は、特許法第17条の2第4項第3号に掲げる「誤記の訂正」を目的とするものに該当する。

イ.補正事項4の補正が、当初明細書等の記載の範囲内においてなされたものであること、したがって、特許法第17条の2第3項の規定に適合することは明らかである。

(5)補正事項5について
ア.補正事項5の補正は、本件補正前の請求項10の「請求項8または10のいずれか1項に記載の方法。」と、自らの請求項を引用していたため、前記「10」を、本件補正後の請求項10にあっては「9」に訂正したものである。
したがって、補正事項5の補正は、特許法第17条の2第4項第3号に掲げる「誤記の訂正」を目的とするものに該当する。

イ.補正事項5の補正が、当初明細書等の記載の範囲内においてなされたものであること、したがって、特許法第17条の2第3項の規定に適合することは明らかである。

(6)補正事項6について
ア.補正事項6の補正は、本件補正前の請求項19?26の削除と、この削除に伴う、本件補正前の請求項27の形式的な補正とを行うものであるから、特許法第17条の2第4項第1号に掲げる「請求項の削除」を目的とするものに該当する。

イ.補正事項6の補正が、当初明細書等の記載の範囲内においてなされたものであること、したがって、特許法第17条の2第3項の規定に適合することは明らかである。

3.独立特許要件
以上のとおり、請求項1についてする本件補正は、特許法第17条の2第4項第2号に掲げる「特許請求の範囲の減縮」を目的とする補正を含んでいる。
そこで、次に、本件補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものかどうかを、その請求項1に係る発明について検討する。

(1)補正発明
本件補正後の請求項1に係る発明(以下「補正発明」という。)は、平成25年11月13日に提出された手続補正書において補正された特許請求の範囲の請求項1に記載される次のとおりである。

「特に電気的な用途に適している半導電性基板または非導電性基板に導電性ブッシングを製作する方法において、前記基板(13)の前面に1つまたは複数の層(5)ならびに前記層の内部または表面にある少なくとも1つの導電性の接触構造(0)が設けられており、
(a)前記半導電性基板または非導電性基板(13)を用意するステップと、
(b)前記層(5)を貫いて延びる、前記前面を起点とする少なくとも1つの切欠き(1)を少なくとも1つの導電性の前記接触構造(0)の横に形成するステップと、
(c)少なくとも導電性の前記接触構造(0)から前記切欠き(1)の底面まで達する導電性構造(3)を塗布して、該構造が導電性の接触個所(6)を形成するようにするステップと、次いで
(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップと、
を含み、ここでステップ(d)では、導電性の接触個所(6)が、向い合う面ないし表面についてのガス不透過性のシール材を構成し、更に以下のステップ
(e)前記ステップ(d)で生じた前記切欠きの側壁に、パッシベーション層(8)を析出するステップ、及びこの後に、
(f)それぞれの前記接触個所(6)と前記基板の裏側の表面(10,11,12)との間で、複数または少なくとも1つの前記切欠き(7)を貫いて導電接続を成立させる導電性構造(9)の塗布を前記基板の裏面から行うステップとを含んでおり、
1つまたは複数の裏面側の前記切欠き(7)は前記基板の前面の方向に狭まっていく横断面を有しており、および/または1つまたは複数の前面側の前記切欠き(1)は前記接触個所(6)の方向に狭まっていく横断面を有していることを特徴とする方法。」

(2)引用例の記載と引用発明
(2-1)引用例1
ア.原査定の根拠となった拒絶理由通知において引用され、本願の優先権主張の日前に日本国内で頒布された刊行物である、特開平04-174539号公報(以下「引用例1」という。)には、「半導体装置」(発明の名称)に関して、図1?図9とともに、次の記載がある(下線は、参考のため、当審において付したものである。以下同様。)。

a.「2.特許請求の範囲
(1)半導体材料から成る基体と、該基体の表側に形成された半導体素子と、該半導体素子上に順次に設けられた表側配線金属と、前記基体の裏側に設けた裏側配線金属とを備え、
前記半導体素子は前記基体のオーミックコンタクト層上にオーミック電極を有し、
該オーミック電極及び表側配線金属を電気的に接続し、
前記基体はオーミック電極及び裏側配線金属を電気的に接続するために当該基体を貫通させて形成したバイアホールを有して成る半導体装置において、
前記バイアホールを前記基体のオーミックコンタクト層を除く残りの領域に設け、
前記表側配線金属と裏側配線金属とを、前記バイアホールを介し電気的に接続して成ることを特徴とする半導体装置。」(第1頁下左欄第2?20行)

b.「半導体素子12はGaAs電界効果トランジスタであり、基体10に形成した動作層(能動層)20と、動作層20にショットキー接合した制御電極22、それぞれ動作層20にオーミック接合した第一主電極24及び第二主電極26とからなる。…(中略)…この例では、第一主電極24はドレイン電極及び第二主電極26はソース電極であり、動作層20のこれら電極24及び電極26にそれぞれ対応する領域がドレイン領域及びソース領域となる。
また中間絶縁層14は第二主電極26を露出する第一コンタクトホール34を有し、第二主電極26及び表側配線金属16をこの第一コンタクトホール34を介し接触させて電気的に接続している。
さらに基体10は第二主電極26及び裏側配線金属18を電気的に接続するためのバイアホール36を有する。この従来装置ではバイアホール36は基体10の第二主電極26に対応する領域を貫通させて形成されており、第二主電極26及び裏側配線金属18をこのバイアホール36介し接触させて電気的に接続している。半導体素子12をソース接地で用いているため、裏側配線金属18はグランドと接続される。」(第2頁上左欄第5行?同頁上右欄第13行)

c.「以下、図面を参照し、一例として半導体素子を電界効果トランジスタとした場合の、この発明の実施例につき説明する。
……(中略)……
この実施例では、第1図及び第2図にも示すように、バイアホール38を基体10のオーミックコンタクト層32を除く残りの領域(非オーミツク領域)に設け、バイアホール38とオーミックコンタクト層32とを接触させないように離間させて設ける。尚、好ましくはバイアホール38を半導体素子10と接触させないように離間させて設けるのがよい。
そして第2図にも示すように中間絶縁層14のバイアホール38に対応する領域に第二コンタクトホール40を設け、これらホール40、38により中間絶縁層14及び基体10を貫通する穴を構成し、表側配線金属16と裏側配線金属18とを、バイアホール38及び第二コンタクトホール40を介し接触させて電気的に接続する。」(第4頁上左欄第18行?同頁下左欄第12行)

d.「次にこの実施例装置の製造工程につき説明する。
……(中略)……
まず基体10として半絶縁牲GaAs基板を用意し、この基体10の一方の側に半導体素子10(第1図参照)を形成する。
そして第3図(A)にも示すように、半導体素子10上に中間絶縁層14を形成する。この形成では、プラズマ化学気相成長法により、窒化珪素(SiN)層を半導体素子10上に積層し、SiN層から成る中間絶縁層14を形成する。このSiN層は基体10の半導体素子形成側の基板面全面にわたり積層される。
次に第3図(B)にも示すように、第一コンタクトホール34及び第二コンタクトホール40を中間絶縁層14に形成する。
この形成では、中間絶縁層14上にレジストを塗布し、このレジストをフォトリソグラフィ技術によりパターニングし第一コンタクトホール34及び第二コンタクトホール40にそれぞれ対応する領域の中間絶縁層14を露出するレジストパターンを形成する。そしてこのレジストパターンをマスクとして、六フッ化硫黄(SF_(6))ガスをエッチングガスに用いた反応牲イオンエッチング法により、中間絶縁層44の露出部分をエッチング除去し、第二主電極26を露出するテーパー状の第一コンタクトホール34及び基体10を露出するテーパー状の第二コンタクトホール40を形成する。第二コンタクトホール40はバイアホール38に対応する領域に形成される。
次に第3図(C)にも示すように、表側配線金属16を形成する。この形成では、フォトリソグラフ法により中間絶縁層14上に表側配線電極形成用のレジストパターンを形成した後、真空蒸着法により中間絶縁層14上に表側配線金属形成用のチタン(Ti)層、白金(Pt)層及び金(Au)層を順次に積層し、これらTi、Pt及びAu層から成る表側配線金属16を形成する。表側配線金属16は、第一コンタクトホール34を介し露出する第二主電極56と直接に接触して電気的に接続すると共に、第二コンタクトホール40を介し露出する基体10の部分と接触する。
次に第3図(D)にも示すように、基体10の裏側にバイアホール38を形成する。
この形成では、まず基体10が所定の厚さとなるまで基体10の裏面を面内均一性よく研削する。この研削で基体10の表側及び裏側の基板面が平行となるようにすると共に基体10の裏側の基板面が平坦となるようにする。そして基体10の裏面にレジストを塗布しこのレジストをフォトリソグラフィ技術によりパターニングして、第二コンタクトホール40内の表側配線金属16及び基体10の接触部分に対応する領域の、基体裏面を露出するバイアホール形成用のレジストパターンを形成する。そしてこのレジストパターンをマスクとして、塩素系ガスをエッチングガスに用いた反応性イオンエッチング法或はリン酸、過酸化水素水及び水を混合して成るエッチャントを用いたウェットエッチング法により、基体10の露出部分をエッチング除去し、表側配線金属16を露出するバイアホール38を形成する。
バイアホール38の形成では、オーミック電極の構成元素例えばゲルマニウム(Ge)が拡散していない領域の基体10をエッチングするので、裏側配線金属18の段切れの要因となる溝がバイアホール38に生じるのを防止できる。
次に第2図にも示すように、裏側配線金属18を形成する。この形成では、真空蒸着法により、電解めっきに供する導電性薄膜(カレントフィルム)を基体10の裏側に形成する。そして導電性薄膜を電極として電解めっきを行ない、導電性薄膜にAuを被着させ、主としてAuめっき膜から成る裏側配線金属18を形成し、半導体装置を完成する。裏側配線金属18はバイアホール38を介し露出する表側配線金属16と直接に接触し電気的に接続する。尚、図示例では裏側配線金属18をリボン状に設けたが、裏側配線金属18をバイアホール10の裏面全面にベタで設けるようにしてもよい。」(第4頁下左欄第13行?第5頁下左欄第14行)

e.「この実施例の半導体装置によれば、裏側配線金属18と第二主電極26とを、表側配線金属16を介し電気的に接続しているので、バイアホール38の形状、寸法に加え裏側配線金属18及び第二主電極26の間の表側配線金属16の形状、寸法特に長さを調整することによって、ソースインダクタンスを調整することができる。しかもソースインダクタンスを従来よりも広い範囲にわたって制御することかできる。
例えば電解効果トランジスタを用いた増幅器においては、ソースインダクタンスをある特定の値にすると雑音係数及び入力側反射損失を双方共に最小値或は最小値に近い値にすることかできる。」(第5頁下右欄第2?14行)

f.「この発明は上述した実施例のみ限定されるものではなく、各構成成分の構成、形状、形成材料、形成位置、形成方法およびそのほかの条件を任意好適に変更することができる。
例えば半導体素子をユニポーラトランジスタ、バイポーラトランジスタ、ダイオードそのほかの電気回路素子としたり、またトランジスタの構造をプレーナー形成はメサ型としてもよい。」(第6頁上右欄第4?11行)

g.「(発明の効果)
上述した説明からも明らかなように、この発明の半導体装置によれば、バイアホール形成体のオーミックコンタクト層を除く残りの領域(非オーミック領域)に設ける。従って、バイアホール形成のために基体をエッチングする際には、基体の非オーミック領域をエッチングすることとなるので、裏側配線金属の段切れ発主の要因となる溝がバイアホールに生じるのを防止でき、これがため裏側配線金属の導通不良を防止でき半導体装置の歩止まり向上を図れる。」(第6頁上右欄第16行?同頁下左欄第6行)

h.「この発明の実施例の構成を概略的に示す断面図」(「図面の簡単な説明」の記載)を示す第2図には、バイアホール38は、基体10の裏面に向かって開くテーパー状をしていること、第一コンタクトホール34及び第二コンタクトホール40は、中間絶縁層14の表面に向かって開くテーパー状をしていること、が示されている。
また、バイアホール38は、基体10の表側境界面において、表側配線金属16のみを露出させていること、が示されている。

イ.前記ア.のa.?h.から、引用例1には、次の発明(以下「引用発明」という。)が記載されているといえる。

「半導体材料からなる基体10と、該基体10の表側に形成された半導体素子12と、該半導体素子12上に順次に設けられた表側配線金属16と、前記基体10の裏側に設けた裏側配線金属18とを備え、前記表側配線金属16と前記裏側配線金属18とをバイアホール38を介し電気的に接続してなることを特徴とする半導体装置の製造方法であって、
前記基体10として半絶縁牲GaAs基板を用意し、この基体10の表側に、前記基体10に形成した動作層20に接合する制御電極22、第一主電極24及び第二主電極26を有する半導体素子12を形成する工程と、
前記半導体素子12形成側の前記基体10の全面にわたりSiN層からなる中間絶縁層14を積層する工程と、
前記中間絶縁層14に、前記中間絶縁層14の表面に向かって開くテーパー状をなして前記第二主電極26を露出させる第一コンタクトホール34、及び、前記中間絶縁層14の表面に向かって開くテーパー状をなして前記基体10を露出させる第二コンタクトホール40を形成する工程と、
前記中間絶縁層14上に、順次に積層したチタン層、白金層及び金層からなり、前記第一コンタクトホール34を介し露出する前記第二主電極56と直接に接触して電気的に接続すると共に、前記第二コンタクトホール40を介し露出する前記基体10の部分と接触する表側配線金属16を形成する工程と、
前記第二コンタクトホール40内の前記表側配線金属16と前記基体10との接触部分に対応する領域における前記基体10をエッチング除去して、前記基体10の裏側に、前記基体10の裏面に向かって開くテーパー状をなして前記表側配線金属16を露出させるバイアホール38を形成する工程と、
前記基体10の裏側に、前記バイアホール38を介し露出する前記表側配線金属16と直接に接触し電気的に接続する裏側配線金属18を、リボン状に形成する工程と、
からなることを特徴とする製造方法。」

(2-2)引用例2
ア.原査定の根拠となった拒絶理由通知において引用され、本願の優先権主張の日前に外国で頒布された刊行物である、米国特許第6110825号明細書(以下「引用例2」という。)には、“PROCESS FOR FORMING FRONT-BACK THROUGH CONTACTS IN MICRO-INTEGRATED ELECTRONIC DEVICES”(発明の名称、訳:超小形集積電子デバイスにおける両面貫通接触の形成方法)に関して、FIG.1?FIG.9とともに、次の記載がある。

a.“In FIG.1, a semiconductor material (silicon) wafer 1 has been subjected to known production steps for forming micro-electronic components; in particular, in the example shown, in a substrate 2 of a first conductivity type, for example P-type, a component 3 including a well 4 of a second conductivity type, e.g., N-type in this case, has been formed; a hole insulating layer 6 (typically formed by two superimposed layers) has been grown or deposited on the surface 5 of the substrate; inside this layer, contact electrodes 7 of metal material have been formed, starting from a first metal level or layer, for connecting at least some of the various components forming the micro-integrated electronic device through connection lines (not shown).”(第2欄第21?34行、訳:図1において、半導体材料(シリコン)ウェハ1は、超小形の電子構成要素を形成するための周知の製造ステップに委ねられ、特に、図示のように、例えばP形の第1の導電形の基板2には、N形の第2の導電形のウェル4を含む構成要素3が形成される。ホール絶縁層6(一般的には2層で形成される)は、基板の表面5の上に成長させるか又は付着させる。この層の内側には、接続ライン(図示せず)を経て超小形集積電子デバイスの少なくともいくつかの種々の構成要素を接続するために、第1の金属レベル又は層から開始する金属材料による接触電極7が形成される。)

b.“A back masking step (and optionally also a front masking step, should this be necessary) is then carried out, and the metal material of the shielding layer 11 is removed from zones where holes of the through contacts are to be formed. The wafer 1 is then drilled from the back by means of a laser beam. In particular, the laser beam causes evaporation of silicon of the substrate 2 from zones not covered by the shielding layer 11, stopping at the hole insulating layer 6 which does not absorb laser radiation; on the matter, it is essential to avoid metal regions to extend over the wafer upper surface 5 at the drilling zone, to prevent drilling energy from being transmitted to the metal regions and thus preventing damage to them. In this step, any misalignments between the laser beam and the zones of the wafer 1 not covered by the shielding layer 11 do not damage the wafer 1, thanks to the reflecting properties of the shielding layer 11. The intermediate structure of FIG. 3, in which the hole obtained in this phase is denoted by 12, is thus obtained.
The shielding layer 11 is then removed and a hole insulating layer 15, preferably of oxide, is formed. The hole insulating layer 15 is preferably obtained by depositing a conform silicon oxide layer (e.g., LPCVD--Low Pressure Chemical Vapour Deposition--at low temperature, below 400.degree. C.) which exactly follows the profile of the structure underneath; this deposition may be carried out, for example, in an ozone atmosphere using an AMT P5000 machine so as to grow an oxide layer at least 1μm thick. If it is desired to use thermal oxidation for insulating the holes, it would be necessary to proceed with this oxidation before opening the contacts on the front of the wafer and depositing the first metal layer. In both cases, the hole insulating layer 15 completely covers the lateral wall of the hole 12 and the rear surface 10 of the wafer 1. A conductive layer 16, intended to form the through contacts, is then formed on top of the hole insulating layer 15; in particular, the conductive layer 16 is of metal and may be obtained by two different metal layers, such as a first metal layer deposited by CVD (Chemical Vapour Deposition), for promoting adhesion and uniform covering of the wall of the hole 12, and a second metal layer grown by electroplating, so as to obtain rapid growth. In particular, the CVD deposited metal may be aluminium, copper, tungsten or titanium, and the layer grown by electroplating may be copper. Alternatively the second metal layer may be electroless gold-plated nickel (Ni/Au).”(第2欄第42行?第3欄第18行、訳:背面マスキングステップ(及び、もし必要なら任意に前面マスキングステップ)が実行され、シールド層11の金属材料は、貫通接触の孔が形成される領域から除去される。そして、ウェハ1はレーザービームによって背面から穿孔(ドリリング)される。特に、レーザービームは、シールド層11により覆われていない領域から、基板2のシリコンの蒸発を生じ、レーザー放射を吸収しないホール絶縁層6にて留まる。この点において、ドリリング領域におけるウェハ上面に広がる金属領域を回避することが必要であり、金属領域の損傷を防ぐためにドリリングエネルギーが金属領域に送られるのを防止する必要がある。このステップにおいて、レーザービームとシールド層11により覆われないウェハ1の領域の間における芯のずれはウェハ1を損傷せず、シールド層11の反射特性に関係する。この段階で得られた孔を番号12で示す図3の中間構造が得られる。
そしてシールド層11が除去され、ホール絶縁層15が、好ましくは酸化膜、が形成される。ホール絶縁層15は、好適には、構造の下面部の輪郭に正確に追求する適合シリコン酸化膜層(LPCVD(400°C以下の低温での低圧化学蒸着法)による)を付着させることにより得られる。このような付着は、例えば、AMT P5000装置を使用して得られるオゾン雰囲気にて、少なくとも厚み 1μmの酸化膜を成長させるように実施される。もしホールを絶縁するために熱酸化の使用を望むならば、ウェハの前面に接触部を開け、第1の金属層を付着する以前にこの酸化を進めることが必要である。両方の場合において、ホール絶縁層15は、ウェハ1の後部表面10とホール12の側壁を完全に覆う。貫通接触を形成するための導電層16は、ホール絶縁層15の頂部に形成される。特に、導電層16は金属であり、ホール12の壁の粘着を促進し壁を均一に覆うためにCVD法により付着された第1の金属層と、迅速な成長をなすように電気メッキにより成長させた第2の金属層、で構成される2つの異なる金属層により得られる。特に、CVD法で付着された金属は、アルミニウム、銅、タングステン、チタン等であり、電気メッキにより成長した層は銅である。一方、第2の金属層は無電解金メッキニッケル(Ni/Au)である。)

c.“After removal of mask 20, a protective back layer 22 is deposited (such as a nitride or BPSG--Boron Phosphorous Silicon Glass--layer with a thickness of approximately 2μm) which covers the entire rear surface, as shown in FIG. 6. Steps are then carried out for opening the paths from the front, preferably using a double mask to form a gentle step. ………… In this situation, the conductive layer 16 has been rendered accessible from the front. Furthermore, in this double mask step, parts of the hole insulating layer 6 where the connections to the first metal layer are to be formed are removed, in the present example an opening 24 is formed over part of the contact electrode 7, using the first mask only for example.”(第3欄第21?58行、訳:マスク20を除去した後、図6に示すように背面全体を覆う保護用の背面層22が付着される(窒化物又は厚み2μmのボロン燐シリコンガラス)。次に、好ましくは丁寧なステップを形成するために2重マスクを使用して、前面から経路を開けるステップが実施される。…(中略)…この場合、導電層16は前面からアクセス可能状態になる。さらに、このステップにおいて、第1の金属層に接続が形成されるホール絶縁層6の部分は除去され、本願発明の実施形態において、開口部24は、一例として第1のマスクを使用して電極7の上に形成される。)

d.“The steps for forming the device last metal layer, a second metal level in the case shown, follow; in detail, a metal layer 25 is deposited which fill the opening 24 (portion 26) and the via 23 (portion 27) and permits direct electrical connection between the electrode 7 and the pad zone 21 of the conductive layer 16. The structure of FIG. 8 is thus obtained after shaping the metal layer 25.”(第3欄第59?65行、訳:最後の金属層を持つデバイスを形成するステップ、図示の場合の第2の金属レベルを詳しく以下に説明する。金属層25は開口部24(場所26)及び孔23(場所27)を充足するように付着され、その結果、電極7と導電層16のパッド領域21の間で直接的な電気的接続を可能にする。そして金属層25を整形した後、図8の構造が得られる。)

(3)対比
(3-1)補正発明と引用発明との対比
補正発明と引用発明とを対比する。

ア.引用発明の「半導体材料からなる基体10」は、その「表側に、前記基体10に形成した動作層20に接合する制御電極22、第一主電極24及び第二主電極26を有する半導体素子12を形成」できるのであるから、電気的な用途に適していることは、当然である。また、「基体10」は「半導体材料からなる」のであるから、「半導電性」を有している。
ここで、一般に「ブッシング」とは、電気機器等に取り付けてそこから電気が出入できるようにする構造体を云う。そして、引用例1に「裏側配線金属18はグランドと接続される。」(第2頁上右欄第12?13行)と記載されるように、引用発明の「リボン状」の「裏側配線金属18」は、「半導体素子12」が形成された装置である引用発明の「半導体装置」にとって、外部との電気の出入口となる端子として機能すると認められる。したがって、引用発明の前記「裏側配線金属18」は、補正発明の「導電性ブッシング」に相当する。
以上から、引用発明の「前記基体10の裏側」に「裏側配線金属18を、リボン状に形成する工程」を含む「半導体材料からなる基体10と、該基体10の表側に形成された半導体素子12と、該半導体素子12上に順次に設けられた表側配線金属16と、前記基体10の裏側に設けた裏側配線金属18とを備え、前記表側配線金属16と前記裏側配線金属18とをバイアホール38を介し電気的に接続してなることを特徴とする半導体装置の製造方法」は、補正発明の「特に電気的な用途に適している半導電性基板または非導電性基板に導電性ブッシングを製作する方法」に相当する。

イ.引用発明の「前記半導体素子10形成側の前記基体10の全面」にわたり「積層」された「SiN層からなる中間絶縁層14」は、補正発明の「前記基板(13)の前面」の「1つまたは複数の層(5)」に相当する。
また、引用発明の「この基体10の表側」に「形成」される「前記基体10に形成した動作層20に接合する制御電極22、第一主電極24及び第二主電極26」は、その上に、「SiN層からなる中間絶縁層14」が「積層」されるから、当該「中間絶縁層14」に覆われた状態になると認められる。
したがって、引用発明において、少なくとも、「前記基体10として半絶縁牲GaAs基板を用意し、この基体10の表側に、前記基体10に形成した動作層20に接合する制御電極22、第一主電極24及び第二主電極26を有する半導体素子12を形成する工程」と「前記半導体素子12形成側の前記基体10の全面にわたりSiN層からなる中間絶縁層14を積層する工程」を実行することは、補正発明の「前記基板(13)の前面に1つまたは複数の層(5)ならびに前記層の内部または表面にある少なくとも1つの導電性の接触構造(0)が設けられて」いることに相当する。

ウ.引用発明の「前記基体10として半絶縁牲GaAs基板を用意」することは、補正発明の「(a)前記半導電性基板または非導電性基板(13)を用意するステップ」に相当する。

エ.引用発明の「前記中間絶縁層14に、前記中間絶縁層14の表面に向かって開くテーパー状をなして前記第二主電極26を露出させる第一コンタクトホール34、及び、前記中間絶縁層14の表面に向かって開くテーパー状をなして前記基体10を露出させる第二コンタクトホール40を形成する工程」において、「第二コンタクトホール40」は、「前記基体10を露出させる」から、「前記中間絶縁層14」の「表面」から「該基体10の表側」面までを貫通すると認められる。
また、引用発明において、前記「第二コンタクトホール40」は、「前記第二主電極26」ないし「第一コンタクトホール34」とは重ならない領域の「前記中間絶縁層14」に形成されることは、明らかである。
したがって、引用発明の「第二コンタクトホール40」は、補正発明の「切欠き(1)」に相当する。
以上から、引用発明の「前記中間絶縁層14」に「前記中間絶縁層14の表面に向かって開くテーパー状をなして前記基体10を露出させる第二コンタクトホール40を形成する工程」は、補正発明の「(b)前記層(5)を貫いて延びる、前記前面を起点とする少なくとも1つの切欠き(1)を少なくとも1つの導電性の前記接触構造(0)の横に形成するステップ」に相当する。

オ.引用発明の「前記第二コンタクトホール40を介し露出する前記基体10の部分」は、補正発明の「前記切欠き(1)の底面」に相当する。
そして、引用発明の「表側配線金属16」のうち、「前記第二コンタクトホール40」及び「前記バイアホール38」を介して、「裏側配線金属18」と「直接に接触し電気的に接続」する部分は、補正発明の「導電性の接触個所(6)」に相当する。
そうすると、引用発明における、「前記第一コンタクトホール34を介し露出する前記第二主電極56と直接に接触」する「表側配線金属16」が「前記第二コンタクトホール40を介し露出する前記基体10の部分と接触する」という構造が、前記「表側配線金属16」のうち「裏側配線金属18」と「直接に接触し電気的に接続する」部分を形成していると云い得るものと認められる。
したがって、引用発明の「前記中間絶縁層14上に、順次に積層したチタン層、白金層及び金層からなり、前記第一コンタクトホール34を介し露出する前記第二主電極56と直接に接触して電気的に接続すると共に、前記第二コンタクトホール40を介し露出する前記基体10の部分と接触する表側配線金属16を形成する工程」は、補正発明の「(c)少なくとも導電性の前記接触構造(0)から前記切欠き(1)の底面まで達する導電性構造(3)を塗布して、該構造が導電性の接触個所(6)を形成するようにするステップ」に相当する。

カ.引用発明の「前記基体10の裏面に向かって開くテーパー状をなして前記表側配線金属16を露出させるバイアホール38」は、「前記基体10の裏面」から、「表側配線金属16」のうち「前記基体10の裏側」に「形成」される「裏側配線金属18」と「直接に接触し電気的に接続する」部分、すなわち、補正発明の「導電性の接触個所(6)」に相当する部分の、直下の領域にまで「形成」される。
したがって、引用発明の「前記第二コンタクトホール40内の前記表側配線金属16と前記基体10との接触部分に対応する領域における前記基体10をエッチング除去して、前記基体10の裏側に、前記基体10の裏面に向かって開くテーパー状をなして前記表側配線金属16を露出させるバイアホール38を形成する工程」と、補正発明の「(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップ」であって「ここでステップ(d)では、導電性の接触個所(6)が、向い合う面ないし表面についてのガス不透過性のシール材を構成」するステップとは、「前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップ」である点で共通する。

キ.引用発明の「前記基体10の裏側に、前記バイアホール38を介し露出する前記表側配線金属16と直接に接触し電気的に接続する裏側配線金属18を、リボン状に形成する工程」は、補正発明の「(f)それぞれの前記接触個所(6)と前記基板の裏側の表面(10,11,12)との間で、複数または少なくとも1つの前記切欠き(7)を貫いて導電接続を成立させる導電性構造(9)の塗布を前記基板の裏面から行うステップ」に相当する。

ク.引用発明の「バイアホール38」が「前記基体10の裏面に向かって開くテーパー状をなして」いることは、補正発明の「1つまたは複数の裏面側の前記切欠き(7)は前記基板の前面の方向に狭まっていく横断面を有して」いることに相当する。
また、引用発明の「第二コンタクトホール40」が「前記中間絶縁層14の表面に向かって開くテーパー状をなして」であることは、補正発明の「1つまたは複数の前面側の前記切欠き(1)は前記接触個所(6)の方向に狭まっていく横断面を有している」ことに相当する。

(3-2)一致点及び相違点
そうすると、補正発明と引用発明の一致点と相違点は次のとおりとなる。

《一致点》
「特に電気的な用途に適している半導電性基板または非導電性基板に導電性ブッシングを製作する方法において、前記基板(13)の前面に1つまたは複数の層(5)ならびに前記層の内部または表面にある少なくとも1つの導電性の接触構造(0)が設けられており、
(a)前記半導電性基板または非導電性基板(13)を用意するステップと、
(b)前記層(5)を貫いて延びる、前記前面を起点とする少なくとも1つの切欠き(1)を少なくとも1つの導電性の前記接触構造(0)の横に形成するステップと、
(c)少なくとも導電性の前記接触構造(0)から前記切欠き(1)の底面まで達する導電性構造(3)を塗布して、該構造が導電性の接触個所(6)を形成するようにするステップと、次いで
(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップと、
及びこの後に、
(f)それぞれの前記接触個所(6)と前記基板の裏側の表面(10,11,12)との間で、複数または少なくとも1つの前記切欠き(7)を貫いて導電接続を成立させる導電性構造(9)の塗布を前記基板の裏面から行うステップとを含んでおり、
1つまたは複数の裏面側の前記切欠き(7)は前記基板の前面の方向に狭まっていく横断面を有しており、および/または1つまたは複数の前面側の前記切欠き(1)は前記接触個所(6)の方向に狭まっていく横断面を有していることを特徴とする方法。」

《相違点1》
補正発明は「ステップ(d)では、導電性の接触個所(6)が、向い合う面ないし表面についてのガス不透過性のシール材を構成し」ているのに対して、引用発明の「表側配線金属16」のうち「裏側配線金属18」と「直接に接触し電気的に接続する」部分が、ガス不透過性のシール材を構成しているかどうか不明である点。

《相違点2》
補正発明は、「導電性構造(9)の塗布」を「行うステップ」の前に「(e)前記ステップ(d)で生じた前記切欠きの側壁に、パッシベーション層(8)を析出するステップ」を含むのに対して、引用発明は、「裏側配線金属18」を「形成する工程」の前にそのような「工程」を含んでいない点。

(4)相違点についての判断
(4-1)相違点1について
ア.第2.2.(2)イ.で指摘したように、補正発明の「ステップ(d)」において、「導電性の接触個所(6)が、向い合う面ないし表面についてのガス不透過性のシール材を構成」することができるのは、前記「導電性の接触個所(6)」が「切欠き(7)」により「形成」された凹部を覆っているため、当該「導電性の接触個所(6)」により「切欠き(7)」内部の構造が気密に保たれるからであると認められる。

イ.これに対して、引用発明の「前記基体10の裏側に、前記基体10の裏面に向かって開くテーパー状をなして前記表側配線金属16を露出させるバイアホール38を形成する工程」において、前記「バイアホール38」は「前記基体10の裏側」から見て「前記表側配線金属16を露出させる」から、「前記表側配線金属16」は前記「バイアホール38」が形成する「前記基体10」の表側の開口に露出している。

ウ.ここで、第2.3.(2)(2-1)ア.h.で指摘したように、引用例1の「この発明の実施例の構成を概略的に示す断面図」を示す第2図には、バイアホール38は、基体10の表側境界面において、表側配線金属16のみを露出させていること、が示されている。しかし、引用例1の前記第2図は、本願明細書に添付された図3と同様に、「半導体装置」の一断面を図示したものにすぎないから、前記第2図のみから、引用発明の「バイアホール38」は「表側配線金属16」のみを露出させているとすることはできない。
しかしながら、引用例1には、「発明の効果」として第6頁下左欄第4?6行に「これがため裏側配線金属の導通不良を防止でき半導体装置の歩留り向上を図れる。」と記載されていることから、最終的には、「表側配線金属16」と「裏側配線金属18」との導通不良を防止することが引用例1における課題であったと認められる。また、第5頁上右欄第4?16行に「そして基体10の裏面にレジストを塗布しこのレジストをフォトリソグラフィ技術によりパターニングして、第二コンタクトホール40内の表側配線金属16及び基体10の接触部分に対応する領域の、基体裏面を露出するバイアホール形成用のレジストパターンを形成する。そして……基体10の露出部分をエッチング除去し、表側配線金属16を露出するバイアホール38を形成する。」と、「バイアホール38」は「第二コンタクトホール40内の表側配線金属16及び基体10の接触部分に対応する領域」に形成することが記載されている。
したがって、「表側配線金属16」と「裏側配線金属18」との導通をより確実にするために、引用発明の「表側配線金属16」のうち、「前記第二コンタクトホール40」及び「前記バイアホール38」を介して、「裏側配線金属18」と「直接に接触し電気的に接続」する部分の面積が最大になるように、引用発明の「バイアホール38」が「表側配線金属16」のみを露出させることは、当業者であれば当然になし得たことと認められる。
そして、引用発明の「バイアホール38」が「表側配線金属16」のみを露出させるとき、前記「バイアホール38」が形成する「前記基体10の裏面に向かって開くテーパー状」の凹部は、前記「基体10」と前記「表側配線金属16」によって覆われることとなる。

エ.さて、引用発明において、「前記中間絶縁層14」に「形成」された「前記第二コンタクトホール40内の前記表側配線金属16」は、「前記第二コンタクトホール40を介し露出する前記基体10の部分と接触する」ように設けられる。
そうすると、前記「バイアホール38」が「表側配線金属16」のみを露出させる場合、露出する「表側配線金属16」は、前記「バイアホール38」を形成する「基体10」と密着していると認められる。

オ.ところで、第2.3.(2)(2-1)ア.d.で摘記したように、引用例1には、「バイアホール38」は「塩素系ガスをエッチングガスに用いた反応性イオンエッチング法」あるいは「リン酸、過酸化水素水及び水を混合して成るエッチャントを用いたウェットエッチング法」で形成すると記載されている。
したがって、引用発明の「バイアホール38を形成する工程」において、「表側配線金属16」のうち、「バイアホール38」により露出されることにより「第二コンタクトホール40」及び前記「バイアホール38」を介して「裏側配線金属18」と「直接に接触し電気的に接続」する部分により、当該「直接に接触し電気的に接続」する部分より表側の構造は、前記「バイアホール38」を形成するためのエッチングガスあるいはエッチャントから気密に保たれていると解される。

カ.以上から、相違点1は、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。

(4-2)相違点2について
ア.引用発明において、「半導体素子12」は「半絶縁性」の「基体10」の「表側に形成され」るのであるから、「半導体素子12」と「バイアホール38」の間には「基体10」が介在している。そして、前記「基体10」は、「半絶縁牲GaAs基板」から形成される。
したがって、前記「半導体素子12」と「バイアホール38」の間で、前記「基体10」を介して不所望の電流が少なからず流れるものと認められる。
ここで、引用例1には、第4頁下左欄第3?5行に「尚、好ましくはバイアホール38を半導体素子10と接触させないように離間させて設けるのがよい。」と記載されている。

イ.ところで、一般に、半導体装置における「パッシベーション」層といえば、絶縁層、表面を安定化させる不動態化層、装置全体の保護層のいずれかの役割を持つ層をさすことは、当業者の技術常識である。

ウ.一方、第2.3.(2)(2-2)ア.a.?d.で摘記したように、引用例2には、
「半導体材料(シリコン)ウェハ1」からなる「基板2」に「レーザービームによって背面から穿孔」して「孔」「(ホール)」「12」を形成し、「ウェハ1の後部表面10とホール12の側壁を完全に覆う」酸化膜からなる「ホール絶縁層15」を形成した後に、「ホール12の壁」を「均一に覆う」ための「第1の金属層」と「電気メッキにより成長させた第2の金属層」とからなる「貫通接触を形成するための導電層16」を形成し、その後、「基板2」の「前面から経路を開け」て「導電層16は前面からアクセス可能」とすることで、「基板2」上に形成した「デバイス」の「電極7」と「導電層16のパッド領域21」の間で「直接的な電気的接続を可能にする」、
ことが記載されている。
すなわち、「半導体材料からなる基体10と、該基体10の表側に形成された半導体素子12と、該半導体素子12上に順次に設けられた表側配線金属16と、前記基体10の裏側に設けた裏側配線金属18とを備え、前記表側配線金属16と前記裏側配線金属18とをバイアホール38を介し電気的に接続してなる」引用発明と同様に、「基板2」の「前面」に形成した「デバイス」の「電極7」と、「基板2」の「背面」に形成した「導電層16のパッド領域21」を備え、前記「電極7」と前記「導電層16のパッド領域21」とを、前記「基板2」の「背面」から穿孔したビアホールである「ホール12」を介して電気的に接続してなる半導体装置において、前記「ホール12」を介する電気的な接続を得るための「導電層16」を、「ホール絶縁層15」を介して、「ウェハ1の後部表面10とホール12の側壁」上に設けることが、引用例2には記載されている。
ここで、「ホール絶縁層15」は電気的な「絶縁」体である。
したがって、引用例2には、少なくともビアホールの側壁に「絶縁層」を形成することで、「デバイス」を形成した基板と前記ビアホールとを電気的に「絶縁」して、前記「デバイス」を形成した基板と前記ビアホールとを電気的に離間させたことが記載されていると認められる。

エ.なお、引用例2に記載された「基板2」は、引用発明の「基体10」が「半絶縁牲GaAs基板」からなるのとは異なり、「半導体材料(シリコン)ウェハ1」からなる。
しかしながら、以下で指摘する周知例1及び周知例2に記載されるように、半導体素子を形成した基板が「GaAs基板」からなる場合であっても、少なくともビアホールの側壁に「絶縁層」を形成することで、前記半導体素子を形成した基板と前記ビアホールとを電気的に離間させたことにより、前記半導体素子と前記ビアホールとの間で、前記基板を介して不所望の電流が流れることを防止することは、本願の優先権主張の日において既に周知技術であった。

オ.そうすると、引用発明において、少なくとも「バイアホール38」の側壁に「絶縁層」を形成することにより、「半導体素子12」を形成した「基体10」と「バイアホール38」とを電気的に離間させて、「半導体素子12」と「バイアホール38」の間で「基体10」を介して不所望の電流が流れることを防止することは、当業者が容易に想到し得たものと認められる。
このとき、当然に、引用発明の「テーパー状をなすバイアホール38を形成する工程」と「前記表側配線金属16と直接に接触し電気的に接続する裏側配線金属18」を「形成する工程」の間に、「バイアホール38」の側壁に「絶縁層」を形成する工程が設けられるものである。
したがって、相違点2は、引用例2に記載の技術及び周知技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。

カ.周知例1:特開平03-153057公報
本願の優先権主張の日前に日本国内で頒布された刊行物である特開平03-153057号公報には、「半導体装置」(発明の名称)に関して第1図?第3図とともに、次の記載がある。
a.「第3図は従来の半導体装置を示す断面図であり、同図において、(1)はソース電極、(2)はゲート電極、(3)はドレイン電極、(4)は配線金属、(5)は動作層、(6)はバッファ層、(7)は例えばGaAsの半絶縁性半導体基板、(8)は層(5)、(6)及び基板(7)を貫通するバイアホール、(9)は基板(7)の裏面に形成されたPHS(Plated Heat Sink)層、(10)はバイアホール配線層である。」(第1頁下左欄第17行?同頁下右欄第5行)

b.「(作 用)
この発明における半導体装置では、装置本体とバイアホール配線層とを電気的に絶縁し、双方の間でリーク電流が流れるのを阻止する。」(第3頁上左欄第12?15行)

c.「この半導体装置では、動作層(5)、バッファ層(6)、半導体基板(7)を貫通するバイアホール(8)を開口後、CVD法等によってそのバイアホール内面にシリコン窒化膜やシリコン酸化膜等の絶縁膜(11)を形成し、その後に、その絶縁膜上にバイアホール配線層(10)を形成し、その配線層によってソース電極(1)とPHS層(9)とを電気的に接続するように構成されている。
それ故、ソース電極(1)、ゲート電極(2)、ドレイン電極(3)を有するトランジスタかバイアホール配線層(10)及びPHS層(9)を介して接地されていても、動作層(5)、バッファ層(6)、半導体基板(7)とバイアホール配線層(10)は絶縁膜(11)によって絶縁されているので、従来の半導体装置のようにリーク電流が流れることはない。」

キ.周知例2:特開平09-260405号公報
本願の優先権主張の日前に日本国内で頒布された刊行物である特開平09-260405公報には、「半導体装置とその製造方法」(発明の名称)に関して図1?図26とともに、次の記載がある。
a.「【0038】実施の形態4
……(中略)……
【0042】次いで、レジストパターン65を除去し、蒸着・リフトオフ法を用いて後にバイアホール42を設ける位置のアイソレーション領域41表面上に密着させるとともにソース電極と接続されたバイアホール上部電極45を形成する。更にGaAs基板60の一主面と互いに対向する他主面602上にレジストを塗布し、写真製版工程によりバイアホール上部電極45と対向する位置に開孔を有するレジストパターンを形成し、このレジストパターンをマスクとしてエッチングによりバイアホール上部電極45の裏面が露呈するまで、GaAs基板60、p型GaAs層61およびn型GaAs層62が除去され、内壁421で囲まれたバイアホール42が形成される。このときに使用されるエッチング液は、例えば硫酸溶液が用いられる。
【0043】この後、レジストパターンを除去し、GaAs基板60の他主面602の表面上から、バイアホール42の内壁421を含んでGaAs基板60の他主面602の一部または全面にわたってその表層に、例えばB+イオンを注入し不導体化する。68はこの不導体化層である。図14はこの工程で形成された半導体装置の部分断面図である。
【0044】その後、不導体化層68の表面を含んで、GaAs基板60の上記他主面602及びバイアホール上部電極45の露呈された裏面上に例えば電解メッキ法を用いて裏面電極43が形成される。この工程で形成された半導体装置は図15により示される。この実施の形態により形成された半導体装置では、不導体化層68により裏面電極43とp型バッファ層34と裏面電極43との電気的な導通がなされないので、ゲート電極38-ソース電極40間にリーク電流が流れるのを防止でき、ゲート・ソース間耐圧が劣化を防止することができる。」

b.「【0047】実施の形態5
図16、図17及び図18はこの発明のさらに他の実施の一形態に係る半導体装置の製造方法の各工程における部分断面図である。この実施の形態による製造方法では、内壁421で囲まれたバイアホール42を形成するまで、実施の形態5の製法と同様に形成する。図16はバイアホール42の形成が終了した段階での半導体装置の部分断面図である。次にレジストパターン66を残した状態で、レジストパターン66の表面上から例えばSiONなどの絶縁膜70を、例えばプラズマCVD法などにより、厚さ500Å形成する。図17はこの工程における半導体装置の部分断面図である。
【0048】更にウエハの裏面からRIEによりバイアホール上部電極45に接する部分の絶縁膜70を選択的に除去する。この後レジストパターン66を除去し、GaAs基板60の他主面602、バイアホール42の内壁421上に残った絶縁膜70及びバイアホール上部電極45の露呈された裏面上に例えば電解メッキ法を用いて裏面電極43が形成される。図18はこの工程における半導体装置の部分断面図である。
【0049】この実施の形態による半導体装置の製造方法によれば、バイアホール上部電極45と接続している裏面電極43とバッファ層34になるp型GaAs層61との間に絶縁膜70が介在しているので、ゲート電極38とソース電極40との間にリーク電流が流れず、ゲート・ソース間耐圧が劣化しない半導体装置を形成できるのであるが、この製造に当たって、バイアホール42を形成するレジストパターン66をの残したままで、絶縁膜70形成を形成し、レジストパターン66に形成されている開孔を利用してウエハの裏面からRIEによりバイアホール上部電極45に接する部分の絶縁膜70を除去するので、バイアホール形成後に形成される絶縁膜の部分的除去のためのマスクパターン形成工程を省略することができ、工程が簡略化される。」

c.「【0050】実施の形態6
……(中略)……
【0051】バイアホール42を形成した後、ウエットエッチングのためにバイアホール42の開孔部の内壁421周縁から庇状にせりだしたレジストを開孔部の内壁421周縁に一致させるように除去し、レジストパターン66の開孔とバイアホール42の開孔を一致させ、ウエハを回転させながらレジストパターン66の上方から斜め蒸着法により、例えばSiOなどの絶縁膜70をバイアホール上部電極45の露呈された裏面を除くp型GaAs層61を含むバイアホール42の内壁421上に厚さ500Å程度の絶縁膜70を形成する。図19及び図20はこの工程における半導体装置の部分断面図である。
【0052】次にレジストパターン66を除去し、GaAs基板60の他主面602、バイアホール42の内壁421上に残った絶縁膜70及びバイアホール上部電極45の露呈された裏面上に例えば電解メッキ法を用いて裏面電極43が形成される。図21はこの工程における半導体装置の部分断面図である。
【0053】この実施の形態による半導体装置の製造方法によれば、バイアホール上部電極45と接続している裏面電極43とバッファ層34になるp型GaAs層61との間に絶縁膜70が介在しているので、ゲート電極38とソース電極40との間にリーク電流が流れず、ゲート・ソース間耐圧が劣化しない半導体装置を形成できるのであるが、この製造に当たって、バイアホール42を形成するレジストパターン66をの残したままで、レジストパターン66の開孔とバイアホール42の開孔を一致させ、ウエハを回転させながらレジストパターン66の上方から斜め蒸着法により絶縁膜70形成を形成するので、バイアホール形成後に形成される絶縁膜の部分的除去のためのマスクパターン形成工程を省略することができ、工程が簡略化される。」

(5)独立特許要件の検討のまとめ
以上のとおり、相違点1及び相違点2に係る構成とすることは、引用発明、引用例2に記載の技術及び周知技術から当業者が容易に想到することができたものである。
したがって、補正発明は、引用例1に記載された発明、引用例2に記載の技術及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。

5.小括
以上のとおりであるから、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3.本願発明について
1.本願発明
以上のとおり、本件補正(平成25年11月13日に提出された手続補正書による手続補正)は却下された。
したがって、本願の請求項1?27に係る発明は、平成25年2月25日に提出された手続補正書によって補正された特許請求の範囲の記載からみて、その特許請求の範囲の請求項1?27に記載されたとおりのものであり、そのうち、請求項1に係る発明(以下「本願発明」という。)は次のとおりである。

「特に電気的な用途に適している半導電性基板または非導電性基板に導電性ブッシングを製作する方法において、前記基板(13)の前面に1つまたは複数の層(5)ならびに前記層の内部または表面にある少なくとも1つの導電性の接触構造(0)が設けられており、
(a)前記半導電性基板または非導電性基板(13)を用意するステップと、
(b)前記層(5)を貫いて延びる、前記前面を起点とする少なくとも1つの切欠き(1)を少なくとも1つの導電性の前記接触構造(0)の横に形成するステップと、
(c)少なくとも導電性の前記接触構造(0)から前記切欠き(1)の底面まで達する導電性構造(3)を塗布して、該構造が導電性の接触個所(6)を形成するようにするステップと
(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップと、
(e)前記ステップ(d)で生じた前記切欠きの側壁に、パッシベーション層(8)を析出する工程、及びこの後に、
(f)それぞれの前記接触個所(6)と前記基板の裏側の表面(10,11,12)との間で、複数または少なくとも1つの前記切欠き(7)を貫いて導電接続を成立させる導電性構造(9)の塗布を前記基板の裏面から行うステップとを含んでおり、
1つまたは複数の裏面側の前記切欠き(7)は前記基板の前面の方向に狭まっていく横断面を有しており、および/または1つまたは複数の前面側の前記切欠き(1)は前記接触個所(6)の方向に狭まっていく横断面を有していることを特徴とする方法。」

2.引用例の記載と引用発明
引用例1及び引用例2の記載については、それぞれ、第2.3.(2)(2-1)ア.a.?h.及び第2.3.(2)(2-2)ア.a.?d.において摘記したとおりである。
そして、引用発明については、第2.3.(2)(2-1)イ.において認定したとおりである。

3.対比・判断
ア.第2.2.(1)?(4)で指摘したように、本件補正後の請求項1に係る発明(すなわち、補正発明)は、本件補正前の請求項1に係る発明(すなわち、本願発明)に対して、本件補正後は「次いで」との語句を加入することで、「(c)少なくとも導電性の前記接触構造(0)から前記切欠き(1)の底面まで達する導電性構造(3)を塗布して、該構造が導電性の接触個所(6)を形成するようにするステップ」を実行した後で、「(d)前記基板にその裏面から少なくとも1つの切欠き(7)を形成し、切欠き(7)が、前記基板の前面において、前記導電性の接触個所(6)又は複数の導電性の接触個所(6)の一部が存在する箇所、又は該箇所の一部の下で終わるようにするステップ」を実行することを限定した点と、「ステップ(d)」の実行の際は「導電性の接触個所(6)が、向い合う面ないし表面についてのガス不透過性のシール材を構成し」ていることを限定した点とで相違するものの、その他の点に関しては、補正発明と本願発明とで実質的な差異はない。
したがって、逆に言えば、本願発明は、補正発明から上記各限定をなくしたものである。

イ.そうすると、本願発明の構成要件をすべて含み、これをより限定したものである補正発明が、第2.3.において検討したとおり、引用例1に記載された発明、引用例2に記載の技術及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例1に記載された発明、引用例2に記載の技術及び周知技術に基づいて当業者が容易に発明をすることができたものである。


第4.結言
以上のとおり、本願発明は、引用例1に記載された発明、引用例2に記載の技術及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。

よって、結論のとおり審決する。
 
審理終結日 2014-09-17 
結審通知日 2014-09-24 
審決日 2014-10-10 
出願番号 特願2008-539431(P2008-539431)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 脇水 佳弘小田 浩  
特許庁審判長 松本 貢
特許庁審判官 恩田 春香
鈴木 匡明
発明の名称 非導電性または半導電性の基板に導電性ブッシングを製作する方法  
代理人 江藤 聡明  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ