ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
---|---|
管理番号 | 1317487 |
審判番号 | 不服2015-6976 |
総通号数 | 201 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2016-09-30 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2015-04-14 |
確定日 | 2016-07-26 |
事件の表示 | 特願2011- 10289「バンプオンリード相互接続を形成する半導体素子および方法」拒絶査定不服審判事件〔平成24年 6月21日出願公開、特開2012-119649〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
第1.手続の経緯 本願は、平成23年1月20日(パリ条約による優先権主張2010年12月3日、アメリカ合衆国)の外国語書面出願であって、平成26年5月15日付けの拒絶理由通知に対して、同年8月18日に意見書及び手続補正書が提出されたが、平成27年1月16日付けで拒絶査定がなされ、これに対して、同年4月14日に拒絶査定を不服とする審判請求がなされるとともに手続補正書が提出されたものである。 第2.補正却下の決定 [補正却下の決定の結論] 平成27年4月14日に提出された手続補正書によりなされた手続補正(以下「本件補正」という。)を却下する。 [理由] 1.本件補正の内容 本件補正は、平成26年8月18日に提出された手続補正書により補正された特許請求の範囲の記載を補正するものであり、補正前後の特許請求の範囲は以下のとおりである。 (補正前の特許請求の範囲) 「 【請求項1】 半導体素子を作製する方法であって、該方法は、 複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、ことと、 基板を提供することと、 前記基板上に相互接続部位を含む複数の伝導性トレースを形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さく、前記複数の伝導性トレースのそれぞれの1つの幅の1.2倍よりも小さい幅を各相互接続部位は含む、ことと、 前記複数の複合相互接続のうちのそれぞれの1つが前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように、前記複合相互接続の前記可融性部分を変形させる力を適用することにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着することと を含む、方法。 【請求項2】 前記複数の複合相互接続のうちのそれぞれの1つの前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項1に記載の方法。 【請求項3】 前記複数の複合相互接続のうちのそれぞれの1つの前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、または共晶はんだを含む、請求項1に記載の方法。 【請求項4】 前記複数の複合相互接続のうちのそれぞれの1つは、伝導柱と、前記伝導柱上に形成されたバンプとを含む、請求項1に記載の方法。 【請求項5】 前記複数の複合相互接続のうちのそれぞれの1つは、バンプを含む、請求項1に記載の方法。 【請求項6】 半導体ダイと、 基板と、 前記基板上に形成される、複数の相互接続部位を含む複数の伝導性トレースであって、 前記複数の相互接続部位のうちのそれぞれの1つの幅は、前記複数の伝導性トレースのうちのそれぞれの1つの幅の1.2倍よりも小さい、複数の伝導性トレースと、 前記基板上で前記半導体ダイと前記相互接続部位との間に形成された複数の相互接続構造であって、前記相互接続構造は、相互接続部位に接着され、各相互接続構造は、伝導性トレースに沿った前記相互接続構造の長さよりも狭い前記相互接続構造を横断する幅を含む、複数の相互接続構造と、 前記半導体ダイと前記基板との間に堆積させられた封入材と を備える、半導体素子。 【請求項7】 前記相互接続構造は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む非可融性 部分を含む、請求項6に記載の半導体素子。 【請求項8】 前記相互接続構造は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、または共晶はんだを含む可融性部分を含む、請求項6に記載の半導体素子。 【請求項9】 前記相互接続構造は、伝導柱と、前記伝導柱上に形成されたバンプとを含む、請求項6に記載の半導体素子。 【請求項10】 半導体素子を作製する方法であって、該方法は、 半導体ダイを提供することと、 基板を提供することと、 前記基板上に、相互接続部位を含む伝導性トレースを形成することであって、前記相互接続部位の幅は、前記伝導性トレースの幅の1.2倍よりも小さい、ことと、 前記半導体ダイの上方に相互接続構造を形成することと、 前記相互接続構造を前記相互接続部位の上に変形させるために十分な力を適用することにより、前記相互接続部位に前記相互接続構造を接着することと を含む、方法。 【請求項11】 前記相互接続部位の幅は、前記相互接続構造の幅よりも小さい、請求項10に記載の方法。 【請求項12】 前記相互接続構造は、 伝導柱と、 前記伝導柱上に形成されたバンプと を含む、請求項10に記載の方法。 【請求項13】 前記相互接続構造は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む非可融性部分を含む、請求項10に記載の方法。 【請求項14】 前記相互接続構造は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、または共晶はんだを含む可融性部分を含む、請求項10に記載の方法。」 (補正後の特許請求の範囲) 「 【請求項1】 半導体素子を作製する方法であって、前記方法は、 複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、ことと、 基板を提供することと、 接着剤で覆われた複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さく、前記複数の伝導性トレースのそれぞれの1つの幅の1.2倍よりも小さい幅を各相互接続部位は含む、ことと、 前記接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、前記複数の複合相互接続と前記複数の相互接続部位との間から前記接着剤を変位させ、かつ、前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように前記複合相互接続の前記可融性部分を変形させる力を適用することと、 前記接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させることと、 前記適用される力を下降させた後に、前記複合相互接続の前記可融性部分を再溶融させるために十分な温度まで温度を上昇させることと を行うことにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着することと を含む、方法。 【請求項2】 前記複数の複合相互接続のうちのそれぞれの1つの前記非可融性部分は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む、請求項1に記載の方法。 【請求項3】 前記複数の複合相互接続のうちのそれぞれの1つの前記可融性部分は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、または共晶はんだを含む、請求項1に記載の方法。 【請求項4】 前記複数の複合相互接続のうちのそれぞれの1つは、伝導柱と、前記伝導柱上に形成されたバンプとを含む、請求項1に記載の方法。 【請求項5】 前記複数の複合相互接続のうちのそれぞれの1つは、バンプを含む、請求項1に記載の方法。 【請求項6】 半導体ダイと、 基板と、 前記基板上に形成される、複数の相互接続部位を含む複数の伝導性トレースであって、前記複数の相互接続部位のうちのそれぞれの1つの幅は、前記複数の伝導性トレースのうちのそれぞれの1つの幅の1.2倍よりも小さい、複数の伝導性トレースと、 前記基板上で前記半導体ダイと前記相互接続部位との間に形成された複数の相互接続構造であって、前記相互接続構造は、相互接続部位に接着され、各相互接続構造は、可融性部分を含み、前記可融性部分は、前記相互接続構造を横断する幅を有し、前記可融性部分の幅は、伝導性トレースに沿った前記相互接続構造の長さよりも狭い、複数の相互接続構造と、 前記半導体ダイと前記基板との間に堆積させられた封入材と を備える、半導体素子。 【請求項7】 前記相互接続構造は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む非可融性部分を含む、請求項6に記載の半導体素子。 【請求項8】 前記相互接続構造は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、または共晶はんだを含む可融性部分を含む、請求項6に記載の半導体素子。 【請求項9】 前記相互接続構造は、伝導柱と、前記伝導柱上に形成されたバンプとを含む、請求項6に記載の半導体素子。 【請求項10】 半導体素子を作製する方法であって、前記方法は、 半導体ダイを提供することと、 基板を提供することと、 前記基板上に、相互接続部位を含む伝導性トレースを形成することであって、前記相互接続部位の幅は、前記伝導性トレースの幅の1.2倍よりも小さい、ことと、 前記半導体ダイの上方に相互接続構造を形成することと、 前記相互接続構造を前記相互接続部位の頂面および側面を覆うように変形させるために十分な力を適用することにより、機械的接続を確立することと、 前記相互接続構造が前記相互接続部位の上に変形された後に、前記相互接続構造を再溶融させるために十分な温度まで温度を上昇させることと を行うことにより、前記相互接続部位に前記相互接続構造を接着することと を含む、方法。 【請求項11】 前記相互接続部位の幅は、前記相互接続構造の幅よりも小さい、請求項10に記載の方法。 【請求項12】 前記相互接続構造は、 伝導柱と、 前記伝導柱上に形成されたバンプと を含む、請求項10に記載の方法。 【請求項13】 前記相互接続構造は、金、銅、ニッケル、鉛はんだ、または鉛スズ合金を含む非可融性部分を含む、請求項10に記載の方法。 【請求項14】 前記相互接続構造は、スズ、無鉛合金、スズ銀合金、スズ・銀・銅合金、スズ・銀・インジウム合金、または共晶はんだを含む可融性部分を含む、請求項10に記載の方法。」 本件補正の内容を整理すると、以下のとおりである。 (1)補正事項1 本件補正前の請求項1の「半導体素子を作製する方法であって、該方法は」という記載を、本件補正後の請求項1にあっては、「半導体素子を作製する方法であって、前記方法は」と補正する。 (2)補正事項2 本件補正前の請求項1の「前記基板上に相互接続部位を含む複数の伝導性トレースを形成することであって」という記載を、本件補正後の請求項1にあっては、「接着剤で覆われた複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成することであって」と補正する。 (3)補正事項3 本件補正前の請求項1の「前記複数の複合相互接続のうちのそれぞれの1つが前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように、前記複合相互接続の前記可融性部分を変形させる力を適用することにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」という記載を、本件補正後の請求項1にあっては、「前記接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、前記複数の複合相互接続と前記複数の相互接続部位との間から前記接着剤を変位させ、かつ、前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように前記複合相互接続の前記可融性部分を変形させる力を適用することと、 前記接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させることと、 前記適用される力を下降させた後に、前記複合相互接続の前記可融性部分を再溶融させるために十分な温度まで温度を上昇させることと を行うことにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」と補正する。 (4)補正事項4 本件補正前の請求項6の「各相互接続構造は、伝導性トレースに沿った前記相互接続構造の長さよりも狭い前記相互接続構造を横断する幅を含む」という記載を、本件補正後の請求項6にあっては、「各相互接続構造は、可融性部分を含み、前記可融性部分は、前記相互接続構造を横断する幅を有し、前記可融性部分の幅は、伝導性トレースに沿った前記相互接続構造の長さよりも狭い」と補正する。 (5)補正事項5 本件補正前の請求項10の「半導体素子を作製する方法であって、該方法は」という記載を、本件補正後の請求項10にあっては、「半導体素子を作製する方法であって、前記方法は」と補正する。 (6)補正事項6 本件補正前の請求項10の「前記相互接続構造を前記相互接続部位の上に変形させるために十分な力を適用することにより、前記相互接続部位に前記相互接続構造を接着すること」という記載を、本件補正後の請求項10にあっては、「前記相互接続構造を前記相互接続部位の頂面および側面を覆うように変形させるために十分な力を適用することにより、機械的接続を確立することと、 前記相互接続構造が前記相互接続部位の上に変形された後に、前記相互接続構造を再溶融させるために十分な温度まで温度を上昇させることと を行うことにより、前記相互接続部位に前記相互接続構造を接着すること」と補正する。 2.新規事項の有無と補正目的の適否 (1)補正事項1について ア 補正事項1の補正が、本願の願書に最初に添付された明細書、特許請求の範囲及び図面(以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであることは明らかである。 よって、補正事項1の補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、補正事項1は、特許法第17条の2第3項の規定に適合する。 イ また、補正事項1の補正は、補正後の「前記方法」の「方法」が、同じ請求項1において前記されている「半導体素子を作製する方法」を指すことを明示するための補正であるといえる。 したがって、補正事項1の補正は、請求項1の構成を実質的に変更する補正ではないから、特許法第17条の2第5項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 よって、補正事項1の補正は特許法第17条の2第5項に規定する要件を満たす。 (2)補正事項2について ア 補正事項2の補正は、当初明細書等における明細書の段落【0057】の「図13aでは、基板170は、伝導性トレース172を伴うダイ取付面を有し、トレース上の相互接続部位は、接着剤174で覆われる。」という記載に基づいているものと認められる。 したがって、補正事項2の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 よって、補正事項2の補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項の規定に適合する。 イ また、補正事項2の補正は、補正前の請求項1に係る発明の発明特定事項である「相互接続部位」に対して、「接着剤で覆われ」るという技術的限定を加えるものである。 したがって、補正事項2の補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 よって、補正事項2の補正は特許法第17条の2第5項に規定する要件を満たす。 (3)補正事項3について ア 補正事項3の補正は、当初明細書等における明細書の段落【0059】の「初期時間tiから始まり、力は、部分188の間にFiから変位/変形力Fdまで急速に増加させられ、部分190の間のある時間にわたって、その力で保持される。力Fdは、バンプとリードの噛合面との間から離れて接着剤を変位させるのに十分である。力Fdは、噛合面上にバンプの可融性部分を変形させ、酸化膜を破り、良好な金属間接続を形成するのに十分である。」という記載、段落【0060】の「温度もまた、部分192の間に初期温度Tiからゲル温度Tgまで急速に上昇させられる。ゲル温度Tgは、接着剤をゲルまで部分的に硬化させるのに十分な温度である。」という記載、及び、段落【0061】の「いったん接着剤が十分な程度まで部分的に硬化すると、部分195の間に、十室的にゼロの力、または構成要素の重量のみまで、圧力を急速に下降させることができる。次いで、温度は、部分196の間に、バンプの可融性部分を再溶融させるのに十分な温度Tmまで急速にさらに上昇させられ、アセンブリは、部分198の間に、トレース上にはんだ再溶融を完全に形成するのに十分な、好ましくは、必ずしも完全ではないが実質的に接着剤を硬化させるのに十分な時間tmelt/cureにわたって、再溶融温度Tmで保持される。」という記載に基づいているものと認められる。 したがって、補正事項3の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 よって、補正事項3の補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項の規定に適合する。 イ また、補正事項3の補正は、補正前の請求項1に係る発明の発明特定事項である「前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」を、「前記接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、前記複数の複合相互接続と前記複数の相互接続部位との間から前記接着剤を変位させ、かつ、前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように前記複合相互接続の前記可融性部分を変形させる力を適用することと、 前記接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させることと、 前記適用される力を下降させた後に、前記複合相互接続の前記可融性部分を再溶融させるために十分な温度まで温度を上昇させることと を行う」ことにより実現する、という技術的限定を加えるものである。 したがって、補正事項3の補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 よって、補正事項3の補正は特許法第17条の2第5項に規定する要件を満たす。 (4)補正事項4について ア 補正事項4の補正は、当初明細書等における明細書の段落【0088】の「図18a-18dは、半導体ダイ224、および非可融性または非折り畳み式部分264と、可融性または折り畳み式部分266とを有する、細長い複合バンプ262のBOL実施形態を示す。」という記載、及び、段落【0089】の「半導体ダイ224は、図18aに示されるように、複合バンプ262が基板270上に形成された伝導性トレース268上の相互接続部位と整合されるように位置付けられる。複合バンプ262は、伝導性トレース268に沿って先細であり、すなわち、複合バンプは、伝導性トレース268の長さに沿って長く、伝導性トレースを横断して狭い、楔形を有する。複合バンプ262の先細側面は、伝導性トレース268の長さに沿って生じる。図18aの図は、伝導性トレース268と同一線上にある、短いほうの側面または狭小先細を示す。図18aに垂直である、図18bの図は、楔形の複合バンプ262の長いほうの側面を示す。複合バンプ262の短いほうの側面は、伝導性トレース268よりも幅広い。」という記載に基づいているものと認められる。 したがって、補正事項4の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 よって、補正事項4の補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項の規定に適合する。 イ また、補正事項4の補正は、補正前の請求項1に係る発明の発明特定事項である「相互接続構造」に対して、「可融性部分を含み、前記可融性部分は、前記相互接続構造を横断する幅を有し、前記可融性部分の幅は、伝導性トレースに沿った前記相互接続構造の長さよりも狭い」という技術的特徴を加えるものである。 したがって、補正事項4の補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 よって、補正事項4の補正は特許法第17条の2第5項に規定する要件を満たす。 (5)補正事項5について ア 補正事項5の補正が、本願の願書に最初に添付された明細書、特許請求の範囲及び図面(以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものであることは明らかである。 よって、補正事項5の補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、補正事項5は、特許法第17条の2第3項の規定に適合する。 イ また、補正事項5の補正は、補正後の「前記方法」の「方法」が、同じ請求項10において前記されている「半導体素子を作製する方法」を指すことを明示するための補正であるといえる。 したがって、補正事項5の補正は、請求項10の構成を実質的に変更する補正ではないから、特許法第17条の2第5項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 よって、補正事項5の補正は特許法第17条の2第5項に規定する要件を満たす。 (6)補正事項6について ア 補正事項6の補正は、当初明細書等における明細書の段落【0075】の「圧力または力Fは、伝導性トレース256上にバンプ材料234を押し付けるように、半導体ダイ224の裏面228に印加される。力Fは、高温で印加することができる。バンプ材料234の柔軟性により、バンプ材料は、伝導性トレース256の頂面および側面の周囲で変形または押出し、BOLと呼ばれる。具体的には、圧力の印加は、約200グラムの垂直荷重と同等の力Fの下で、約25μmより大きい塑性変形をバンプ材料234に受けさせ、図17bに示されるように、伝導性トレースの頂面および側面を覆わせる。バンプ材料234はまた、バンプ材料を伝導性トレースと物理的接触させ、次いで、リフロー温度下でバンプ材料をリフローすることによって、伝導性トレース256に冶金接続することもできる。」という記載に基づいているものと認められる。 したがって、補正事項6の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。 よって、補正事項6の補正は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項の規定に適合する。 イ また、補正事項6の補正は、補正前の請求項10に係る発明の発明特定事項である「前記相互接続部位に前記相互接続構造を接着すること」を、「前記相互接続構造を前記相互接続部位の頂面および側面を覆うように変形させるために十分な力を適用することにより、機械的接続を確立することと、 前記相互接続構造が前記相互接続部位の上に変形された後に、前記相互接続構造を再溶融させるために十分な温度まで温度を上昇させることと を行う」ことにより実現する、という技術的限定を加えるものである。 したがって、補正事項6の補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 よって、補正事項6の補正は特許法第17条の2第5項に規定する要件を満たす。 (7)新規事項の有無と補正目的の適否のまとめ 以上から、本件補正は、特許法第17条の2第3項の規定を満たすとともに、特許法第17条の2第5項に規定する要件を満たす。 3.独立特許要件 以上のとおり、本件補正は、特許法第17条の2第5項第2号に規定する特許請求の範囲の減縮を目的とする補正を含んでいる。 そこで、本件補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものかどうかを、その請求項1に係る発明について検討する。 (1)補正発明 本件補正後の請求項1?14に係る発明は、本件補正後の特許請求の範囲の請求項1?14に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「補正発明」という。)は、再掲すると、次のとおりである。 「半導体素子を作製する方法であって、前記方法は、 複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、ことと、 基板を提供することと、 接着剤で覆われた複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さく、前記複数の伝導性トレースのそれぞれの1つの幅の1.2倍よりも小さい幅を各相互接続部位は含む、ことと、 前記接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、前記複数の複合相互接続と前記複数の相互接続部位との間から前記接着剤を変位させ、かつ、前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように前記複合相互接続の前記可融性部分を変形させる力を適用することと、 前記接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させることと、 前記適用される力を下降させた後に、前記複合相互接続の前記可融性部分を再溶融させるために十分な温度まで温度を上昇させることと を行うことにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着することと を含む、方法。」 (2)引用例1の記載事項と引用発明 ア 引用例1の記載事項 本願の優先権主張の日前に頒布され、原査定の根拠となった平成26年5月15日付けの拒絶理由通知に引用された刊行物である、国際公開第2010/67610号(以下「引用例1」という。)には、「半導体モジュール、半導体モジュールの製造方法および携帯機器」(発明の名称)に関して、図1?図4(D)とともに、次の記載がある(下線は、参考のため、当審において付したもの。以下、他の刊行物について同じ。)。 (ア)「[0017] (実施の形態1) 図1は、実施の形態1に係る半導体モジュールの構成を示す断面図である。半導体モジュール10は、素子搭載用基板20および半導体素子30を備える。半導体素子30は、素子電極(外部電極端子)が形成された電極形成面をフェイスダウンした状態で素子搭載用基板20に実装され、当該素子電極と、素子搭載用基板20に設けられた電極端子とがはんだを用いて電気的に接続されている。すなわち、半導体素子30は素子搭載用基板20にフリップチップ接続されている。 [0018] 素子搭載用基板20は、絶縁樹脂層22と、絶縁樹脂層22の一方の主表面(半導体素子搭載側)に設けられた配線層24、保護層28と、絶縁樹脂層22の他方の主表面に設けられた配線層26、保護層28、はんだボール80を備える。」 (イ)「[0021] 図2は、基板電極24aを含む配線層24のパターンの一例を示す平面図である。基板電極24aは、配線層24の一部から突出した櫛状をなしており(櫛状電極)、一対の櫛状電極が互いに対向し、一方の櫛状電極の櫛歯状部と他方の櫛状電極の櫛歯状部が互い違いに併設した構造を有する。フリップチップ接続用のはんだは、基板電極24aの上に形成される。なお、図2のA-A’線は、隣接する基板電極24aを最短距離で結ぶ線に相当し、図1は図2のA-A’線に沿った断面図に相当する。なお、図2に示す領域Rは、半導体装置30が搭載される領域を示す。」 (ウ)「[0026] 半導体素子30は、IC(集積回路)、LSI(大規模集積回路)などの能動素子である。半導体素子30の電極形成面には、素子搭載用基板20に設けられた基板電極24aに対応して素子電極32(電極パッド)が設けられており、素子電極32の表面に銅ポスト33が形成されている。銅ポスト33の断面形状は素子電極32と同様である。この銅ポスト33と基板電極24aとがはんだ70により接続されている。素子電極32および銅ポスト33は、本発明の「第2の電極」に相当する。なお、銅ポスト33を介さずに、素子電極32と基板電極24aとがはんだ70により接続されていてもよい。この場合には、素子電極32が本発明の「第2の電極」に相当する。また、はんだ70は、本発明の「導電性接続部材」に相当する。」 (エ)「[0028] ここで、基板電極24aの特徴について説明する。 [0029] 隣接する基板電極24aを結ぶ線に沿った断面において、基板電極24aの幅L1は、基板電極24aに対応する素子電極32の幅L2に比べて狭くなっている。より好ましくは、隣接する基板電極24aの間隔をS1、隣接する素子電極32の間隔をS2としたとき、基板電極24aのL/S比(L1/S1)は、素子電極32のL/S(L2/S2)より小さい。また、基板電極24aの高さHは、基板電極24aの幅L1より高くなっており、H>L1という関係が成り立っている。 [0030] この他、基板電極24aの側面は、基板電極24aの内側に傾いている。言い換えると、素子搭載用基板20の基板面と基板電極24aの側面とのなす角は鋭角である。この条件を満たせば、基板電極24aの形状は特に限定されないが、たとえば、隣接する基板電極24aを結ぶ線に沿った断面における基板電極24aの形状は略三角形状、台形状である。 [0031] 以上の構成によれば、はんだ70が横方向(素子搭載用基板20の面方向)に広がることが抑制されるため、はんだ70が素子電極32の幅L2の内側に収まる。より具体的には、はんだ70は、基板電極24aの底辺24b(基板電極24と絶縁樹脂層22とが接する部分)と素子電極32の上辺32aを結ぶ領域内に収まっている。これにより、隣接する基板電極24aおよび素子電極32の間で短絡が生じることが抑制されるため、はんだ接続時の接続信頼性を損なうことなく、基板電極24aおよび素子電極32の狭ピッチ化を図ることができる。」 (オ)「[0034] (実施の形態1の半導体モジュールの製造方法) 実施の形態1に係る素子搭載用基板および半導体モジュールの製造方法について図3および図4を参照して説明する。」 (カ)「[0039] 次に、図3(E)に示すように、レジストパターン100a、100bをマスクとしてウェットエッチングを行うことにより、絶縁樹脂層22の一方の主表面に基板電極24aを含む所定パターンの配線層24を形成する。ここで、隣接する基板電極24aを結ぶ線に沿った断面において、基板電極24aの幅L1が当該基板電極24aに対応する素子電極の幅よりも狭くなるようにパターニングを行う。より好ましくは、隣接する基板電極24aを結ぶ線に沿った断面において、基板電極24aの幅L1と隣接する基板電極24aの間隔S1との比(L1/S1)が、基板電極24aに対応する素子電極の幅L2と隣接する素子電極の間隔S2との比(L2/S2)より小さくなるようにパターニングを行う。また、基板電極24aの側面が基板電極24aの形成領域の内側に傾くようにパターニングを行う。」 (キ)「[0042] 次に、図4(B)に示すように、電極形成面に素子電極32および銅ポスト33が設けられ、銅ポスト33にはんだ70が搭載された半導体素子30を準備する。そして、半導体素子30を素子搭載用基板20の上に搭載する。銅ポスト33は、たとえば、めっき法を用いて形成することができる。 [0043] 次に、図4(C)に示すように、素子搭載用基板20に半導体素子30が搭載された状態で、リフロー工程により対応する銅ポスト33と基板電極24aとをはんだ70を用いて接合し、銅ポスト33と基板電極24aとを電気的に接続する。 [0044] 次に、図4(D)に示すように、半導体素子30と素子搭載用基板20との間にアンダーフィル72を充填する。また、保護層28に設けられた開口部において、配線層26にはんだボール80を搭載する。」 (ク)「基板電極を含む配線層のパターンの一例を示す平面図」である図2には、基板電極24aの幅と配線層24の幅を同程度の幅にすることが記載されている。 (ケ)「実施の形態1に係る半導体モジュールの製造方法を示す工程断面図」である図4(B)及び図4(C)には、リフロー工程によりはんだ70が変形することが記載されている。 イ 引用発明 (ア)引用例1の段落[0034]の「実施の形態1に係る素子搭載用基板および半導体モジュールの製造方法について図3および図4を参照して説明する。」という記載から、引用例1には、「半導体モジュールの製造方法」が記載されている。 (イ)引用例1の段落[0039]の「次に、図3(E)に示すように、レジストパターン100a、100bをマスクとしてウェットエッチングを行うことにより、絶縁樹脂層22の一方の主表面に基板電極24aを含む所定パターンの配線層24を形成する。」という記載から、引用例1には、「絶縁樹脂層22」の一方の主表面に「基板電極24a」を含む所定パターンの「配線層24」を形成することが記載されている。 また引用例1の段落[0039]の「ここで、隣接する基板電極24aを結ぶ線に沿った断面において、基板電極24aの幅L1が当該基板電極24aに対応する素子電極の幅よりも狭くなるようにパターニングを行う。」という記載から、引用例1には、「基板電極24a」の幅L1は当該「基板電極24a」に対応する「素子電極」の幅よりも「狭」いことが記載されている。 また引用例1の段落[0021]の「基板電極24aは、配線層24の一部から突出した櫛状をなしており(櫛状電極)、一対の櫛状電極が互いに対向し、一方の櫛状電極の櫛歯状部と他方の櫛状電極の櫛歯状部が互い違いに併設した構造を有する。」という記載から、引用例1には、「基板電極24a」は「配線層24」の一部から突出した櫛状をなすことが記載されている。 以上をまとめると、引用例1には、「絶縁樹脂層22」の一方の主表面に「基板電極24a」を含む所定パターンの「配線層24」を形成することであって、「基板電極24a」の幅L1は当該「基板電極24a」に対応する「素子電極」の幅よりも「狭」く、「基板電極24a」は「配線層24」の一部から突出した櫛状をなすことが記載されている。 (ウ)引用例1の段落[0042]の「次に、図4(B)に示すように、電極形成面に素子電極32および銅ポスト33が設けられ、銅ポスト33にはんだ70が搭載された半導体素子30を準備する。」という記載から、引用例1には、電極形成面に素子電極32および「銅ポスト33」が設けられ、「銅ポスト33」に「はんだ70」が搭載された「半導体素子」を準備することが記載されている。 また引用例1の段落[0026]の「半導体素子30の電極形成面には、素子搭載用基板20に設けられた基板電極24aに対応して素子電極32(電極パッド)が設けられており、素子電極32の表面に銅ポスト33が形成されている。銅ポスト33の断面形状は素子電極32と同様である。」という記載から、引用例1には、素子電極32の表面に「銅ポスト33」が形成され、「銅ポスト33」の断面形状は素子電極32と同様であることが記載されている。 以上をまとめると、引用例1には、電極形成面に素子電極32および「銅ポスト33」が設けられ、「銅ポスト33」に「はんだ70」が搭載された「半導体素子」を準備することであって、素子電極32の表面に「銅ポスト33」が形成され、「銅ポスト33」の断面形状は素子電極32と同様であることが記載されている。 (エ)引用例1の段落[0043]の「次に、図4(C)に示すように、素子搭載用基板20に半導体素子30が搭載された状態で、リフロー工程により対応する銅ポスト33と基板電極24aとをはんだ70を用いて接合し、銅ポスト33と基板電極24aとを電気的に接続する。」という記載から、引用例1には、素子搭載用基板20に半導体素子30が搭載された状態で、「リフロー工程」により対応する「銅ポスト33」と「基板電極24a」とを「はんだ70」を用いて接合することが記載されている。 また、前記3.(2)ア(ケ)で指摘した図4の図示態様から、引用例1には、リフロー工程によりはんだ70が変形することが記載されている。 また、引用例1の段落[0031]の「より具体的には、はんだ70は、基板電極24aの底辺24b(基板電極24と絶縁樹脂層22とが接する部分)と素子電極32の上辺32aを結ぶ領域内に収まっている。」という記載から、引用例1には、はんだ70は、基板電極24aの底辺24bと素子電極32の上辺32aを結ぶ領域内に収まっていることが記載されている。 以上をまとめると、引用例1には、素子搭載用基板20に半導体素子30が搭載された状態で、「リフロー工程」により対応する「銅ポスト33」と「基板電極24a」とを「はんだ70」を用いて接合することであって、リフロー工程によりはんだ70が変形し、はんだ70は、基板電極24aの底辺24bと素子電極32の上辺32aを結ぶ領域内に収まっていることが記載されている。 (オ).上記(ア)?(エ)の開示内容を総合すると、引用例1には、次の発明(以下「引用発明」という。)が記載されている。 「半導体モジュールの製造方法であって、 絶縁樹脂層22の一方の主表面に基板電極24aを含む所定パターンの配線層24を形成することであって、前記基板電極24aの幅L1は当該基板電極24aに対応する素子電極の幅よりも狭く、前記基板電極24aは前記配線層24の一部から突出した櫛状をなすことと、 電極形成面に素子電極32および銅ポスト33が設けられ、前記銅ポスト33にはんだ70が搭載された半導体素子を準備することであって、前記素子電極32の表面に前記銅ポスト33が形成され、前記銅ポスト33の断面形状は前記素子電極32と同様であることと、 素子搭載用基板20に前記半導体素子30が搭載された状態で、リフロー工程により対応する前記銅ポスト33と前記基板電極24aとを前記はんだ70を用いて接合することであって、リフロー工程により前記はんだ70が変形し、前記はんだ70は、前記基板電極24aの底辺24bと前記素子電極32の上辺32aを結ぶ領域内に収まっていることと を含む、方法。」 (3)引用例2の記載事項 ア 引用例2の記載事項 本願の優先権主張の日前に頒布された刊行物である、特表2007-511103号公報(以下「引用例2」という。)には、「バンプ-オン-リードフリップチップ相互接続」(発明の名称)に関して、図1?図4(D)とともに、次の記載がある。 (ア)「【0037】 バンプ-オン-リード相互接続を形成するための好ましい方法の1つの形態が図10A-10Cに図示されている。」 (イ)「【0039】 前記工程は、図11(A)乃至(D)において更に詳細に示される。図11(A)において、基板212は、導電性の(金属)トレース214と共にダイ取付面上に設けられ、トレース上の相互接続サイトは、接着剤222によって覆われている。ダイ202は、ダイのアクティブ面が基板のダイ取付面側に面するように基板212に関連して配置されると共に、ダイのバンプ204がトレース214上の対応する結合面と位置合わせされるように位置合わせされる(矢A)。ダイと基板とは、バンプがトレース上のそれぞれの結合面に接触するように互いの方向に動かされる。そして、図11(B)で示すように、力はお互いに対してバンプ205とトレース215とを動かすために加えられ、図11(B)において232にて示すように、接着剤を置換すると共に結合面234上及びトレースの端部上にてバンプを変形させる。トレース上のバンプの変形は、良好な電気的接続を形成しつつバンプの接触面上とトレースの結合面上との酸化被膜を壊し、トレースの端部上のバンプの変形は、良好な一時的機械的結合を形成するのに役立つ。図10(A)乃至(C)の例示のように、トレース216の所定の相互接続サイトは図11(B)の平面外にある。図11(C)において236にて示すように、熱は、部分的に接着剤を硬化処理するために加えられる。その後、図11(D)に示すように、熱は、バンプの可融性材料が溶解する原因となるように、十分にバンプの温度を上げるために加えられる。これは、接着剤246の硬化を十分に完了し(完全にそうとは限らないけれども)、リード215上の相互接続サイトで結合面244上へのバンプ245の金属相互接続を完了する。硬化処理された接着剤は、ダイマウントを安定させる。」 (ウ)「【0041】 本発明にかかる工程に対する力と温度との表は、図12において図表として例示される。この表において、時間は水平軸上を左から右まで動き;力プロフィール310は太い実線にて示されており、温度プロフィール320は点線にて示されている。温度プロフィールは、約80℃乃至約90℃の範囲内の温度にて始まる。力プロフィールは、基本的に0から始まる。初期時間t_(i)から始めると、以下で述べるように、力はF_(i)から置換/変形力F_(d)まで急速(ほとんど即座)に上がり312、一定時間その力を保持する314。F_(d)は、バンプとリードの結合面との間から離れて接着剤を置換するのに十分に大きい力である;そして、好ましくは、酸化被膜を破壊すると共に良好な金属-金属(金属)接触を形成している結合面上、及び、いくつかの実施形態においてバンプとリードとの機械的な連結を形成する(「クリープ」変形)ためのリードの端部上で、バンプの可溶性(リード接触)部分を変形するのに十分である。必要な力の合計は、バンプ材料と大きさとに依存すると共にバンプの数に依存しており、過度の実験なしで決定され得る。力が上昇されると、温度もまた急速に初期温度T_(i)からゲル温度T_(g)まで上昇される322。ゲル温度T_(g)は、接着剤を(「ゲル」へ)部分的に硬化処理するのに十分な温度である。F_(d)に達しT_(g)に達する前の瞬間に続いて、接着剤の部分的な硬化が始まる前に上昇した力が接着剤を置換すると共にバンプを変形させることを可能にするのに十分な長さである短いタイムラグt_(def)があるように、力と温度との傾斜は決定されるのが好ましい。アセンブリは、接着剤の部分的な硬化を生じるのに十分な時間t_(gel)、置換/変形圧F_(d)及びゲル温度T_(g)に保持される314,324。接着剤は、十分に硬くなるはずであり、その後は、はんだ再溶解段階の間良好なバンプの外形を保持することが可能である、すなわち、バンプの溶解された可溶性材料の不適当な置換、または溶解された可溶性材料のリードに沿う流れを防止するのに十分に硬くなる。一度、接着剤が十分な範囲に部分的に硬化すると、圧力は、実質的に無力(構成の重量)にまで急速に下方へ傾斜させられる318。その時、温度は、バンプの可溶性の部分(はんだ)を再び溶解するのに十分な温度T_(m)にまで、より遠くに急速に上昇させられ323、アセンブリは、少なくともトレース上ではんだを完全に形成するための十分な、好ましくは、接着剤を実質的に(必然的に完全でなくてもよいけれども )硬化処理するための十分な時間t_(melt/cure)、再溶解温度T_(m)に保持される325。その後、温度は、初期温度T_(i)にまで下方へ傾斜させられ、最終的に周囲温度にまで傾斜させられる328。図12において説明された工程は、5乃至10秒の時間にその経過をたどることができる。」 (エ)上記(ア)?(ウ)で摘記した特に下線を付した箇所の記載事項を総合すると、引用例2には、以下の事項が記載されている。 「トレース上の相互接続サイトは、接着剤によって覆われており、バンプとリードの結合面との間から離れて接着剤を置換するのに十分に大きい力であり、かつ、酸化被膜を破壊すると共に良好な金属-金属(金属)接触を形成している結合面上、及び、バンプとリードとの機械的な連結を形成する(「クリープ」変形)ためのリードの端部上で、バンプの可溶性(リード接触)部分を変形するのに十分な力である置換/変形力Fdまで力を急速に上げ、温度もまた急速に、接着剤を(「ゲル」へ)部分的に効果処理するのに十分な温度であるゲル温度Tgまで上昇させ、その後、接着剤が十分な範囲に部分的に硬化すると、圧力は、実質的に無力(構成の重量)にまで急速に下方へ傾斜させ、温度は、バンプの可溶性の部分(はんだ)を再び溶解するのに十分な温度にまで、より遠くに急速に上昇させることで、バンプ-オン-リード相互接続を形成すること。」 (4)対比 ア 補正発明と引用発明との対比 補正発明と引用発明とを対比する。 (ア)引用発明における「半導体モジュールの製造方法」は、補正発明における「半導体素子を作製する方法」に相当する。 (イ)引用発明における「銅ポスト33」、「はんだ70」、「銅ポスト33」及び「はんだ70」、並びに、「半導体素子」は、補正発明における「非可融性部分」、「可融性部分」、「複合相互接続」、及び、「半導体ダイ」にそれぞれ相当する。 したがって、引用発明における「電極形成面に素子電極32および銅ポスト33が設けられ、前記銅ポスト33にはんだ70が搭載された半導体素子を準備すること」は、補正発明における「複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、こと」に相当する。 (ウ)引用発明における「基板電極24a」は、補正発明における「相互接続部位」に相当する。 また引用発明において、「素子電極32」の表面に「銅ポスト33」が形成され、「銅ポスト33」の断面形状は「素子電極32」と同様であることから、「素子電極32」の幅と「銅ポスト33」の幅が等しいことは明らかである。さらに、上記(イ)に記載したとおり、引用発明における「銅ポスト33」及び「はんだ70」は、補正発明における「複合相互接続」に相当する。 したがって、引用発明における、「前記基板電極24aの幅L1は当該基板電極24aに対応する素子電極の幅よりも狭」いことは、補正発明における、「相互接続部位」の「幅」が、「前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さ」いことに相当する。 また引用発明における「樹脂絶縁層22」及び「配線層24」は、補正発明における「基板」及び「伝導性トレース」にそれぞれ相当する。 したがって、引用発明における「絶縁樹脂層22の一方の主表面に基板電極24aを含む所定パターンの配線層24を形成すること」と、補正発明における「接着剤で覆われた複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成すること」とは、「複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成すること」という点で共通する。 以上をまとめると、引用発明における「絶縁樹脂層22の一方の主表面に基板電極24aを含む所定パターンの配線層24を形成することであって、前記基板電極24aの幅L1は当該基板電極24aに対応する素子電極の幅よりも狭く、前記基板電極24aは前記配線層24の一部から突出した櫛状をなすこと」と、補正発明における「基板を提供することと、 接着剤で覆われた複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さく、前記複数の伝導性トレースのそれぞれの1つの幅の1.2倍よりも小さい幅を各相互接続部位は含む、こと」とは、「基板を提供することと、 複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さい幅を各相互接続部位は含む、こと」という点で共通する。 (エ)上記(イ)に記載したとおり、引用発明における「銅ポスト33」及び「はんだ70」は、補正発明における「複合相互接続」に相当する。 また上記(ウ)に記載したとおり、引用発明における「基板電極24a」は、補正発明における「相互接続部位」に相当する。 したがって、引用発明における「対応する前記銅ポスト33と前記基板電極24aとを前記はんだ70を用いて接合すること」は、補正発明における「前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」に相当する。 以上をまとめると、引用発明における「素子搭載用基板20に前記半導体素子30が搭載された状態で、リフロー工程により対応する前記銅ポスト33と前記基板電極24aとを前記はんだ70を用いて接合することであって、リフロー工程により前記はんだ70が変形し、前記はんだ70は、前記基板電極24aの底辺24bと前記素子電極32の上辺32aを結ぶ領域内に収まっていること」と、補正発明における「前記接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、前記複数の複合相互接続と前記複数の相互接続部位との間から前記接着剤を変位させ、かつ、前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように前記複合相互接続の前記可融性部分を変形させる力を適用することと、 前記接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させることと、 前記適用される力を下降させた後に、前記複合相互接続の前記可融性部分を再溶融させるために十分な温度まで温度を上昇させることと を行うことにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」とは、「前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」という点で共通する。 イ 一致点と相違点 したがって、補正発明と引用発明とは、以下の点で一致するとともに、以下の点で相違する。 ≪一致点≫ 「半導体素子を作製する方法であって、前記方法は、 複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、ことと、 基板を提供することと、 複数の相互接続部位を含む複数の伝導性トレースを前記基板上に形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さい幅を各相互接続部位は含む、ことと、 前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着することと を含む、方法。」 ≪相違点1≫ 補正発明は、複数の「相互接続部位」が「接着剤で覆われ」ているのに対して、引用発明では、「基板電極24a」は接着剤で覆われていない点。 ≪相違点2≫ 補正発明は、「相互接続部位」の幅が、複数の「伝導性トレース」のそれぞれの1つの幅の1.2倍よりも小さいのに対して、引用発明では、「基板電極24a」の幅と「配線層24」の幅との関係が特定されていない点。 ≪相違点3≫ 補正発明は、複数の「複合相互接続」のうちのそれぞれの1つを複数の「相互接続部位」のうちのそれぞれの1つに接着するにあたり、「前記接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、前記複数の複合相互接続と前記複数の相互接続部位との間から前記接着剤を変位させ、かつ、前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように前記複合相互接続の前記可融性部分を変形させる力を適用することと、 前記接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させることと、 前記適用される力を下降させた後に、前記複合相互接続の前記可融性部分を再溶融させるために十分な温度まで温度を上昇させることと を行」っているのに対して、引用発明では、リフロー工程により対応する「銅ポスト33」と「基板電極24a」とを「はんだ70」を用いて接合している点。 (5)当審の判断 はじめに相違点2について判断し、次に相違点1及び3についてまとめて判断する。 ア 相違点2に対する判断 (ア)前記3.(2)ア(ク)で指摘した図2の図示態様から、引用例1には、基板電極24aの幅と配線層24の幅を同程度の幅にすることが記載されている。 また、前記3.(2)ア(エ)に摘記したとおり、引用例1には、基板電極24aの幅L1を、基板電極24aに対応する素子電極32の幅L2に比べて狭くする([0029])ことで、はんだ70が横方向(素子搭載用基板20の面方向)に広がることが抑制され、基板電極24aおよび素子電極32の狭ピッチ化を図る([0031])ことが記載されていることから、引用例1には、基板電極24aの幅を狭くし狭ピッチ化を図ることが記載又は示唆されているといえる。 (イ)そうすると、引用発明において、基板電極24aの幅を配線層24の幅と同程度の幅にする際、基板電極24aの幅をできる限り狭くすることは、引用例1の上記の記載に接した当業者であれば容易に想到し得たことである。そして、基板電極24aの幅を配線層24の幅と比較してどの程度狭くするかは、当業者が適宜選択し得る設計的事項であり、基板電極24aの幅を、配線層24の幅の1.2倍よりも小さい幅とすることに何ら技術的困難性は認められない。 (ウ)また補正発明は、「相互接続部位」の幅が、複数の「伝導性トレース」のそれぞれの1つの幅の1.2倍よりも小さいという、数値限定を用いて発明を特定しようとするものである。 他方、本願明細書の段落【0048】には「一実施形態では、トレース上の相互接続部位の幅は、トレースの幅より1.2倍小さい。ルーティング密度は、図1-3で説明されるように、従来のBOC配設で達成されるよりも有意に高い。」との記載はあるものの、本願明細書には限定された数値範囲の内と外とで、ルーティング密度が高いという効果に顕著な差異を有することは記載されておらず、また、顕著な差異が生じるものとも認められない。すなわち、補正発明の数値限定に臨界的意義は認められない。 (エ)以上から、引用発明において、相違点2の構成とすることは、引用例1の記載に接した当業者が容易に想到し得たものである。 イ 相違点1及び3に対する判断 (ア)引用例2には、前記3.(3)ア(エ)に示したとおり、 「トレース上の相互接続サイトは、接着剤によって覆われており、バンプとリードの結合面との間から離れて接着剤を置換するのに十分に大きい力であり、かつ、酸化被膜を破壊すると共に良好な金属-金属(金属)接触を形成している結合面上、及び、バンプとリードとの機械的な連結を形成する(「クリープ」変形)ためのリードの端部上で、バンプの可溶性(リード接触)部分を変形するのに十分な力である置換/変形力Fdまで力を急速に上げ、温度もまた急速に、接着剤を(「ゲル」へ)部分的に効果処理するのに十分な温度であるゲル温度Tgまで上昇させ、その後、接着剤が十分な範囲に部分的に硬化すると、圧力は、実質的に無力(構成の重量)にまで急速に下方へ傾斜させ、温度は、バンプの可溶性の部分(はんだ)を再び溶解するのに十分な温度Tmにまで、より遠くに急速に上昇させることで、バンプ-オン-リード相互接続を形成すること。」 という技術事項が記載されている。 (イ)ここで、引用例2に記載された技術事項のうち、「トレース上の相互接続サイトは、接着剤によって覆われて」いることは、補正発明における、複数の「相互接続部位」が「接着剤で覆われ」ていることに相当する。 また引用例2に記載された技術事項のうち、「バンプとリードの結合面との間から離れて接着剤を置換するのに十分に大きい力であり、かつ、酸化被膜を破壊すると共に良好な金属-金属(金属)接触を形成している結合面上、及び、バンプとリードとの機械的な連結を形成する(「クリープ」変形)ためのリードの端部上で、バンプの可溶性(リード接触)部分を変形するのに十分な力である置換/変形力Fdまで力を急速に上げ、温度もまた急速に、接着剤を(「ゲル」へ)部分的に効果処理するのに十分な温度であるゲル温度Tgまで上昇させ」ること、「接着剤が十分な範囲に部分的に硬化すると、圧力は、実質的に無力(構成の重量)にまで急速に下方へ傾斜させ」ること、及び、「温度は、バンプの可溶性の部分(はんだ)を再び溶解するのに十分な温度Tmにまで、より遠くに急速に上昇させる」ことは、補正発明における「前記接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、前記複数の複合相互接続と前記複数の相互接続部位との間から前記接着剤を変位させ、かつ、前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように前記複合相互接続の前記可融性部分を変形させる力を適用すること」、「前記接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させること」、及び、「前記適用される力を下降させた後に、前記複合相互接続の前記可融性部分を再溶融させるために十分な温度まで温度を上昇させること」にそれぞれ相当する。 (ウ)そして、引用例1には「銅ポスト33」と「基板電極24a」との接合後に「半導体素子30と素子搭載用基板20との間にアンダーフィル72を充填する」(段落【0044】)ことが記載されているから、引用発明において、「アンダーフィル72」を充填するために、引用例2に記載された技術事項を適用することは、当業者が容易に想到し得たものと認める。 (エ)以上から、引用発明において,相違点1及び3の構成とすることは、引用例2に記載された技術事項に基づいて、当業者が容易に想到し得たものである。 ウ 審判請求人の主張 (ア)審判請求人は、審判請求書において、以下のように主張している。 a「文献1は、接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、複数の複合相互接続と複数の相互接続部位との間から接着剤を変位させ、かつ、複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように複合相互接続の可融性部分を変形させる力を適用することを教示も示唆もしていません。」 b「さらに、文献1は、接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させること、適用される力を下降させた後に、複合相互接続の可融性部分を再溶融させるために十分な温度まで温度を上昇させることを教示も示唆もしていません。」 (イ)しかしながら、前記3.(5)イ(イ)に記載したとおり、引用例2には、「接着剤をゲルまで部分的に硬化させるために十分な温度まで温度を増加させながら、複数の複合相互接続と複数の相互接続部位との間から接着剤を変位させ、かつ、複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように複合相互接続の可融性部分を変形させる力を適用すること」、及び、「接着剤が部分的に硬化されると、適用される力を実質的にゼロの力、または、構成要素の重量まで下降させること、適用される力を下降させた後に、複合相互接続の可融性部分を再溶融させるために十分な温度まで温度を上昇させること」に相当する技術事項が記載されている。 そして、前記3.(5)イ(ウ)に記載したとおり、引用発明に引用例2に記載された技術事項を適用することは、当業者が容易に発明できたものである。 エ 判断のまとめ よって、補正発明は、引用発明及び引用例2に記載された技術事項に基づいて当業者が容易に発明することができたものである。 (6)独立特許要件の検討のまとめ 以上のとおり、補正後の特許請求の範囲の請求項1に記載されている事項により特定される補正発明は特許出願の際独立して特許を受けることができないものであるから、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合しない。 4.補正の却下の決定のむすび 以上検討したとおり、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合しないものである。 したがって、本件補正は、特許法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3.本願発明について 1.本願発明 前記のとおり、平成27年4月14日に提出された手続補正書によりなされた手続補正は却下されたので、本願の請求項1?14に係る発明は、平成26年8月18日に提出された手続補正書により補正された特許請求の範囲の記載からみて、その特許請求の範囲の請求項1?14に記載されている事項により特定されるものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、次のとおりのものである。 「 半導体素子を作製する方法であって、該方法は、 複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、ことと、 基板を提供することと、 前記基板上に相互接続部位を含む複数の伝導性トレースを形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さく、前記複数の伝導性トレースのそれぞれの1つの幅の1.2倍よりも小さい幅を各相互接続部位は含む、ことと、 前記複数の複合相互接続のうちのそれぞれの1つが前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように、前記複合相互接続の前記可融性部分を変形させる力を適用することにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着することと を含む、方法。」 2.引用例1の記載事項と引用発明 引用例1の記載事項については、前記第2.3.(2)ア(ア)?(ケ)において摘記したとおりである。 そして、引用発明については、前記第2.3.(2)イ(オ)において認定したとおりである。 3.対比 ア 本願発明と引用発明との対比 本願発明と引用発明とを対比する。 (ア) 前記第2.3.(4)ア(ア)で指摘したとおり、引用発明における「半導体モジュールの製造方法」は、本願発明における「半導体素子を作製する方法」に相当する。 (イ) 前記第2.3.(4)ア(イ)で指摘したとおり、引用発明における「銅ポスト33」、「はんだ70」、「銅ポスト33」及び「はんだ70」、並びに、「半導体素子」は、本願発明における「非可融性部分」、「可融性部分」、「複合相互接続」、及び、「半導体ダイ」にそれぞれ相当する。 したがって、前記第2.3.(4)ア(イ)で指摘したとおり、引用発明における「電極形成面に素子電極32および銅ポスト33が設けられ、前記銅ポスト33にはんだ70が搭載された半導体素子を準備すること」は、本願発明における「複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、こと」に相当する。 (ウ)前記第2.3.(4)ア(ウ)で指摘したとおり、引用発明における「基板電極24a」は、本願発明における「相互接続部位」に相当する。 また前記第2.3.(4)ア(ウ)で指摘したとおり、引用発明における、「前記基板電極24aの幅L1は当該基板電極24aに対応する素子電極の幅よりも狭」いことは、本願発明における、「相互接続部位」の「幅」が、「前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さ」いことに相当する。 また前記第2.3.(4)ア(ウ)で指摘したとおり、引用発明における「樹脂絶縁層22」及び「配線層24」は、本願発明における「基板」及び「伝導性トレース」にそれぞれ相当する。 また引用発明における「絶縁樹脂層22の一方の主表面に基板電極24aを含む所定パターンの配線層24を形成すること」は、本願発明における「前記基板上に相互接続部位を含む複数の伝導性トレースを形成すること」に相当する。 以上をまとめると、引用発明における「絶縁樹脂層22の一方の主表面に基板電極24aを含む所定パターンの配線層24を形成することであって、前記基板電極24aの幅L1は当該基板電極24aに対応する素子電極の幅よりも狭く、前記基板電極24aは前記配線層24の一部から突出した櫛状をなすこと」と、本願発明における「基板を提供することと、 前記基板上に相互接続部位を含む複数の伝導性トレースを形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さく、前記複数の伝導性トレースのそれぞれの1つの幅の1.2倍よりも小さい幅を各相互接続部位は含む、こと」とは、「基板を提供することと、 前記基板上に相互接続部位を含む複数の伝導性トレースを形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さい幅を各相互接続部位は含む、こと」という点で共通する。 (エ)上記(イ)に記載したとおり、引用発明における「銅ポスト33」及び「はんだ70」は、本願発明における「複合相互接続」に相当する。 また上記(ウ)に記載したとおり、引用発明における「基板電極24a」は、本願発明における「相互接続部位」に相当する。 したがって、引用発明における「前記はんだ70が変形」することが、本願発明における「前記複合相互接続の前記可融性部分を変形させる」ことに相当し、引用発明における「前記はんだ70は、前記基板電極24aの底辺24bと前記素子電極32の上辺32aを結ぶ領域内に収まっていること」は、本願発明における「前記複数の複合相互接続のうちのそれぞれの1つが前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆う」ことに相当し、引用発明における「対応する前記銅ポスト33と前記基板電極24aとを前記はんだ70を用いて接合すること」は、本願発明における「前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」に相当する。 以上をまとめると、引用発明における「素子搭載用基板20に前記半導体素子30が搭載された状態で、リフロー工程により対応する前記銅ポスト33と前記基板電極24aとを前記はんだ70を用いて接合することであって、リフロー工程により前記はんだ70が変形し、前記はんだ70は、前記基板電極24aの底辺24bと前記素子電極32の上辺32aを結ぶ領域内に収まっていること」と、本願発明における「前記複数の複合相互接続のうちのそれぞれの1つが前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように、前記複合相互接続の前記可融性部分を変形させる力を適用することにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」とは、「前記複数の複合相互接続のうちのそれぞれの1つが前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように、前記複合相互接続の前記可融性部分を変形させる力を適用することにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着すること」という点で共通する。 イ 一致点と相違点 したがって、本願発明と引用発明とは、以下の点で一致するとともに、以下の点で一応相違する。 ≪一致点≫ 「 半導体素子を作製する方法であって、該方法は、 複数の複合相互接続を含む半導体ダイを提供することであって、前記複数の複合相互接続は、前記半導体ダイの表面上に形成され、前記複合相互接続は、可融性部分および非可融性部分を含む、ことと、 基板を提供することと、 前記基板上に相互接続部位を含む複数の伝導性トレースを形成することであって、前記複数の複合相互接続のうちのそれぞれの1つの幅よりも小さい幅を各相互接続部位は含む、ことと、 前記複数の複合相互接続のうちのそれぞれの1つが前記複数の相互接続部位のそれぞれの1つの頂面および側面を覆うように、前記複合相互接続の前記可融性部分を変形させることにより、前記複数の複合相互接続のうちのそれぞれの1つを前記複数の相互接続部位のうちのそれぞれの1つに接着することと を含む、方法。」 ≪相違点1≫ 本願発明は、「相互接続部位」の幅が、複数の「伝導性トレース」のそれぞれの1つの幅の1.2倍よりも小さいのに対して、引用発明では、「基板電極24a」の幅と「配線層24」の幅との関係が特定されていない点。 ≪相違点2≫ 本願発明は、複合相互接続の可融性部分を変形させる「力」を適用しているのに対して、引用発明には、はんだ70が変形するために力が適用されていることが明記されていない点。 4.当審の判断 (1)相違点1に対する判断 ア 相違点1は、前記第2.3.(4)イにおいて指摘した相違点2と同一の相違点である。 してみれば、前記第2.3.(5)アで述べた理由と同じ理由によって、引用発明において、相違点1の構成とすることは、引用例1の記載に接した当業者が容易に想到し得たものである。 (2)相違点2に対する判断 ア 引用発明は、素子搭載用基板20に前記半導体素子30が搭載された状態で、リフロー工程により前記はんだ70が変形し、前記はんだ70は、前記基板電極24aの底辺24bと前記素子電極32の上辺32aを結ぶ領域内に収まっているものである。 ところで、物質が変形するためには、変形するための力の印加が必要であることは常識である。そうすると、引用発明において、はんだ70が、基板電極24aの底辺24bと素子電極32の上辺32aを結ぶ領域内に収まるように変形するためには、当該変形するための力がはんだ70に適用されていることは自明である。 したがって、相違点2は実質的な相違点ではない。 イ なお仮に、引用発明において、変形するための力がはんだ70に適用されていることが自明でない、と仮定した場合について、以下に検討する。 リフロー工程によりはんだを溶融し接合を行う際、同時に加圧を行う技術は、以下に示す周知例1?周知例3に記載されるように、周知の技術である。 他方、引用発明は、リフロー工程により銅ポスト33と基板電極24aとをはんだ70を用いて接合するものであるから、引用発明に上記周知の技術を適用して、リフロー工程によりはんだ70を溶融し接合を行う際、同時に加圧を行う、すなわち、はんだ70を変形させる力を適用することは、当業者が容易に想到し得たものと認められる。 (ア)周知例1:特開2005-116685号公報 本願の優先権主張の日前に頒布された刊行物である、特開2005-116685号公報には、「プリント配線基板、電子部品モジュール及び電子機器」(発明の名称)に関して、図面とともに、次の記載がある。 a 「【0020】 次に、電子部品7が仮固定されたプリント配線基板1を図示せぬリフロー装置によって加熱してハンダ9を溶融するとともに、電子部品7をリフロー装置内で加圧してプリント配線基板1の方向に押圧する工程を行う。このとき、ハンダ9は電極端子8及びランド3にそれぞれ密着する。そして、ハンダ9が溶融された後、電子部品7が載せられたプリント配線基板1をリフロー装置から取り出して常温に晒し、電極端子8及びランド3にそれぞれ密着した状態でハンダ9を固化させて電極端子8とランド3とを接合する。電極端子8とランド3とを接合し、プリント配線基板1上に電子部品7を固定し、電子部品モジュールを形成する。」 (イ)周知例2:特開2003-31993号公報 本願の優先権主張の日前に頒布された刊行物である、特開2003-31993号公報には、「電子部品の実装装置及び実装方法」(発明の名称)に関して、図面とともに、次の記載がある。 a 「【0009】このような一括リフロー実装方法における問題点を解決する従来のフリップチップ接合方法による電子部品の実装方法の例として、電子部品を回路基板上に加熱しながら加圧することにより、個別に半田をリフローして電子部品を実装する方法(以降、従来のローカルリフロー実装方法と述べる)を、図23に示す。 【0010】図23(a)に示すように、プレート状の回路基板94の上面における複数の電極であるパッド94a上にクリーム半田を印刷等により供給し、回路基板94の各パッド94a上に半田部92を形成する。 【0011】次に、図23(b)に示すように、接合面の複数の電極91aに半田バンプ91bが接合されている電子部品91が、各電極91aを有さない面である背面をツール93により吸着保持され、電子部品91の各半田バンプ91bが回路基板94上の各半田部92に接合可能なように位置合わせした後、電子部品91の各半田バンプ91bを回路基板94の各半田部92に加熱しながら加圧して各半田部92及び各半田バンプ91bを溶融させる。」 (ウ)周知例3:特開2004-63524号公報 本願の優先権主張の日前に頒布された刊行物である、特開2004-63524号公報には、「実装装置及びその実装方法若しくはプリント配線基板」(発明の名称)に関して、図面とともに、次の記載がある。 a 「【0031】 図3に示すように、リフロー炉11内で、半導体チップ部品5をプリント配線基板8側に押圧しながらアンダーフィル1及び半田バンプ3を加熱することにより、半田バンプ3を溶融させる。リフロー炉11内で、加熱された半導体チップ部品5とプリント配線基板8は、半田バンプ3が融解し、半導体チップ部品5の電極4とプリント配線基板8の電極9を接続させ、半導体チップ部品の裏面上に印刷されたアンダーフィル1を押し拡げ半導体チップ部品5の周囲まではみ出させる。その後、アンダーフィル1を熱硬化させる。」 5.小括 上記4.(1)のとおり、引用発明において前記相違点1に係る構成とすることは、引用例1の記載に接した当業者が容易に想到し得たものである。 そして、上記4.(2)のとおり、相違点2は実質的な相違点ではなく、仮に、本願発明が相違点2において引用発明と相違するとしても、引用発明に前記周知の技術を適用することで、相違点2の構成とすることは、当業者が容易に発明できたものである。 第4.結言 以上のとおり、本願発明は、引用発明及び周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。 したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。 よって、結論のとおり審決する。 |
審理終結日 | 2016-03-01 |
結審通知日 | 2016-03-02 |
審決日 | 2016-03-16 |
出願番号 | 特願2011-10289(P2011-10289) |
審決分類 |
P
1
8・
121-
Z
(H01L)
|
最終処分 | 不成立 |
前審関与審査官 | 井出 和水、堀江 義隆 |
特許庁審判長 |
鈴木 匡明 |
特許庁審判官 |
河口 雅英 中田 剛史 |
発明の名称 | バンプオンリード相互接続を形成する半導体素子および方法 |
代理人 | 山本 健策 |
代理人 | 飯田 貴敏 |
代理人 | 森下 夏樹 |
代理人 | 石川 大輔 |
代理人 | 山本 秀策 |