• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1323913
審判番号 不服2015-18588  
総通号数 207 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-03-31 
種別 拒絶査定不服の審決 
審判請求日 2015-10-14 
確定日 2017-01-12 
事件の表示 特願2013-508946「炭化珪素縦型電界効果トランジスタ」拒絶査定不服審判事件〔平成24年10月11日国際公開、WO2012/137914〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1 手続の経緯
本願は,平成24年4月6日(国内優先権主張 優先日:平成23年4月8日)を国際出願日とする出願であって,その手続の経緯は以下のとおりである。
平成25年11月21日 審査請求
平成26年 7月15日 拒絶理由通知
平成26年 9月18日 意見書・手続補正
平成26年10月 7日 拒絶理由通知(最後)
平成26年12月12日 意見書
平成27年 4月 8日 拒絶理由通知
平成27年 6月15日 意見書・手続補正
平成27年 7月 7日 拒絶査定
平成27年10月14日 審判請求
平成28年 5月17日 拒絶理由通知
平成28年 7月25日 意見書・手続補正
平成28年 8月17日 拒絶理由通知(最後)(以下,「当審最後拒絶理由」という。)
平成28年10月24日 意見書・手続補正

2 補正の却下の決定
[補正却下の決定の結論]
平成28年10月24日にされた手続補正(以下,「本件補正」という。)を却下する。
[理由]
(1)本件補正の内容
本件補正は,当審最後拒絶理由の通知に係る指定期間内にされたものであって,下記補正事項1及び2を含むものである。
ア 補正事項1
特許請求の範囲の請求項1を次のとおり補正する。(下線は本件補正により追加された部分を示し,当審で付加した。下記イにおいて同じ。)
「【請求項1】
第1導電型炭化珪素基板と該第1導電型炭化珪素基板表面に形成された低濃度の第1導電型炭化珪素層と,該第1導電型炭化珪素層表面に選択的に形成された第2導電型領域と,該第2導電型領域内に形成された第1導電型ソース領域と,前記第2導電型領域内の第1導電型ソース領域の間に形成された高濃度の第2導電型領域と,該高濃度の第2導電型領域及び第1導電型ソース領域に電気的に接続するソース電極と,隣接する第2導電型領域に形成された第1導電型ソース領域から前記第2導電型領域及び前記第1導電型炭化珪素層の表面に形成されたゲート絶縁膜と,該ゲート絶縁膜上に形成されたゲート電極と,前記第1導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて,
前記第2導電型領域は,前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ,前記ソース電極の下部位置を薄く形成したアバランシェ発生手段として設けたことを特徴とする炭化珪素縦型電界効果トランジスタ。」
イ 補正事項2
明細書の段落0009を次のとおり補正する。
「【0009】
上記の課題は,以下の炭化珪素縦型電界効果トランジスタによって解決される。
第1導電型の炭化珪素基板と該第1導電型炭化珪素基板表面に形成された低濃度の第1導電型炭化珪素層と,該第1導電型炭化珪素層表面に選択的に形成された第2導電型領域と,該第2導領域内に形成された第1導電型ソース領域と,第2導電型領域内の第1導電型ソース領域の間に形成された高濃度の第2導電型領域と,該高濃度の第2導電型領域及び第1導電型ソース領域に電気的に接続するソース電極と,隣接する第2導電型領域に形成された第1導電型ソース領域から第2導電型領域及び第1導電型炭化珪素層の上に形成されたゲート絶縁膜と,該ゲート絶縁膜上に形成されたゲート電極と,第1導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて,前記第2導電型領域は,前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ,前記ソース電極の下部位置を薄く形成したアバランシェ発生手段として設けたことを特徴とする。」
(2)新規事項の追加の有無について
補正事項1及び2により、特許請求の範囲及び明細書に追加された「前記第2導電型領域は,前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」が、願書に最初に添付された明細書,特許請求の範囲又は図面(特許法184条の6第2項の規定により願書に添付して提出したものとみなされたもの。以下,「当初明細書等」という。)に記載した事項の範囲内のものであるかについて、以下検討する。
当初明細書等には、本願に係る発明の実施例3及び4について、以下の記載がある。
「【実施例3】
【0018】図3に本発明の実施例3におけるMOSFETの断面図を示す。
基本的な構造は実施例1と同様であるが、実施例1と異なる点は高濃度のP型領域21を形成せずにP型領域3の一部を薄いP型領域22を形成する点である。
このように形成されたMOSFETにおいても、ドレイン電極に高電圧が印加された高濃度のN型SiC層2と薄いP型領域22のPN接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなりゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例1と同様の特性を示す。
【実施例4】
【0019】図4に本発明の実施例4におけるMOSFETの断面図を示す。
基本的な構造は実施例2と同様であるが、実施例2と異なる点は高濃度のP型領域21を形成せずにP型領域3の一部を薄いP型領域22を形成する点である。
このように形成されたMOSFETにおいても、ドレイン電極に高電圧が印加された高濃度のN型SiC層2と薄いP型領域22のPN接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなりゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例1と同様の特性を示す。」
そして、当初明細書等の上記の記載によれば、「高濃度のP型領域21を形成せずにP型領域3の一部を薄いP型領域22を形成する」ことによって、「ドレイン電極に高電圧が印加された高濃度のN型SiC層2と薄いP型領域22のPN接合部分でアバランシェを起こすようにな」るのであり、このことと、図3及び4に記載の上記実施例の構成とから、「P型領域3の一部を薄いP型領域22を形成する」との記載における「薄い」との用語は、「P型領域22」の厚さが薄いことを特定していると解するのが相当と認められ、「P型領域22」の不純物濃度が薄く、「P型領域3」の不純物濃度に等しいこと、すなわち「前記第2導電型領域は,前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」たことを特定していると解することはできない。
また、当初明細書等の上記の記載のように、当初明細書等の「P型領域22」に関する説明において「P型領域3の一部」との記載が用いられ、図3及び4では、「P型領域3」を画定する線と「P型領域22」を画定する線とが連結して示されているが、当初明細書等には、P型領域の一部であるソース電極の下部位置の厚さを薄くしながらP型領域のソース電極からゲート電極の下部位置に一様な不純物濃度を有するようにP型領域を製造する方法や,P型領域のゲート電極の下部位置はチャネルとして機能させつつP型領域のソース電極の下部位置はアバランシェ発生手段として機能させることができるようなP型領域の一様な不純物濃度の値について記載されておらず、当初明細書等の「P型領域3の一部」との記載や、図3及び4に示された「P型領域3」及び「P型領域22」の構成だけでは、「P型領域3」と「P型領域22」とが一様な不純物濃度を有することが特定されているとはいえないので、当初明細書等には、「前記第2導電型領域は,前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」たことが記載されているとは認められない。
さらに、当該技術分野における技術常識を参酌しても、上記の記載を含む当初明細書等の記載から、「前記第2導電型領域は,前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」たことが自明であるとは認められない。
そうすると、補正事項1及び2により、特許請求の範囲の範囲及び明細書に追加された「前記第2導電型領域は,前記ソース電極から前記ゲート電極の下部位置に一様な不純物濃度を有して設けられ」が、当初明細書等に記載した事項の範囲内のものであるとは認められない。
(3)むすび
したがって,本件補正は特許法17条の2第3項の規定に違反するので,同法159条1項の規定において読み替えて準用する同法53条1項の規定により却下すべきものである。

3 本願発明の特許性の有無について
(1)本願発明について
本願の請求項1に係る発明(以下,「本願発明」という。)は,平成28年7月25日付け手続補正で補正された特許請求の範囲の請求項1に記載された次のとおりのものと認める。
「第1導電型炭化珪素基板と該第1導電型炭化珪素基板表面に形成された低濃度の第1導電型炭化珪素層と,該第1導電型炭化珪素層表面に選択的に形成された第2導電型領域と,該第2導電型領域内に形成された第1導電型ソース領域と,前記第2導電型領域内の第1導電型ソース領域の間に形成された高濃度の第2導電型領域と,該高濃度の第2導電型領域及び第1導電型ソース領域に電気的に接続するソース電極と,隣接する第2導電型領域に形成された第1導電型ソース領域から前記第2導電型領域及び前記第1導電型炭化珪素層の表面に形成されたゲート絶縁膜と,該ゲート絶縁膜上に形成されたゲート電極と,前記第1導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて,前記ソース電極の下部位置の前記第2導電型領域を薄く形成したアバランシェ発生手段を設けたことを特徴とする炭化珪素縦型電界効果トランジスタ。」
(2)引用文献1の記載と引用発明1
ア 引用文献1
当審最後拒絶理由で引用した,本願の優先日前に日本国内において頒布された刊行物である,特開2004-288890号公報(以下,「引用文献1」という。)には,図面とともに,次の記載がある。(下線は当審において付加した。以下同じ。)
(ア)「【0001】
【発明の属する技術分野】
本発明は,炭化珪素半導体素子に関する。
【0002】
【従来の技術】
・・・
【0003】
近年,炭化珪素(以下SiCと記す)の熱的,化学的に安定な性質を利用した半導体素子の研究が盛んに行われている。炭化珪素半導体の結晶は六方晶のα型と,立方晶のβ型に大別され,2H,3C,4H,6H,15R等多くの多形が存在する。また,SiCはワイドバンドギャップ半導体のひとつであり,4Hタイプでは禁制帯幅が3.26eVであり,シリコンの約3倍大きく,このため電気的な耐圧特性に優れ,電力制御用素子等への応用が期待されている。
・・・」
(イ)「【0012】
【発明の実施の形態】
以下,図面を用いて本発明の実施の形態について詳細に説明する。なお,以下で説明する図面で,同一機能を有するものは同一符号を付け,その繰り返しの説明は省略する。
本発明の実施の形態を図1,図2を使って説明する。図1では,本発明をSiC縦型MOSFETに適用した例である。
高濃度n型SiC基板1上に低濃度n型エピタキシャル層2(ドレイン領域として機能する)が形成されている。SiC結晶は多くの多形があるが,2H,4H,6H,3C,15Rなどいずれの多形を用いても構わない。また,基板表面の面方位についても,例えば4Hタイプで多くの研究がなされており,(0001),(000-1),(11-20),(03-38)など何れを用いても以下同様の構成により製造が可能である。
・・・
【0014】
次に,MOSFETの構造及び製造について説明する。
【0015】
n型エピタキシャル層2上にはリン,窒素などのイオン注入によって形成した高濃度n型領域であるソース領域5と,Al,ボロンなどのイオン注入によって形成されるp型領域であるpウエル領域3と,pウエル領域3の表面濃度を高くし,オーミック・コンタクトを得られやすくするための高濃度p型領域(pウエルコンタクト領域)4がそれぞれ形成されている。
【0016】
ソース領域5とpウエル領域3との間隔で決まるチャネル領域上にはゲート絶縁膜7a,7bと,更にゲート絶縁膜7a,7bを介してゲート電極8a,8bが形成され,MOS構造を構成している。ゲート絶縁膜7a,7bは,SiCエピタキシャル層表面の熱酸化やCVD(Chemical Vapor Deposition)法によるシリコン酸化膜形成が多くの場合とられているが,SiON膜や他のCVD,スパッタ法による絶縁膜形成によっても形成できることは言うまでもない。図中では,ゲート絶縁膜7a,ゲート絶縁膜7b,ゲート電極8a,ゲート電極8bは別々に書かれているが,あくまで断面図であるためであり,例えばチャネル領域の形状を円形,六角形,四角形などの多角形として電気的に繋がった一体のゲート絶縁膜,ゲート電極膜としている。」
(ウ)「【符号の説明】
1…高濃度n型SiC基板
2…低濃度n型エピタキシャル層
3…Pウエル領域
4…高濃度p型領域(pウエルコンタクト領域)
5…ソース領域
6…厚い絶縁膜(フィールド酸化膜)
7a,7b,7c…ゲート絶縁膜
8a,8b,8c…ゲート電極
9…層間絶縁膜
10a,10b,10c…コンタクトホール
11…電極膜
12a…ソース電極パッド
12b…ゲート電極パッド
13…ドレイン電極」
(エ)図1には,低濃度エピタキシャル層2上にpウエル領域3が選択的に形成されていること,ソース領域5がpウエル領域3内に形成されていること,高濃度p型領域4がソース領域5の間に形成されていること,電極膜11がソース領域5と高濃度p型領域4に接触していること,隣接するpウエル領域3に形成されたソース領域5からpウエル領域3及び低濃度エピタキシャル層2の表面にゲート絶縁膜7aが形成されていること,ゲート電極8aがゲート絶縁膜7aの上に形成されていること,高濃度n型SiC基板の裏面側にドレイン電極13が形成されていること,が記載されていると認められる。
イ 引用発明1
前記アより,引用文献1には,次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「高濃度n型SiC基板上に形成された低濃度n型エピタキシャル層と,低濃度n型エピタキシャル層上に選択的に形成されたpウエル領域と,pウエル領域内に形成された高濃度n型領域であるソース領域と,ソース領域の間に形成されたオーミック・コンタクトを得られやすくするための高濃度p型領域と,高濃度p型領域及びソース領域に接触する電極膜と,隣接するpウエル領域に形成されたソース領域からpウエル領域及び低濃度n型エピタキシャル層の表面に形成されたゲート絶縁膜と,ゲート絶縁膜上に形成されたゲート電極と,高濃度n型SiC基板の裏面側にドレイン電極を備えたSiC縦型MOSFET。」
(3)引用文献2の記載と引用発明2
ア 引用文献2
当審最後拒絶理由で引用した,本願の優先日前に日本国内において頒布された刊行物である,特開2001-094098号公報(以下,「引用文献2」という。)には,図面とともに,次の記載がある。
(ア)「【0001】
【発明の属する技術分野】本発明は,ベース領域を有する炭化珪素半導体装置及びその製造方法に関するもので,特に縦型MOSFETや横型MOSFETに用いて好適である。
【0002】
【従来の技術】従来の縦型MOSFETの断面構成を図14示す。図14に示すように,Siを用いた横型MOSFETや縦型MOSFET等の半導体装置では,n型ドレイン層101に印加されたサージ電圧エネルギーを引き抜くために,第1のpウェル層103の所定領域に第2のpウェル層130を重ねて形成し,第2のウェル層130の底部でアバランシェブレークダウンを起こさせる手法が用いられている。
【0003】この部分でアバランシェブレークダウンを起こさせる条件として,2つ挙げられる。その1つは,第2のpウェル層103を深く形成し,n^(+)型基板との距離を第1のウェル層103とn^(+)型基板101との距離よりも短くし,サージ電圧印加時に第2のpウェル層130から伸びる空乏層を第1のpウェル層103から伸びる空乏層より先に基板に到達させる(リーチスルー)ことにより第2のウェル層130の底部の電界強度を高め,第1のウェル層103の底部より先にアバランシェブレークダウンを起こさせる方法である。
【0004】もう一つは,第2のpウェル層130の濃度を第1のpウェル層103の濃度よりも高め,pnダイオードの接合部を高濃度の接合とすることにより耐圧を低下させるという方法である。Siでは,濃度プロファイルを熱拡散により容易に制御できることが知られており,分布はほぼガウス分布形状となることもわかっている。上記2つの方法はいずれもイオン注入と拡散により得られるプロファイル形状の制御により容易に用いることが可能であった。
【0005】
【発明が解決しようとする課題】本発明者らは,上記方法を炭化珪素(SiC)にも適用しようと,イオン注入ダメージが少ないという利点より,ウェル形成のドーパントとしてB(ボロン)をイオン注入し,約1600℃の活性化熱処理を行い拡散を調べた。その結果,約10^(17)cm^(-3)の濃度から1?3μmオーダのテールを引く拡散が生じるという現象があることが明らかとなった。
【0006】この結果から,Siで用いられた第1の方法を利用しようとすると,一般的なSiに用いられる400keV以下のイオン注入装置では,最大加速電圧でイオン注入してもイオン注入直後の深さが1μm以下であるのに対し,拡散量の方が大きくなるため,第1のウェル層103と第2のウェル層130の深さに差を付けることが難しく,制御が困難であるということが明らかになった。
【0007】また,第2の方法を利用すると,低濃度のテールがすでに活性化熱処理時にできてしまうため,その後の熱処理を加えることにより第1のウェル層103と第2のウェル層130の接合部の接合濃度に差を付けることができず,困難であることが明らかになった。従って,SiCに適用できる新しい濃度プロファイル制御方法が切望される。
【0008】本発明は上記点に鑑みて,アバランシェブレークダウン位置を正確に形成できるように,ベース領域の濃度プロファイルの制御が行えるようにすることを第1の目的とする。
【0009】また,所望の位置でアバランシェブレークダウンが生じるようにすることにより,耐圧を向上させることを第2の目的とする。」
(イ)「【0030】
【発明の実施の形態】(第1実施形態)図1に,本発明の一実施形態を適用した縦型パワーMOSFETの断面構成を示す。以下,図1に基づいて本実施形態におけるMOSFETの構造について説明する。
【0031】炭化珪素からなるn^(+) 型半導体基板1は上面を主表面1aとし,主表面の反対面である下面を裏面1bとしている。このn^(+) 型半導体からなる基板1の主表面1a上には,基板1よりも低いドーパント濃度を有する炭化珪素からなるn^(-) 型エピタキシャル層(以下,n^(-) 型エピ層という)2が積層されている。
【0032】n^(-) 型エピ層2の表層部における所定領域には,所定深さを有するp型ベース領域3が形成されている。p型ベース領域3はBをドーパントとして形成されている。また,p型ベース領域3には,部分的に接合深さが深くされたディープベース層(第2のベース領域)30が備えられている。このディープベース層30は,p型ベース領域3の他の部分(第1のベース領域)よりも比較的高濃度で構成されている。例えば,ディープベース層30は,1×10^(17)cm^(-3)以上の濃度となっている。このため,p型ベース領域3のうちディープベース層30の他の部分とn^(-) 型エピ層2との接合は,不純物濃度分布が緩やかに変化する傾斜型接合を成しており,ディープベース層30とn^(-) 型エピ層2との接合は,不純物濃度分布が急峻に変化する階段型接合を成している。
【0033】また,ディープベース層30には,不活性なイオン種としてC(炭素)が注入されている。このCは,ディープベース層30におけるBの濃度に対して,B:Cが約1:10となる割合,好ましくはCがBの10倍以上となる程度,ディープベース層30に混入されている。
【0034】そして,p型ベース領域3のうちディープベース層30の他の部分は,熱拡散によって形成されており,この部分とn- 型エピ層2との接合部の角部の曲率半径が,ディープベース層30とn- 型エピ層2との接合部の角部の曲率半径よりも大きくなっている。
・・・
【0040】そして,p型ベース領域3のうちディープベース層30をその他の部分よりも高濃度で構成し,ディープベース層30とn- 型エピ層2によって構成されるPNダイオードの接合部を濃度分布が急峻に変化する階段型接合とすることによって耐圧を低下させるようにしているため,ディープベース層30においてアバランシェブレークダウンを起こさせることができる。
【0041】p型ベース領域3のうちディープベース層30の他の部分においては,n^(+)型ソース領域4,p型ベース領域3,n^(-)型エピ層2で構成される寄生バイポーラトランジスタが内在するが,上記したようにディープベース層30においてアバランシェブレークダウンさせることによって,寄生バイポーラトランジスタを内在する部分には正孔電流が流れず,サージエネルギー耐量を高くすることができる。
【0042】また,p型ベース領域3のなかでも,ソース電極10とのコンタクト部の底部においてディープベース層30を形成しているため,アバランシェブレークダウンによって発生する正孔電流をディープベース層30から真上のソース電極10に引き抜くことができる。このため,ソース-ドレイン間に挟まれたベース部分の抵抗(ピンチ抵抗)部分に電流が流れにくく,寄生トランジスタが動作しにくいようにできる。従って,サージエネルギー耐量を高くすることができる。」
(ウ)「【0117】また,上記第1,第2実施形態では,ディープボディー層30がp型ベース領域3の他の部分よりも接合深さが深くなるようにしているが,図12に示すように,p型ベース領域3の他の部分と同等の深さとなるように形成してもよいし,図13に示すようにp型ベース領域3の他の部分より浅くなるように形成してもよい。」
(エ)図13には,ソース電極10とのコンタクト部の底部において,p型ベース領域が他の部分より薄くなるように形成することが記載されている。
イ 引用発明2
前記アより,引用文献2には,次の発明(以下,「引用発明2」という。)が記載されていると認められる。
「炭化珪素の縦型パワーMOSFETにおいて,ソース電極とのコンタクト部の底部において,p型ベース領域が他の部分より薄くなるように形成し,アバランシェブレークダウンによって発生する正孔電流を真上のソース電極に引き抜くこと。」
(4)対比
引用発明1における「n型」及び「p型」は,それぞれ本願発明における「第1導電型」及び「第2導電型」に相当すると認められる。
引用発明1における「低濃度n型エピタキシャル層」は,引用発明1が「SiC縦型MOSFET」であることから炭化珪素でなることは自明であり,本願発明における「低濃度の第1導電型炭化珪素層」に相当すると認められる。
引用発明1における「高濃度n型SiC基板」,「低濃度n型エピタキシャル層上に選択的に形成されたpウエル領域」,「pウエル領域内に形成された高濃度n型領域であるソース領域」及び「ソース領域の間に形成された高濃度p型領域」は,それぞれ本願発明における「第1導電型炭化珪素基板」,「該第1導電型炭化珪素層表面に選択的に形成された第2導電型領域」,「該第2導電型領域内に形成された第1導電型ソース領域」及び「前記第2導電型領域内の第1導電型ソース領域の間に形成された高濃度の第2導電型領域」に相当すると認められる。
引用発明1における「高濃度p型領域及びソース領域に接触する電極膜」は,「電極」であるから,「高濃度p型領域」及び「ソース領域」と接触する以上これらと電気的に接続することは自明であり,本願発明における「該高濃度の第2導電型領域及び第1導電型ソース領域に電気的に接続するソース電極」に相当すると認められる。
引用発明1における「隣接するpウエル領域に形成されたソース領域からpウエル領域及び低濃度n型エピタキシャル層の表面に形成されたゲート絶縁膜」,「ゲート絶縁膜上に形成されたゲート電極」及び「高濃度n型SiC基板の裏面側にドレイン電極」は,本願発明における「隣接する第2導電型領域に形成された第1導電型ソース領域から前記第2導電型領域及び前記第1導電型炭化珪素層の表面に形成されたゲート絶縁膜」,「該ゲート絶縁膜上に形成されたゲート電極」及び「前記第1導電型炭化珪素基板の裏面側にドレイン電極」に相当すると認められる。
引用発明1の「SiC縦型MOSFET」は,下記の相違点を除いて,本願発明の「炭化珪素縦型電界効果トランジスタ」に相当すると認められる。
してみると,本願発明と引用発明1とは,下記アの点で一致し,下記イの点で相違すると認められる。
ア 一致点
「第1導電型炭化珪素基板と該第1導電型炭化珪素基板表面に形成された低濃度の第1導電型炭化珪素層と,該第1導電型炭化珪素層表面に選択的に形成された第2導電型領域と,該第2導電型領域内に形成された第1導電型ソース領域と,前記第2導電型領域内の第1導電型ソース領域の間に形成された高濃度の第2導電型領域と,該高濃度の第2導電型領域及び第1導電型ソース領域に電気的に接続するソース電極と,隣接する第2導電型領域に形成された第1導電型ソース領域から前記第2導電型領域及び前記第1導電型炭化珪素層の表面に形成されたゲート絶縁膜と,該ゲート絶縁膜上に形成されたゲート電極と,前記第1導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタ。」
イ 相違点
本願発明においては「前記ソース電極の下部位置の前記第2導電型領域を薄く形成したアバランシェ発生手段を設けた」のに対し,引用発明1においては前記アバランシェ発生手段が設けられていない点。
(5)相違点についての検討
引用文献1には電力制御用素子への応用が示唆されている(前記(2)ア(ア)参照。)から,引用発明1を電力制御用に応用するにあたり,高電圧をかけられることにより生じるサージ電圧エネルギーに対応しなければならないことは当業者にとって明らかである。してみると,サージ電圧エネルギーを引き抜くための引用発明2を採用することは,当業者が容易になし得ることである。
よって,引用発明1に引用発明2を採用することで相違点を解消することは,当業者が容易になし得ることである。
しかも,引用発明1及び2は,SiC縦型MOSFETという共通の技術分野に属するものであり,両者を組み合わせることにつき阻害要因はみあたらない。
(6)本願発明の効果について
本願発明の効果は,引用発明1及び2の構成から当業者が容易に予測しうるものであり,格別のものとはいえない。
(7)まとめ
本願発明は,引用文献1及び2に記載された発明に基づいて,当業者が容易に発明をすることができたものである。

4 結言
したがって,本願発明は,特許法29条2項の規定により,特許を受けることができないから,本願は拒絶されるべきものである。

よって,結論のとおり審決する。
 
審理終結日 2016-11-09 
結審通知日 2016-11-15 
審決日 2016-11-29 
出願番号 特願2013-508946(P2013-508946)
審決分類 P 1 8・ 121- WZ (H01L)
最終処分 不成立  
前審関与審査官 平野 崇  
特許庁審判長 河口 雅英
特許庁審判官 深沢 正志
飯田 清司
発明の名称 炭化珪素縦型電界効果トランジスタ  
代理人 酒井 昭徳  
代理人 酒井 昭徳  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ