• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 5項独立特許用件 取り消して特許、登録 H01L
管理番号 1324574
審判番号 不服2015-10902  
総通号数 207 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-03-31 
種別 拒絶査定不服の審決 
審判請求日 2015-06-09 
確定日 2017-03-03 
事件の表示 特願2013- 92515「窒化物半導体基板」拒絶査定不服審判事件〔平成26年11月17日出願公開、特開2014-216474、請求項の数(1)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成25年4月25日の出願であって,その手続の経緯は以下のとおりである。
平成26年10月15日 審査請求
平成26年11月27日 拒絶理由通知
平成27年 1月14日 意見書・手続補正
平成27年 3月 5日 拒絶査定
平成27年 6月 9日 審判請求・手続補正
平成28年 8月26日 拒絶理由通知
平成28年10月25日 意見書・手続補正
平成28年11月11日 拒絶理由通知(最後)(以下,「当審最後拒絶理由」という。)
平成29年 1月11日 意見書・手続補正

第2 平成29年1月11日にされた手続補正の適否
1 補正の内容
平成29年1月11日にされた手続補正(以下,「本件補正」という。)は,当審最後拒絶理由の通知に係る指定期間内にされたものであって,本件補正により,本件補正前の特許請求の範囲の請求項1は,本件補正後の請求項1へ補正された。
(1)本件補正前の特許請求の範囲
本件補正前の,特許請求の範囲の請求項1の記載は次のとおりである。
「【請求項1】
直径6インチで厚さが600?1000μmのSi単結晶基板の一主面上に,いずれも13族窒化物からなるバッファ層,半導体動作層が順次積層され,前記バッファ層と前記半導体動作層の合計厚さが4?10μmである高耐圧パワーデバイス用窒化物半導体基板において,
前記バッファ層が,
Si単結晶基板の一主面に接して形成されたAlN単結晶層と,該AlN単結晶層に接して形成されたGaN単結晶層とを対にして,AlN単結晶層とGaN単結晶層とが交互に繰り返し積層された複合層と,
該複合層における最上層のGaN単結晶層に接して形成されたGaN単結晶層と
のみからなる一種類の層であり,
前記Si単結晶基板は,一主面が(111)面に対して0.1?1°又は-1?-0.1°のオフ角を有し,
バルクの平均ドーパント濃度が1×10^(18)?1×10^(21)cm^(-3)であり,
前記ドーパントがボロンであり,
前記一主面とは反対側の面である裏面に厚さ300?600nmであるSiO_(2)膜を備えたことを特徴とする窒化物半導体基板。」
(2)本件補正後の特許請求の範囲
本件補正後の,特許請求の範囲の請求項1の記載は,次のとおりである。(当審注。補正個所に下線を付した。下記(3)も同じ。)
「【請求項1】
直径6インチで厚さが600?1000μmのSi単結晶基板の一主面上に,いずれも13族窒化物からなるバッファ層,半導体動作層が順次積層され,前記バッファ層と前記半導体動作層の合計厚さが4?4.5μmである高耐圧パワーデバイス用窒化物半導体基板において,
前記バッファ層が,
Si単結晶基板の一主面に接して形成されたAlN単結晶層と,該AlN単結晶層に接して形成されたGaN単結晶層とを対にして,AlN単結晶層とGaN単結晶層とが交互に繰り返し積層された複合層と,
該複合層における最上層のGaN単結晶層に接して形成されたGaN単結晶層と
のみからなる一種類の層であり,
前記Si単結晶基板は,一主面が(111)面に対して0.1?1°又は-1?-0.1°のオフ角を有し,
バルクの平均ドーパント濃度が1×10^(18)?1×10^(21)cm^(-3)であり,
前記ドーパントがボロンであり,
前記一主面とは反対側の面である裏面に厚さ300?600nmであるSiO_(2)膜を備えたことを特徴とする窒化物半導体基板。」
(3)補正事項
本件補正は,下記補正事項1ないし3からなるものである。
ア 補正事項1
本件補正前の請求項1の「4?10μm」という範囲を,「4?4.5μm」に減縮する。
イ 補正事項2
本件補正前の明細書段落【0014】の「4?10μm」という範囲を,「4?4.5μm」に減縮する。
ウ 補正事項3
本件補正前の明細書段落【0015】の「前記窒化物半導体基板においては,前記合計厚さが4.5?5.5μmであることが好ましい。」を削除する。
2 補正の適否
本願の願書に最初に添付した明細書の段落【0051】ないし【0053】の記載からみて,補正事項1ないし3は,当初明細書等に記載した事項の範囲内においてされたものであるから,特許法17条の2第3項の規定に適合する。
また,補正事項1は,特許請求の範囲の減縮を目的とするから,特許法17条の2第4項の規定に適合し,同条5項2号に掲げるものに該当する。補正事項2及び3は特許請求の範囲が補正されたことにともない,明細書の記載を整合させるものであるから,同項4号に掲げるものに該当する。
そこで,本件補正後の請求項1に記載された発明(以下,「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか否か(特許法第17条の2第6項で準用する同法第126条第7項)につき,更に検討する。
(1)本願補正発明
本願補正発明は,本件補正後の請求項1に記載された,次のとおりのものと認める。(再掲)
「直径6インチで厚さが600?1000μmのSi単結晶基板の一主面上に,いずれも13族窒化物からなるバッファ層,半導体動作層が順次積層され,前記バッファ層と前記半導体動作層の合計厚さが4?4.5μmである高耐圧パワーデバイス用窒化物半導体基板において,
前記バッファ層が,
Si単結晶基板の一主面に接して形成されたAlN単結晶層と,該AlN単結晶層に接して形成されたGaN単結晶層とを対にして,AlN単結晶層とGaN単結晶層とが交互に繰り返し積層された複合層と,
該複合層における最上層のGaN単結晶層に接して形成されたGaN単結晶層と
のみからなる一種類の層であり,
前記Si単結晶基板は,一主面が(111)面に対して0.1?1°又は-1?-0.1°のオフ角を有し,
バルクの平均ドーパント濃度が1×10^(18)?1×10^(21)cm^(-3)であり,
前記ドーパントがボロンであり,
前記一主面とは反対側の面である裏面に厚さ300?600nmであるSiO_(2)膜を備えたことを特徴とする窒化物半導体基板。」
(2)引用文献1の記載事項
ア 引用文献1
当審最後拒絶理由に引用された,特開2011-165962号公報(以下,「引用文献1」という。)には,図面とともに,次の記載がある。
(ア)「【技術分野】
【0001】
本発明は,化合物半導体をその上にエピタキシャル成長させるエピタキシャル成長基板,及びこのエピタキシャル成長基板上に形成された化合物半導体を用いて構成された半導体装置に関する。また,この半導体装置を形成する際に行われるエピタキシャル成長方法に関する。
【背景技術】
【0002】
GaNに代表されるIII族窒化物半導体は,そのバンドギャップが広いために,青色,緑色等のLED(発光ダイオード),LD(レーザーダイオード)等の発光素子やパワー素子の材料として広く用いられている。シリコン等を用いたLSI等の半導体装置を製造するに際しては,大口径のバルク結晶を切り出して得られた大口径のウェハが用いられるのに対して,こうした化合物半導体においては,大口径(例えば4インチ径以上)のバルク結晶を得ることが困難である。このため,こうした化合物半導体を用いた半導体装置
を製造するに際しては,これと異なる材料からなる基板上にこの化合物半導体をヘテロエピタキシャル成長させたウェハを用いるのが一般的である。また,LEDやLDを構成するpn接合やヘテロ接合も,更にこの上にエピタキシャル成長を行うことによって得られる。」
(イ)「【発明を実施するための形態】
【0014】
以下,本発明の実施の形態に係るエピタキシャル成長基板について説明する。このエピタキシャル成長基板を用いて形成された半導体装置は,GaNとAlGaNのヘテロ接合を利用したHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)である。なお,一般に,半導体装置が使用される際には,製造工程の後にウェハをダイシングすることによって得られた個々の半導体素子(HEMT素子),あるいはこれがパッケージングされた形態とされる。しかしながら,ここではこうした形態に限定されず,ダイシング前のウェハの状態であるものも,この半導体装置に含まれるものとする。
【0015】
このエピタキシャル成長基板においては,Si基板上に,III族窒化物半導体からなるバッファ層が形成されている。ここで,Si基板は,ダイヤモンド構造をもつSi単結晶の(111)面を主面とする基板である。
・・・
【0016】
図2は,このエピタキシャル成長基板10の断面構造を示す。上記の構成のSi基板11上にバッファ層20が形成され,HEMTは,このバッファ層20上に形成された能動層30中に形成される。能動層30は,チャネル層31と電子供給層32で構成され,HEMTにおける動作電流を構成する電子層はチャネル層31と電子供給層32の界面付近に形成される。この動作電流は,電子供給層32上に形成されたソース電極とドレイン電極(どちらも図示省略)間の領域を流れ,ソース電極とドレイン電極との間に形成されたゲート電極(図示省略)の電位によって,そのオンオフが設定される。バッファ層20は,能動層30とSi基板11との間の格子不整合の影響を緩和して能動層30の結晶性を高めるために,能動層30とSi基板11の間に挿入される。これにより,能動層30中でその素子動作が行われるHEMTの特性を良好とすることができる。
・・・
【0018】
バッファ層20は,初期成長層21と,超格子積層体22が順次エピタキシャル成長されて構成される。どちらの層も,III族窒化物半導体で構成される。HEMT構造の場合,縦方向のリーク電流を抑制する必要があるため,バッファ層は半絶縁性であることが好ましい。Fe,C,Mgなどの不純物を導入することにより,絶縁性を向上することができる。能動層への不純物混入を抑制するために,Cをドーピングすることが最も望ましい。
【0019】
初期成長層21は,例えば窒化アルミニウム(AlN)で構成され,その厚さは,例えば100nm程度である。III族元素の中でもGaやInはSiと反応しやすいため欠陥を発生させやすく,この欠陥に起因して,この上にエピタキシャル成長される層中にも欠陥を生じやすい。このため,Ga,Inを含まないAlNが特に好ましく用いられる。ただし,特に高い純度は要求されず,Ga,Inを初めとして,Si,H,O,B,Mg,As,P等の不純物を1%以下の添加率で含んでいてもよい。前記の通り,バッファ層20は,能動層30とSi基板11との間の格子不整合の影響を緩和するために形成されるが,この中で,この初期成長層21は,この上に形成される層(超格子積層体22等)とSi基板11との間の反応を抑制することにより,この上に形成される層の結晶性を高めるために形成される。
【0020】
超格子積層体22は,第1層221と第2層222がエピタキシャル成長によって周期的に多数積層された構成(超格子構造)をもつ。Si基板11(Si)と能動層20(III族窒化物半導体)との間の格子不整合による欠陥の発生を緩和するというバッファ層20による効果は,主にこの超格子積層体22によってもたらされる。第1層221は例えば初期成長層21と同様のAlNで構成され,第2層222は,例えば混晶Al_(1-x)Ga_(x)Nで構成される。ここで,第1層221(AlN)のバンドギャップは6.2eVであり,GaNのバンドギャップは3.5eVである。第2層222(Al_(1-x)Ga_(x)N)のバンドギャップはxに応じたこれらの間の値となるため,第2層222のバンドギャップは第1層221のバンドギャップよりも小さい。HEMTの縦方向の耐圧を高めるためには,第1層221と第2層222との間のバンドギャップ差を大きくすることが好ましい。このため,第2層において0.5≦x<1とし,第1層221との間の組成差を大きくすることが好ましい。ここで,x<0.5とした場合には,上記の格子不整合緩和の効果が不充分であり,能動層30に結晶欠陥やクラックが発生しやすくなる。また,Alが含まれる場合には,抵抗率を高めるCが結晶格子内に取り込まれやすくなりその電気的効果が高まるため,第2層222をGaNとはしない(x<1とする)ことが好ましい。
・・・
【0022】
バンドギャップの大きな第1層221は,トンネル電流を抑制し,バッファ層20中の絶縁性を高めることに寄与する。一方,能動層30と近い格子定数をもつ第2層222は,クラックやウェハの反りを抑制するということに寄与する。このため,これらの膜厚は,これらの効果を考慮して適宜設定される。具体的には,第1層221は,これがAlNの場合には,トンネル電流が抑制されかつクラックを生じにくい厚さとして,2?10nmの範囲が好ましい。第2層222は,これよりも厚くし,40nm以下とすることが好ましい。第1膜層221,第2層222は交互に積層され,その積層総数は,Si基板11と能動層30との間の格子不整合を緩和し,かつバッファ層20の絶縁性を確保できる限りにおいて適宜設定され,例えばその積層総数は50層以上である。ただし,超格子積層体22中でこれらの層各々の厚さや組成を一定とする必要はない。
・・・
【0026】
III族窒化物からなる層の層膜厚は,デバイス特性から適宜設定されるが,ウェハ上において均一である必要はなく,例えば基板周辺部で膜厚を薄くしてもよい。この場合には,基板端部での応力が抑制され,クラックの発生が抑制される。また,周辺部での応力の集中を防ぐために,周辺部のみ基板表面の平坦性を悪化させたり,酸化膜や窒化膜等の他の膜を挿入することにより,III族窒化物膜を多結晶化させることも可能である。」
(ウ)「【0028】
図1に示されたように,オリフラを(110)面に相当する箇所から周回方向に30°,90°,150°の角度だけ回転させた所に形成した6インチ径の(111)Si基板上にバッファ層,能動層を形成した後のウェハ(実施例)と,オリフラが(110)面とされた従来のSi基板を用いた場合における同様のウェハ(比較例1),上記の回転方向を20°としたSi基板を用いた場合における同様のウェハ(比較例2)の外観を観察し,発生した端部クラックについての比較を行った。
【0029】
ここで,Si基板は,比抵抗0.01Ω・cm,650μm厚のCZ法(Bドープ)で製造された6インチ径ウェハとした。そのウェハ端面は図6に中に示される形状であり,図6中におけるt=300μm,θ=22°とした。初期成長層は100nm厚のAlNとし,超格子積層体における第1層は4nm厚のAlN,第2層は25nm厚のAl_(0.15)Ga_(0.85)Nとし,超格子積層体における第1層と第2層の積層総数は合計75層とした。チャネル層は0.75μm厚のGaN,電子供給層は厚さ18nmのn型Al_(0.27)Ga_(0.73)Nとした。」
イ 引用発明1
前記ア(ウ)より,引用文献1に記載された「エピタキシャル成長基板」の「バッファ層」と「能動層」の厚さの合計は,100+(4+25)×75+750+18=3,043nmであると認められる。そして,前記アより,引用文献1には次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「比抵抗0.01Ω・cm,650μm厚のCZ法(Bドープ)で製造された6インチ径の(111)Si基板上にバッファ層,能動層を形成し,バッファ層はIII族窒化物半導体で構成されAlNで構成された初期成長層とAlN及びAlGaNで構成された超格子積層体で構成され,能動層はGaNのチャネル層とAlGaNの電子供給層で構成され,バッファ層と能動層の厚さの合計は3.043μmであるHEMTが形成されるエピタキシャル成長基板。」
(3)引用文献2の記載事項
ア 引用文献2
当審最後拒絶理由に引用された,特開2003-059948号公報(以下,「引用文献2」という。)には,図面とともに,次の記載がある。
(ア)「【0012】図1に示す本発明の第1の実施形態に係るHEMTは,シリコンから成るサブストレート即ち基板1とバッファ層2とHEMT素子用半導体領域3と第1の電極としてのソース電極4と第2の電極としてのドレイン電極5と制御電極としてのゲート電極6と絶縁膜7とから成る。
【0013】HEMT素子半導体領域3は,不純物非ドープのGaNから成る電子走行層10と,非ドープのAl_(0.2)Ga_(0.8)Nから成るスペーサ層11と,n形不純物としてSiのドープされているn形Al_(0.2)Ga_(0.8)Nから成る電子供給層12とを有している。素子用半導体領域3の各層10,11,12は窒素とガリウムをベースとした窒化ガリウム系化合物半導体から成る。バッファ層2の上に配置された電子走行層10はチャネル層とも呼ぶことができるものであり,例えば,500nmの厚みを有する。電子走行層10の上に配置されたスペーサ層11は例えば7nmの厚みを有し電子供給層12のn形不純物としてのシリコンが電子走行層10に拡散することを抑制する。スペーサ層11の上に配置された電子供給層12は活性層又は動作層又はチャネル層とも呼ぶことができるものであり,例えば10nmの厚みを有する。ソース電極4及びドレイン電極5は電子供給層12にオーミック接触し,ゲート電極6は電子供給層12にシヨットキー接触している。なお,ソース電極4及びドレイン電極5と電子供給層12との間にn形不純物濃度の高いコンタクト層を設けることができる。SiO_(2)から成る絶縁膜7は半導体領域10の表面を覆っている。
・・・
【0016】基板1の一方の主面全体を被覆するように配置されたバッファ層2は,複数の第1の層8と複数の第2の層9とが交互に積層された複合層から成る。図1では,図示の都合上,バッファ層2の一部のみが示されているが,実際には,バッファ層2は,20個の第1の層8と20個の第2の層9とを有する。
【0017】第1の層8は,
化学式 Al_(x)Ga_(1-x)N
ここで,xは0<x≦1を満足する任意の数値,で示すことができる材料で形成される。即ち,第1の層8は,AlN(窒化アルミニウム)又はAlGaN(窒化ガリウム アルミニウム)で形成される。図1及び図2の実施形態では,前記式のxが1とされた材料に相当するAlN(窒化アルミニウム)が第1の層8に使用されている。第1の層8は,絶縁性を有する極薄い膜である。第1の層8の格子定数及び熱膨張係数は第2の層9よりもシリコン基板1に近い。
【0018】第2の層9は,GaN(窒化ガリウム)又は
化学式 Al_(y)Ga_(1-y)N
ここで,yは,y<x,
0<y<1
を満足する任意の数値,で示すことができる材料から成る極く薄い膜である。第2の層9としてAl_(y)Ga_(1-y)Nから成る導電形決定不純物を含まない半導体を使用する場合には,Al(アルミニウム)の増大により発生する恐れのあるクラックを防ぐためにyを0<y<0.8を満足する値即ち0よりも大きく且つ0.8よりも小さくすることが望ましい。なお,この第1の実施形態の第2の層9は,上記化学式におけるy=0に相当するGaNから成る。前記第2の層を,化学式 Al_(y)Ga_(1-y)Nここで,yはy<x及び0≦y<1を満足する数値,で表すこともできる。
【0019】バッファ層2の第1の層8の好ましい厚みは,0.5nm?50nm即ち5?500オングストロ-ムである。第1の層8の厚みが0.5nm未満の場合にはバッファ層2の上面に形成される素子用半導体領域3の平坦性が良好に保てなくなる。第1の層8の厚みが50nmを超えると,第1の層8と第2の層9との格子不整差,及び第1の層8と基板1との熱膨張係数差に起因して第1の層8内に発生する引っ張り歪みにより,第1の層8内にクラックが発生する恐れがある。
【0020】第2の層9の好ましい厚みは,0.5nm?200nm即ち5?2000オングストロ-ムである。第2の層9の厚みが0.5nm未満の場合には,第1の層8,及びバッファ層2上に成長される素子用半導体領域3を平坦に成長させることが困難になる。また,第2の層9の厚みが200nmを超えると,第2の層9と第1の層8との格子不整に起因して第2の層9内に発生する圧縮応力により,チャネル層10の電子密度が低下してHEMTの特性が劣化する。更に好ましくは,第2の層9の厚みを第1の層8の厚みより大きくするのがよい。このようにすれば,第1の層8と第2の層9との格子不整差及び第1の層8と基板1との熱膨張係数差に起因して第1の層8に発生する歪の大きさを第1の層9にクラックが発生しない程度に抑えること,及びチャネル層10の電子濃度高濃度に保つことにおいて有利になる。」
(イ)「【0023】次に,図3(B)に示すように基板1の主面1a上のバッファ層2は,周知のMOCVD(Metal Organic Chemical Vapor Deposition)即ち有機金属化学気相成長法によってAlNから成る第1の層8とGaNから成る第2の層9とを繰返して積層することによって形成する。即ち,HF系エッチャントで前処理したp形シリコン単結晶の基板1をMOCVD装置の反応室内に配置し,まず,950℃で約10分間のサーマルアニーリングを施して表面の酸化膜を除去する。次に,反応室内にTMA(トリメチルアルミニウム)ガスとNH_(3)(アンモニア)ガスを約65秒間供給して,基板1の一方の主面に厚さ約10nmのAlN層から成る第1の層8を形成する。本実施例では基板1の加熱温度を1120℃とした後に,TMAガスの流量即ちAlの供給量を約63μmol/min,NH_(3) ガスの流量即ちNH_(3) の供給量を約0.14mol/minとした。続いて,基板1の加熱温度を1120℃とし,TMAガスの供給を止めてから反応室内にTMG(トリメチルガリウム)ガスとNH_(3) (アンモニア)ガスとを約90秒間供給して,基板1の一方の主面に形成された上記AlNから成る第1の層8の上面に,厚さ約30nmのn形のGaNから成る第2の層9を形成する。本実施例では,TMGガスの流量即ちGaの供給量を約60μmol/min,NH_(3) ガスの流量即ちNH_(3) の供給量を約0.14mol/minとした。本実施例では,上述のAlNから成る第1の層8とGaNから成る第2の層9の形成を20回繰り返してAlNから成る第1の層8とGaNから成る第2の層9との合計で40層が積層されたバッファ層2を得る。勿論AlNから成る第1の層8,GaNから成る第2の層9をそれぞれ50層等の任意の数に変えることもできる。
【0024】次に,バッファ層2の上面に周知のMOCVD法によってHEMT素子用形半導体領域3を形成する。即ち,上面にバッファ層2が形成された基板1をMOCVD装置の反応室内に配置して,反応室内にまずトリメチルガリウムガス即ちTMGガス及びNH_(3) (アンモニア)ガスを15分間供給してバッファ層2の上面に約500nmの厚みの非ドープGaN即ち導電形決定不純物を含まないGaNから成る電子走行層10を形成する。本実施例ではTMGガスの流量即ちGaの供給量を約62μmol/min,NH_(3) ガスの流量即ちNH_(3) の供給量を約0.23mol /minとした。」
(イ)図1には,基板1に接して第1の層8が配置されること,が記載されている。
イ 引用発明2
前記ア(ア)より,引用文献2に記載された「HEMT」の「バッファ層」と「HEMT素子用半導体領域」の厚さの合計は,(50+200)×20+500+7+10=5,517nmであると認められる。また,同厚さの合計は最小で,(0.5+0.5)×20+500+7+10=537nmであると認められる。
また,前記ア(ア)【0020】には,バッファ層の第2層の格子歪みがチャネル層10に影響することが記載されており,すると,引用文献2に記載された,チャネル層10すなわちGaNから成る電子走行層10の少なくともバッファ層に近い部分は格子歪みを緩和するバッファ層として機能していると認められる。
すると,前記アより,引用文献2には次の発明が記載されていると認められる。
「シリコンから成る基板とバッファ層と窒化ガリウム系化合物半導体から成るHEMT素子用半導体領域とから成るHEMTであって,バッファ層の上にバッファ層として機能するGaNから成る電子走行層が配置され,バッファ層は基板に接してAlNの第1の層が配置されAlNの第1の層とGaNの第2の層とが交互に積層された複合層から成り,バッファ層とHEMT素子用半導体領域の合計厚さが5.517μmであり,最小で0.537μmであること。」
(4)引用文献3の記載事項
ア 引用文献3
当審最後拒絶理由に引用された,特開2003-086837号公報(以下,「引用文献3」という。)には,図面とともに,次の記載がある。
(ア)「【0001】
【発明の属する技術分野】本発明は窒化物半導体素子とその製造方法に関し,特に,シリコン基板上に形成される窒化物半導体素子とその製造方法の改善に関するものである。
【0002】
【従来の技術】近年では,基板上にエピタキシャル成長させられたGaN,InN,AlN,またはこれらの混晶からなる窒化物層を利用した窒化物半導体素子が作製されている。このような窒化物半導体素子には,発光素子,HEMT(高電子移動度トランジスタ),パワー素子などが含まれる。そして,そのような窒化物半導体素子用の基板として,従来は主にサファイア基板が用いられているが,Si基板を利用し得ることも知られている。」
(イ)「【0010】
【課題を解決するための手段】本発明の一つの態様による窒化物半導体素子は,立方晶のシリコン単結晶の[111]面から任意の方向に0.1度以上1.6度以下の範囲内で傾斜した主面を有するシリコン基板と,その傾斜主面上において六方晶のAl_(x)In_(y)Ga_(1-x-y)N(0≦x≦1;0≦y≦1)層の<0001>方向がシリコン基板の<111>方向と実質的に平行になるようにエピタキシャル成長させられた窒化物半導体層の1以上を含むことを特徴としている。なお,その傾斜主面は,[111]面から0.2度以上1.2度以下の範囲内で傾斜していることがより好ましい。」
(ウ)「【0017】
【発明の実施の形態】本発明者は,多くの実験に基づいて以下のような知見を得た。すなわち,ジャスト[111]面から任意の方向にわずかなオフ角で傾斜させた主面を有するオフ[111]Si基板を窒化物半導体素子用の基板として用いる場合,その基板主面上に原子レベルのステップが形成される。そして,窒化物半導体膜を構成する原子がそれらのステップサイトに取り込まれやすくなることで,各結晶成長領域の結晶粒の方位がそろい易くなる。したがって,図6の模式的な斜視図に示されているように,基板主面に平行な面内方向においても結晶軸の揺らぎが少なくて結晶性の高い窒化物半導体膜をSi基板上に成長させることが可能になる。
【0018】また,単結晶Si基板の主面上のステップサイトを基礎とする結晶成長においては,各結晶核から成長した成長結晶粒同士がそれらの結晶軸を一致させて合体し易くてピットの生成も減少し,この点からも結晶性が改善される。
【0019】なお,Siと窒化物半導体との間には熱膨張係数の違いがあり,ジャスト[111]Si基板上に窒化物半導体膜を成長させた後にその基板を室温まで冷却する際に,熱歪の影響から窒化物半導体膜にクラックが生じることがある。しかし,オフ[111]Si基板の主面上では原子レベルのステップが形成されるので,窒化物半導体膜の表面も完全には平坦な面ではなくなり,部分的にストレスの発生を緩和することができて,クラックの発生が低減され得る。」
(エ)「【0024】図1の発光素子の製造においては,ジャスト[111]面から任意の方向に0.5度程度のオフ角でわずかに傾斜した主面を有するオフ[111]Si基板1を有機洗浄してから5%HF水溶液で1分間洗浄した後にMOCVD(有機金属化学気相堆積)装置内に導入し,H_(2)雰囲気中で約900℃の高温でその基板のクリーニングを行う。」
(オ)「【0055】なお,以上の実施例は窒化物半導体発光素子を例にして説明されたが,本発明はSi基板上に成長させられる窒化物半導体膜の結晶性を顕著に改善することができ,窒化物半導体膜を利用するHEMTやパワー素子などにも好ましく適用され得るものである。」
イ 引用発明3
前記アより,引用文献3には次の発明が記載されていると認められる。
「結晶性を改善するために,ジャスト[111]面から任意の方向に0.5度程度のオフ角でわずかに傾斜した主面を有するオフ[111]Si基板上に成長させられる窒化物半導体膜を利用したHEMT。」
(5)引用文献4の記載事項
ア 引用文献4
当審最後拒絶理由に引用された,特開平02-197128号公報(以下,「引用文献4」という。)には,図面とともに,次の記載がある。
(ア)「[産業上の利用分野]
本発明は,個別回路素子または集積回路素子を形成するためのエピタキシャルウェーハおよびその製造方法に関するものである。
[従来の技術]
半導体製造技術において,各種の回路素子を形成する場合,例えば,P型またはN型の半導体基板を用い,その半導体基板の上にP^(-)型またはN^(-)型のエピタキシャル層を形成し,このエピタキシャル層に各種回路素子を形成することが行われている。
ところで,このように半導体基板上にエピタキシャル層を形成する場合,オートドーピングの問題を生じる。このオートドーピング現象は,半導体基板からエピタキシャル層への熱による同相拡散にもよるが,半導体基板における側面部および背面部の不純物が気相中に一旦放出され,当該不純物がエピタキシャル層表面に搬送されることによって生じる。
このようなオートドーピングが生じるとエピタキシャル層の不純物濃度が変化し,エピタキシャル層内において不純物濃度が不均一化してしまう。特に,半導体基板とエピタキシャル層との界面近傍のエピタキシャル層中の不純物濃度が変動してしまい,所望のエピタキシャル層の不純物濃度までに到達するのに相当のエピタキシャル層が無駄になる。つまり,半導体基板と同じ導電型のエピタキシャル層を形成する場合にあっては,その界面近傍のエピタキシャル層中の不純物濃度が高くなってしまい,一方,半導体基板と逆導電型のエピタキシャル層を形成する場合にあっては,その界面近傍のエピタキシャル層中の不純物濃度が低くなってしまうことから,所望の不純物濃度のエピタキシャル層を得るには該エピタキシャル層を必要以上に厚くしなければならない。
そこで,従来,上記のような不都合を回避するため,エピタキシャル層を形成する前に半導体基板の側面および裏面に酸化膜からなる保護膜を形成し,当該酸化膜によって不純物の気相への放出を抑止し,その状態で半導体基板の表面にエピタキシャル層を形成するようにしていた。」(1頁右欄10行-2頁右上欄10行)
(イ)「[実施例]
以下,本発明に係るエピタキシャルウェーハの実施例を図面に基づいて説明する。
第1図には実施例のエピタキシャルウェーハの断面図が示されている。
同図において符号1はP型半導体基板(P型シリコン基板)を表わしており,このP型半導体基板1の側面および裏面にはOH基を3重量%以上含む酸化膜からなる保護膜2が形成され,一方半導体基板1の表面には例えばP^(-)型エピタキシャル層3が形成されている。
ここで上記保護膜2は,P^(-)型エピタキシャル層3の形成の際,半導体基板1の側面部および裏面部からの気相への不純物の放出を防止するように働く。この酸化膜2の膜厚は0.3μm以上となっている。
続いて,上記エピタキシャルウェーハの製造方法について説明する。
例えば,円筒型,管状炉型等のリアクタを用いた低温常圧CVD法によって,P型半導体基板1の全面に酸化膜2を0.3μm程度の厚さで形成する。
具体的には,例えば,キャリアガスとして不活性ガス例えば窒素ガスを用いて,これにモノシラン0.05?0.15vol%,O_(2)を0.5?1.5vol%混合した反応ガス雰囲気中で,上記半導体基板の温度を350?450℃の条件下で酸化膜2の形成を行なう。
以上によってOH基を3重量%以上含む酸化膜2が得られる。」(3頁右上欄1行-同左下欄10行)
(ウ)「また,第4図はOH基の量とCVD酸化膜形成の際の半導体基板温度(反応温度)との関係を調べたもので,この第4図からは,OH基の量は450℃以下で急激に上昇していることが分かる。なお,350℃以下では緻密な酸化膜の形成が困難である。」(3頁右下欄2-7行)
イ 引用発明4
前記アより,引用文献4には次の発明が記載されていると認められる。
「P型シリコン基板の裏面に酸化膜が形成され,表面にはエピタキシャル層が形成されているエピタキシャルウェーハであって,オートドープを防止するように働く酸化膜の膜厚は0.3μm以上であること。」
(6)引用文献5の記載事項
ア 引用文献5
当審最後拒絶理由に引用された,特開2010-153817号公報(以下,「引用文献5」という。)には,図面とともに,次の記載がある。
「【実施例】
【0038】
(実施例1)
直径3インチのSi単結晶基板(板厚:625μm,ボロン添加量:2×10^(19)/cm^(3),比抵抗値:0.005Ω・cm,結晶面(111))を,水素および窒素雰囲気中で1050℃に加熱した後,MOCVD法を用いて,トリメチルガリウム(TMG),トリメチルアルミニウム(TMA),NH_(3)の供給量を調整することにより,膜厚200nmのAlN層と膜厚50nmのAl_(0.25)Ga_(0.75)N層を形成した。その後,トリメチルガリウム(TMG),トリメチルアルミニウム(TMA),NH_(3)の供給量を調整することにより,前記Al_(0.25)Ga_(0.75)N層の上に,AlN(膜厚4nm)とAl_(0.15)Ga_(0.85)N(膜厚:25nm)を交互に80対積層させた絶縁性の超格子層を形成した。この超格子層の平均C濃度は2×10^(18)/cm^(3)であった。更にその上に,横方向電流導電層として機能する,厚さ1.5μmのGaN層とAl_(0.25)Ga_(0.75)N(膜厚20nm)を積層し,電子デバイス用エピタキシャル基板を作製した。
【0039】
(実施例2)
ボロン添加量を10^(19)/cm^(3)とし,Si単結晶基板の比抵抗値を0.01Ω・cmとしたこと以外は,実施例1と同様の方法により電子デバイス用エピタキシャル基板を作製した。」
イ 技術的事項
前記アより,引用文献5には次の技術的事項が記載されていると認められる。
「ボロン添加量を10^(19)/cm^(3)とするとSi単結晶基板の比抵抗値が0.01Ω・cmとなること。」
(7)引用文献6の記載事項
ア 引用文献6
当審最後拒絶理由に引用された,特開2011-119715号公報(以下,「引用文献6」という。)には,図面とともに,次の記載がある。
(ア)「【技術分野】
【0001】
本発明は,III族窒化物エピタキシャル積層基板に関し,特に,結晶品質の良く,基板の反り量が少ないIII族窒化物エピタキシャル積層基板に関する。
・・・
【0004】
そのため,近年,III族窒化物半導体の結晶成長基板として,シリコン基板を用いる技術が提案されている。シリコン基板は,上記サファイア基板よりも放熱性が良いため高出力デバイスの作成に適しており,また,大型基板が安価であることから,製造コストを抑えることができるという利点を有している。しかしながら,サファイア基板と同様に,シリコン基板はIII族窒化物半導体とは格子定数が異なり,このシリコン基板上に直接III族窒化物半導体を成長させても,結晶性の高いIII族窒化物半導体を得ることは期待できなかった。」
(イ)「【0029】
基板2は,Si単結晶基板であるのが好ましい。このとき,Si単結晶基板の面方位は特に指定されず,(111),(100),(110)面等を使用することができるが,III族窒化物の(0001)面を成長させるためには(110)(111)面が望ましく,さらに,表面平坦性よく成長させるためには,(111)面を使用することが望ましい。オフ角度については,単結晶成長を損なわないように,1°以下で適宜設定される。また,p型,n型いずれの伝導型としてもよく,0.001Ωcm?100000Ωcmまでの各種抵抗率に適用可能である。また,必ずしも抵抗率はSi単結晶基板全体で均一である必要はない。また,Si基板内に導電性を制御する以外の目的の不純物(C,O,N,Geなど)を含むこともできる。また,Si単結晶基板とは,成長層側が単結晶基板である場合を総称しており,成長層と反対側には別の基板が張り合わされたり,酸化膜・窒化膜などの他の材料からなる膜が形成されていたりしているものも含む。基板の厚みは,単結晶成長後の反り量等を勘案して,適宜設定される。」
(ウ)「【実施例】
【0042】
(実施例1)
(実験例1)
(111)面3インチn型Si単結晶基板(Sbドープ比抵抗0.015Ωcm,厚さ:600μm)上に,バッファ層として,AlNとAl_(0.25)Ga_(0.75)Nを順に積層した初期成長層(AlNの厚さ:100nm,Al_(0.25)Ga_(0.75)Nの厚さ40nm)ならびに第1超格子積層体(AlN/GaNを20組,AlNの厚さ:2nm,GaNの厚さ:6.5nm)および第2超格子積層体(AlN/Al_(0.15)Ga_(0.85)Nを100組,AlNの厚さ:4nm,AlGaNの厚さ:25nm)をエピタキシャル成長させ,この第2超格子積層体上に,主積層体として,GaNチャネル層(厚さ:1.5μm)およびAl_(0.25)Ga_(0.75)N電子供給層(厚さ:30nm)をエピタキシャル成長させてHEMT構造を持つIII族窒化物エピタキシャル積層基板を作製した。成長方法としては,原料として,TMA(トリメチルアルミニウム),TMG(トリメチルガリウム),アンモニアを用いたMOCVD法を用いている。キャリアガスとしては,窒素・水素を用いた。各層の成長条件(圧力・温度)は表1に示す通りである。」
イ 引用発明6
前記アより,引用文献6には次の発明が記載されていると認められる。
「1°以下のオフ角度を有する(111)面3インチn型Si単結晶基板(Sbドープ比抵抗0.015Ωcm,厚さ600μm)上に,厚さの合計が4,740nmのバッファ層と主積層体をエピタキシャル成長させた,HEMT構造を持つIII族窒化物エピタキシャル積層基板。」
(8)本願補正発明と引用発明1との対比
ア 本願補正発明の「直径6インチで厚さが600?1000μmのSi単結晶基板」と引用発明1の「比抵抗0.01Ω・cm,650μm厚のCZ法(Bドープ)で製造された6インチ径の(111)Si基板」とは,「直径6インチで厚さが650μmのSi単結晶基板」という点で共通すると認められる。
イ 引用発明1の「能動層」はHEMTとして動作させるためのものである(前記(2)ア(イ)【0016】)から,本願補正発明の「半導体動作層」に相当し,そして,引用発明1の「(111)Si基板上にバッファ層,能動層を形成し,バッファ層はIII族窒化物半導体で構成され,能動層はGaNのチャネル層とAlGaNの電子供給層で構成され」は,本願発明の「Si単結晶基板の一主面上に,いずれも13族窒化物からなるバッファ層,半導体動作層が順次積層され」に相当すると認められる。
ウ 前記イを前提とすれば,引用発明1の「HEMTが形成されるエピタキシャル成長基板」は本願補正発明の「高耐圧パワーデバイス用窒化物半導体基板」に相当すると認められる。
エ 引用発明1の「(111)Si基板」は「比抵抗0.01Ω・cm」で「Bドープ」であり,これはボロン添加量1×10^(19)cm^(-3)に相当する(前記(6)イ)から,本願発明1の「バルクの平均ドーパント濃度が1×10^(18)?1×10^(21)cm^(-3)であり,前記ドーパントがボロンであり」は,引用発明1の「比抵抗0.01Ω・cm」で「Bドープ」と,「バルクの平均ドーパント濃度が1×10^(19)cm^(-3)であり,前記ドーパントがボロンであり」という点で共通すると認められる。
オ してみると,本願補正発明と引用発明1とは,下記カの点で一致し,下記キの点で相違すると認められる。
カ 一致点
「直径6インチで厚さが650μmのSi単結晶基板の一主面上に,いずれも13族窒化物からなるバッファ層,半導体動作層が順次積層される高耐圧パワーデバイス用窒化物半導体基板において,
前記Si単結晶基板は,
バルクの平均ドーパント濃度が1×10^(19)cm^(-3)であり,
前記ドーパントがボロンである,
ことを特徴とする窒化物半導体基板。」
キ 相違点
(ア)相違点1
本願補正発明においては,「前記バッファ層と前記半導体動作層の合計厚さが4?4.5μmである」のに対し,引用発明1においては,「バッファ層と能動層の厚さの合計は3.043μmである」点。
(イ)相違点2
本願補正発明においては,「前記バッファ層が,Si単結晶基板の一主面に接して形成されたAlN単結晶層と,該AlN単結晶層に接して形成されたGaN単結晶層とを対にして,AlN単結晶層とGaN単結晶層とが交互に繰り返し積層された複合層と,該複合層における最上層のGaN単結晶層に接して形成されたGaN単結晶層とのみからなる一種類の層」であるのに対し,引用発明1においては,バッファ層は「AlNで構成された初期成長層とAlN及びAlGaNで構成された超格子積層体で構成」される点。
(ウ)相違点3
本願補正発明においては,「前記Si単結晶基板は,一主面が(111)面に対して0.1?1°又は-1?-0.1°のオフ角を有する」のに対し,引用発明1においては「(111)Si基板」の主面がオフ角を有することは開示されていない点。
(エ)相違点4
本願補正発明は「前記一主面とは反対側の面である裏面に厚さ300?600nmであるSiO_(2)膜」を備えるのに対し,引用発明1においては「SiO_(2)膜」を備えることが開示されていない点。
(9)相違点についての検討
相違点1ないし4についてまとめて検討する。相違点1ないし4に係る構成をすべて備えることは,いずれの引用文献にも記載も示唆もされていない。
本願補正発明は,相違点1ないし4に係る構成をすべて備えることにより,良好な結晶性を維持しつつ,窒化物半導体基板の反りやクラックの発生を効果的に抑制するという格別の有利な効果を奏するものである。
よって,本願補正発明は,引用文献1ないし6に記載された発明に基づいて,当業者が容易に発明をすることができたとは言えない。
(10)まとめ
以上のとおりであるから,本願補正発明は,引用文献1ないし6に記載された発明に基づいて,当業者が容易に発明をすることができたとは言えないから,特許出願の際独立して特許を受けることができたものである。
3 むすび
したがって,本件補正は,特許法第17条の2第3ないし6項の規定に適合し,適法なものである。

第3 本願発明
前記第2のとおり,本件補正は適法なものであるから,本願の請求項1に係る発明(以下,「本願発明」という。)は,本件補正で補正された特許請求の範囲の請求項1に記載された次のとおりのものである。(再掲)
「直径6インチで厚さが600?1000μmのSi単結晶基板の一主面上に,いずれも13族窒化物からなるバッファ層,半導体動作層が順次積層され,前記バッファ層と前記半導体動作層の合計厚さが4?4.5μmである高耐圧パワーデバイス用窒化物半導体基板において,
前記バッファ層が,
Si単結晶基板の一主面に接して形成されたAlN単結晶層と,該AlN単結晶層に接して形成されたGaN単結晶層とを対にして,AlN単結晶層とGaN単結晶層とが交互に繰り返し積層された複合層と,
該複合層における最上層のGaN単結晶層に接して形成されたGaN単結晶層と
のみからなる一種類の層であり,
前記Si単結晶基板は,一主面が(111)面に対して0.1?1°又は-1?-0.1°のオフ角を有し,
バルクの平均ドーパント濃度が1×10^(18)?1×10^(21)cm^(-3)であり,
前記ドーパントがボロンであり,
前記一主面とは反対側の面である裏面に厚さ300?600nmであるSiO_(2)膜を備えたことを特徴とする窒化物半導体基板。」

第4 原査定の理由について
1 原査定の理由の概要
この出願の請求項1に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
引用文献A 特開2011-119715号公報
引用文献B 特開2012-015304号公報
引用文献C 特開2010-272781号公報
引用文献D 特開平08-111409号公報
引用文献E 特開2010-016366号公報
引用文献F 特開2012-186268号公報
引用文献G 特開2012-051774号公報
2 原査定の理由についての判断
(1)引用文献Aの記載事項
引用文献Aには,前記第2の2(7)アのとおりの記載があり,同イのとおりの発明(以下,「引用発明A」という。)が記載されていると認められる。
(2)引用文献Bの記載事項
ア 引用文献B
引用文献Bには,図面とともに,次の記載がある。
「【発明を実施するための形態】
【0017】
初めに,GaN系半導体層のグレインサイズを大型化するために行った実験について説明する。まず,Si基板のオフ角が,GaN系半導体層のグレインサイズに及ぼす影響を調べた。
【0018】
図1は,Si基板上にAlN層を介してGaN系半導体層が形成された半導体エピ基板の製造工程を説明する断面模式図である。図1では,HEMTに使用される半導体エピ基板を例として説明する。まず,Si基板10として,(111)面から0.06度のオフ角度で傾斜した面を主面とするSi基板と,(111)面から0.33度のオフ角度で傾斜した面を主面とするSi基板と,(111)面から0.67度のオフ角度で傾斜した面を主面とするSi基板と,の3種類のSi基板を準備した。3種類のSi基板全てにおいて,オフ角の傾斜方向は,(111)面から(011)方向である。これら3種類のSi基板10各々に対して,以下の製造工程を行った。
【0019】
Si基板10を希釈フッ酸で処理することで,Si基板10の表面の自然酸化膜などを除去した。その後,Si基板10をMOCVD(Metal Organic Chemical Vapor Deposition)装置のリアクタ内に導入した。基板温度を1100℃に昇温させた後,NH_(3)(アンモニア)およびTMA(トリメチルアルミニウム)を供給し,Si基板10の主面に,厚さ300nmのAlN層12を成長した。AlN層12の成長速度は1.5Å/secとした。
【0020】
次に,基板温度を1100℃にしたまま,NH3,TMA,およびTMG(トリメチルガリウム)を供給し,AlN層12上に,厚さ300nmでAl組成比0.5のAlGaNバッファ層14を成長した。次に,基板温度は1100℃のまま,NH3およびTMGを供給し,AlGaNバッファ層14上に,厚さ1200nmのGaNチャネル層16を成長した。次に,基板温度は1100℃のまま,NH3,SiH4(モノシラン),TMG,およびTMAを供給して,厚さ25nm,Al組成比0.2で,SiドープされたAlGaN電子供給層18を成長した。成長圧力は10kPa,V/III比は30000とした。
【0021】
以上の製造工程により,Si基板10の主面に接してAlN層12が設けられ,AlN層12上にAlGaNバッファ層14,GaNチャネル層16,およびAlGaN電子供給層18が順次積層されたGaN系半導体層20を有する半導体エピ基板22が得られた。」
イ 引用発明B
前記アより,引用文献Bには,次の発明が記載されていると認められる。
「(111)面から0.06?0.67度のオフ角度で傾斜した面を主面とするSi基板の主面に接してAlN層が設けられ,AlN層上にAlGaNバッファ層,GaNチャネル層,およびAlGaN電子供給層が順次積層されたGaN系半導体層を有する半導体エピ基板。」
(3)引用文献Cの記載事項
ア 引用文献C
引用文献Cには,図面とともに,次の記載がある。
(ア)「【課題を解決するための手段】
【0009】
本発明の半導体積層構造体の製造方法は,基板の第1の面上に,前記基板よりも熱膨張率の低い第1の膜を成膜する工程と,前記第1の膜の成膜後に,前記第1の面と反対側にある前記基板の第2の面上に,前記基板よりも熱膨張率の高い半導体からなる第2の膜を,前記第1の膜の成膜時よりも高い温度にて成膜する工程とを備えている。
【0010】
基板の第1の面上に第1の膜が成膜されて成る中間積層体の温度を第1の膜の成膜時よりも上昇させると,両者の熱膨張率の差のために,中間積層体は基板の第1の膜との非接触面(第2の面)を凸とするように反る。したがって,基板の第2の面上に成膜された第2の膜は,成膜時においては,基板の第2の面に沿って,基板の第2の面が凸となるように反っている。しかる後,半導体積層構造体の温度が低下すると,三者の熱膨張率の差のために,基板及び第1,第2の膜はほぼ反りのない平坦なものとなる。しかも,第2の膜に発生する内部応力(引張応力)を低く抑えることができるので,半導体積層構造体にクラックが発生しにくくなる。
【0011】
本発明においては,前記基板がSi基板であり,前記第1の膜が,炭素を主成分とする材料,又はSiを主成分とする酸化物若しくは窒化物からなる膜であり,前記第2の膜が,III-V族窒化物半導体からなる膜であってよい。
・・・
【0014】
Siを主成分とする酸化物はSiO_(2)などのSiO_(x)(酸化ケイ素)であってよく,Siを主成分とする窒化物はSiN_(x)(窒化ケイ素)であってよい。第1の膜は,非晶質として形成されることが一般的である。Siを主成分とする酸化物についても,熱膨張率が低く,硬度及びヤング率が高いなどのDLCと同様の特性を有している。なお,Siを主成分とする酸化物又は窒化物の熱膨張率が高い場合は,成膜時にアモルファス化を行い,熱膨張率を低下させることも可能である。アモルファス化を行うには,成膜温度を低くすればよい。
【0015】
III-V族窒化物半導体としては,AlN,GaN,AlGaN,InGaN,InAlN及びInGaAlNのいずれかの窒化物半導体が挙げられる。第2の膜は,結晶質として形成されることが一般的である。なぜなら,本発明に係る半導体積層構造体上に電子素子を形成する場合に,電子を高速に移動させて電子素子として機能させるために結晶質であることが必須だからである。通常,第2の膜は,その膜の材料の融点に比例した比較的高温(GaNの場合には800?1200℃程度)で成膜される。」
(イ)「【発明を実施するための形態】
【0018】
図1に示すように,本発明の一実施の形態に係る製造方法によって製造された半導体積層構造体1は,基板2,基板2の下面(裏面)上に形成された第1の膜3,基板2の上面(表面)上に形成されたバッファ層4,さらにその上に形成された第2の膜5からなる。本実施の形態では,基板2がSi(111)基板であり,第1の膜3が非晶質のDLC膜であり,バッファ層4がAlN膜であり,第2の膜5がGaN膜である。なお,基板2の表裏面には,それぞれ極薄い自然酸化膜が形成されていてもよい。
【0019】
基板2の厚みは,100μmから,一般的に用いられる500?700μmまでであることが好ましい。第1の膜3の厚みは,基板2の厚みが大きくなるに連れて大きくすることが好ましい。これは,バッファ層4及び第2の膜5の成膜時における基板2の反りの程度を適度なものとして,完成した半導体積層構造体1を反りのほとんど無い平坦なものとするためである。」
イ 引用発明C
前記アより,引用文献Cには次の発明が記載されていると認められる。
「Si基板,基板の裏面上に形成されたSi酸化物膜,基板の表面上に形成されたAlNバッファ層,さらにその上に形成されたGaN膜からなる半導体積層構造体。」
(4)引用文献Dの記載事項
ア 引用文献D
引用文献Dには,図面とともに,次の記載がある。
「【0012】前述のように,本発明者らはCVD法による成膜工程の膜厚などが均一にならない原因について調べた結果,400℃程度の高温で成膜する際に図3に示されるように,半導体ウェハ1の周囲が反り上がり,半導体ウェハ1の周縁の温度が低下し,さらに雰囲気の反応ガスも反応領域が狭くなって充分でないことに基因していることを見出した。本発明者らは成膜時にこの反りをなくするため,さらに鋭意検討を重ねた結果,反りの原因が半導体ウェハの表裏面の粗さの差に基づくものであることを見出し,半導体ウェハの裏面に該半導体ウェハの材料より熱膨張係数が小さくなる酸化膜を設けることにより,半導体ウェハの裏面には粗面に基づく引張力と熱膨張係数の小さい酸化膜に基づく圧縮力とが働き,両者が相殺されて加熱時の半導体ウェハの反りを抑制できることを見出した。
【0013】加熱時の半導体ウェハの反りを測定することはできないが,従来の5インチウェハを用いて400℃程度でPSG膜をCVD法により成膜するするばあい,反応管の外から肉眼で見て明らかに周囲が反り上がっているのを確認することができ,1?2mm程度はサセプタから反り上がっていた。一方,図1に示されるように,半導体ウェハ1の裏面に酸化膜1aを設け,その厚さを種々変えて成膜したときの半導体ウェハ1の反りを調べた結果,図2に示す結果がえられた。すなわち,酸化膜1aは半導体ウェハ1のプロセスの初期に次工程のパターニングのため半導体ウェハ1の表面にSiO_(2) などの酸化膜を1000?1200℃程度で熱酸化法により形成するが,その際に裏面に形成された酸化膜1aをあとのエッチング工程などのときにレジストなどを塗布して保護することにより除去されないようにして残すもので,この熱酸化の時間を制御することにより酸化膜の厚さを変えたものである。図2(a)は酸化膜1aを形成したのち,常温においての半導体ウェハ1の反りを測定して酸化膜1aの厚さに対する関係を示したグラフで,図2(b)は,酸化膜の厚さを変えたとき400℃程度でPSG膜を成膜するCVD工程における半導体ウェハ1の反りを,反応管の外からの目視による観察により傾向として図に示したものである。
【0014】前述のように,酸化膜1aの形成は熱酸化法により,1000℃程度の高温で形成されているため,常温では酸化膜1aの厚さが0.6μm程度以上では酸化膜1aの方が半導体ウェハ1より収縮が小さく,下側が凸になるようにわん曲する。一方,酸化膜1aの薄い方では酸化膜1aの収縮力は働かず,上側に凸となるようにわん曲する。この半導体ウェハ1をCVD法で成膜するため400℃程度に上げると,図2(b)に示されるように,酸化膜1aが薄いときは下に凸の反りが大きく現われるが,酸化膜1aの厚さが0.6μm程度以上では肉眼で見て反りがほとんど観察されず,平らな半導体ウェハ1の状態で成膜することができる。
【0015】本発明の半導体装置の製法は以上の知見に基づいて行われたもので,つぎに具体的に説明する。
【0016】図1は本発明のCVD工程など熱プロセスにおける半導体ウェハ1の説明図である。図1において1は,たとえばシリコンなどからなる厚さが200?250μm,5インチの半導体ウェハで,その裏面には,たとえばSiO_(2) などからなる酸化膜1aが0.7?1.0μmの厚さに形成されている。」
イ 引用発明D
前記アより,引用文献Dには次の発明が記載されていると認められる。
「シリコンからなる厚さが200?250μm,5インチの半導体ウェハで,その裏面にSiO_(2) などからなる酸化膜1aが0.7?1.0μmの厚さに形成されていること。」
(5)周知技術
ア 引用文献E
引用文献Eには,図面とともに,次の記載がある。
「【0006】
この発明は,低抵抗でかつ大口径のシリコンウェーハの表面にシリコンエピタキシャル膜を成長させたシリコンエピタキシャルウェーハの反りを抑制することを,その目的としている。
【課題を解決するための手段】
【0007】
本発明は,チョクラルスキー法により育成され,ボロンとゲルマニウムとが添加されたシリコン単結晶インゴットをスライスして作製された直径300mm以上のシリコンウェーハの表面にシリコンエピタキシャル膜を成長させたシリコンエピタキシャルウェーハおよびその製造方法の改良である。
【0008】
その特徴ある構成は,シリコンウェーハはボロン濃度が8.5×10^(18)(atoms/cm^(3))以上ドープされ,
ゲルマニウムが,
【0009】
【数1】
の関係式を満たす範囲でドープされているところにある。」
イ 引用文献F
引用文献Fには,図面とともに,次の記載がある。
(ア)「【0013】
本発明は,上記課題に鑑みてなされたものであり,シリコン基板を下地基板とし,基板サイズに比して問題ない程度に反りが抑制され,半導体素子の作製に好適なエピタキシャル基板を提供することを目的とする。
【課題を解決するための手段】
【0014】
上記課題を解決するため,請求項1の発明は,シリコン単結晶からなる下地基板と,前記下地基板の上に形成された複数のIII族窒化物層からなるIII族窒化物層群と,を備えるエピタキシャル基板であって,前記下地基板は,所定のn型ドーパントが添加されてなることでn型の導電性を有し,かつ,比抵抗が0.1Ω・cm以下であり,前記複数のIII族窒化物層はそれぞれ,少なくともAlまたはGaを含み,前記エピタキシャル基板の反り量をSR(単位:μm),前記窒化物層群の総膜厚をte(単位:μm),前記下地基板の膜厚をts(単位:mm),前記下地基板の直径をds(単位:mm)とするときに,規格化反り指数KがK={(SR/te)×(ts/ds)^(2)}≦1×10^(-3)なる関係式をみたすことを特徴とする。」
(イ)「【0022】
<エピタキシャル基板の構成>
図1は,本発明の実施の形態に係るエピタキシャル基板10の構成を示す断面模式図である。エピタキシャル基板10は,下地基板1の上に,いずれもIII族窒化物からなる下地層2と超格子層3と機能層4とをこの順にエピタキシャル形成した構成を有する。なお,下地層2と超格子層3とを合わせてバッファ層とも称する。
【0023】
下地基板1は,シリコン単結晶からなる。また,下地基板1は,n型の導電型を呈し,かつ,0.1Ω・cm以下の比抵抗を有する。係る導電型および比抵抗は,下地基板1に例えばアンチモン(Sb),ヒ素(As),リン(P)などのn型ドーパントを添加することで実現されてなる。図2は,シリコン単結晶にアンチモン,ヒ素,リンを添加した場合のシリコン単結晶中の各元素の原子濃度(ドーパント濃度)とシリコン単結晶の比抵抗との関係を示す図である。図2に示すように,これらのドーパントをおよそ1.0×10^(17)/cm^(3)以上の原子濃度で添加した場合に,シリコン単結晶は0.1Ω・cm以下の比抵抗を有する。n型ドーパントのドーパント濃度を高めるほど,下地基板1の比抵抗を小さくすることができる。例えば,アンチモンについては,少なくとも7×10^(18)/cm^(3)程度までは問題なくドープすることができ,これにより,下地基板1の比抵抗は0.008Ω・cmにまで低められる。ヒ素については,少なくとも8×10^(19)/cm^(3)程度までは問題なくドープすることができ,これにより,下地基板1の比抵抗は0.001Ωcmにまで低められる。なお,リンについては,2.0×10^(17)/cm^(3)という原子濃度でドープした場合に下地基板1の比抵抗が0.05Ωcmとなるが,さらなるドープを行ってより比抵抗が小さい下地基板1を得ることは困難である。」
ウ 引用文献G
引用文献Gには,図面とともに,次の記載がある。
「【0013】
一般に,Si中のドーパントの濃度を高くすると,機械強度の向上,すなわち臨界せん断応力値の向上がみられるので,スリップ発生や反りの抑制には効果的である。一方,ドーパント濃度が高い場合においては,非特許文献1に記載されているように,Si単結晶の熱伝導率が低下してしまい,化合物半導体基板を窒化物半導体光・電子デバイスとして用いるには好ましくない。高濃度ドーピングにおける機械強度と熱伝導率にはトレードオフの関係が存在するため,ドーパントの濃度,深さ方向の分布については,最適設計が必要となるが,これまでに十分な検討がなされていたとは言い難い。
【0014】
本発明は,これらの課題を鑑みてなされたもので,効果的に転位発生の防止と基板の反りの低減を成すとともに,熱伝導率の低下を必要最小限に抑えることを簡易な手法で実現する,Si単結晶基板を用いた化合物半導体基板を提供するものである。
【課題を解決するための手段】
【0015】
本発明に係る化合物半導体基板は,Si単結晶基板と,前記Si単結晶基板の一主面上形成された化合物半導体からなる中間層と,前記中間層上に形成された化合物半導体からなるデバイス活性層から構成され,前記Si単結晶基板は,前記中間層側の一主面の表面から厚さ方向に向かって平均ドーパント濃度が1×10^(19)atoms/cm^(3)以上1×10^(21)atoms/cm^(3)以下である領域1と,前記領域1に続いて形成されドーパント濃度が連続的に減少する遷移領域1と,前記遷移領域1に続いて形成され平均ドーパント濃度が1×10^(12)atoms/cm^(3)以上5×10^(17)atoms/cm^(3)以下である領域2と,前記領域2に続いて形成されドーパント濃度が連続的に増加する遷移領域2と,前記遷移領域2に続いて前記Si単結晶基板の他主面の表面まで形成され平均ドーパント濃度が1×10^(19)atoms/cm^(3)以上1×10^(21)atoms/cm^(3)以下である領域3とが順次形成され,さらに,前記領域1と前記領域3のそれぞれの厚さが前記Si単結晶基板の全体の厚さに対して15%以上35%以下の範囲であることを特徴とする。このような構成をとることで,基板におけるスリップなどの転位発生防止,基板の反り低減,基板の熱伝導率低下抑制という効果を,効率よく併せ持つ化合物半導体基板とすることができる。
【0016】
また,本発明に係る化合物半導体基板におけるドーパントは,ボロン(B),リン(P),アンチモン(Sb),ヒ素(As),アルミニウム(Al),ガリウム(Ga),ゲルマニウム(Ge)のうち,いずれか1種類もしくは複数種類であることがさらに好ましい。このような構成をとることで,簡易かつ低コストで,効率よく基板におけるスリップなどの転位発生防止,基板の反り低減,基板の熱伝導率低下抑制という効果を得ることが出来る。これらの元素はSiの格子位置に置換して固溶するため,固溶強化によりSi基板の機械強度,即ち臨界せん断応力を向上させることが出来る。」
エ 周知技術
前記ア及びウより,次の事項は周知技術と認められる。
「シリコン基板の反りを防止するため,シリコン基板にボロンを適宜のドーパント濃度範囲とすること。」
(6)本願発明と引用発明Aとの対比
本願発明と引用発明Aとは,下記アの点で一致し,下記イの点で相違すると認められる。
ア 一致点
「厚さが600μmのSi単結晶基板の一主面上に,いずれも13族窒化物からなるバッファ層,半導体動作層が順次積層され,高耐圧パワーデバイス用窒化物半導体基板において,
前記Si単結晶基板は,一主面が(111)面に対して1度以下のオフ角を有した
ことを特徴とする窒化物半導体基板。」
イ 相違点
(ア)相違点1
本願発明の「Si単結晶基板」は直径6インチであるのに対し,引用発明Aの「Si単結晶基板」は3インチである点。
(イ)相違点2
本願発明において「前記バッファ層と前記半導体動作層の合計厚さが4?4.5μmである」のに対し,引用発明Aにおいて「バッファ層と主積層体」の厚さの合計は4.740μmである点。
(ウ)相違点3
本願発明において「前記バッファ層が,Si単結晶基板の一主面に接して形成されたAlN単結晶層と,該AlN単結晶層に接して形成されたGaN単結晶層とを対にして,AlN単結晶層とGaN単結晶層とが交互に繰り返し積層された複合層と,該複合層における最上層のGaN単結晶層に接して形成されたGaN単結晶層とのみからなる一種類の層であ」るのに対し,引用発明Aにおいては「バッファ層」がそうなっていない点。
(エ)相違点4
本願発明において「バルクの平均ドーパント濃度が1×10^(18)?1×10^(21)cm^(-3)であり,前記ドーパントがボロンであ」るのに対し,引用発明AにおいてはAbドープで比抵抗0.015Ωcmである点。
(オ)相違点5
本願発明は「前記一主面とは反対側の面である裏面に厚さ300?600nmであるSiO_(2)膜を備えた」のに対し,引用発明AはこのSiO_(2)膜を備えない点。
(7)相違点についての検討
相違点1ないし5についてまとめて検討する。相違点1ないし5に係る構成をすべて備えることは,いずれの引用文献にも記載も示唆もされていない。
本願発明は,相違点1ないし5に係る構成をすべて備えることにより,良好な結晶性を維持しつつ,窒化物半導体基板の反りやクラックの発生を効果的に抑制するという格別の有利な効果を奏するものである。
よって,本願発明は,引用文献AないしGに記載された発明に基づいて,当業者が容易に発明をすることができたとは言えない。
(8)まとめ
したがって,原査定の理由によっては,本願を拒絶することはできない。

第5 当審最後拒絶理由について
1 当審最後拒絶理由の概要
本願発明は,その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
記 (引用文献等については引用文献等一覧参照)
引 用 文 献 等 一 覧
引用文献1 特開2011-165962号公報
引用文献2 特開2003-059948号公報
引用文献3 特開2003-086837号公報
引用文献4 特開平02-197128号公報
引用文献5 特開2010-153817号公報
引用文献6 特開2011-119715号公報
2 当審最後拒絶理由についての判断
前記第3のとおり,本願発明は本願補正発明であるから,前記第2の2のとおり,本願発明は,引用文献1ないし6に記載された発明に基づいて,当業者が容易に発明をすることができたとは言えない。
よって,当審最後拒絶理由は解消した。

第6 結言
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2017-02-21 
出願番号 特願2013-92515(P2013-92515)
審決分類 P 1 8・ 575- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 豊田 直樹小川 将之  
特許庁審判長 河口 雅英
特許庁審判官 深沢 正志
加藤 浩一
発明の名称 窒化物半導体基板  
代理人 木下 茂  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ