• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
管理番号 1326663
審判番号 不服2016-7896  
総通号数 209 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-05-26 
種別 拒絶査定不服の審決 
審判請求日 2016-05-30 
確定日 2017-04-18 
事件の表示 特願2010- 86843「半導体基板、半導体基板の製造方法、および電子デバイス」拒絶査定不服審判事件〔平成22年11月18日出願公開、特開2010-263197、請求項の数(9)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成22年4月5日(国内優先権主張 先の出願日平成21年4月7日)の出願であって,その手続の経緯は以下のとおりである。
平成25年 3月 8日 審査請求
平成26年 6月20日 拒絶理由通知
平成26年 8月20日 意見書・手続補正
平成27年 1月28日 拒絶理由通知
平成27年 4月 3日 意見書・手続補正
平成27年 6月 2日 拒絶理由通知(最後)
平成27年 8月 4日 意見書・手続補正
平成28年 2月25日 補正却下の決定・拒絶査定(以下,「原査定」という)
平成28年 5月30日 審判請求・手続補正
平成28年11月21日 上申書
平成28年12月15日 拒絶理由通知(以下,「当審拒絶理由」という)
平成29年 2月17日 意見書・手続補正

第2 本願発明
本願の請求項1ないし9に係る発明(以下,それぞれ「本願発明1ないし9」という。)は,平成29年2月17日付けの手続補正で補正された特許請求の範囲の請求項1ないし9に記載された事項により特定される次のとおりのものと認められる。
「【請求項1】
3-5族化合物半導体を含み,基板として機能する第1半導体上に,電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層を形成する段階と,
前記キャリアトラップ層上に,自由電子または自由正孔が移動し,電界効果トランジスタのチャネルとして機能する第2半導体をエピタキシャル成長させる段階と,
前記第2半導体上に,N型半導体,P型半導体およびN型半導体をこの順にエピタキシャル成長させる,またはP型半導体,N型半導体およびP型半導体をこの順にエピタキシャル成長させることにより,N型半導体/P型半導体/N型半導体で表される積層体,またはP型半導体/N型半導体/P型半導体で表される積層体を含み,ヘテロ接合バイポーラトランジスタのコレクタ,ベースおよびエミッタとして機能する第3半導体を形成する段階と,を備え,
前記キャリアトラップ層を形成する段階の前に,
反応容器の内部に,前記第1半導体を少なくともその表面に有する基板を設置する段階と,
前記基板を設置する段階の後に,前記反応容器の内部にアルシンおよび水素を含むガスを導入する段階と,
前記ガスの雰囲気中で,前記第1半導体を加熱する段階と
を備え,
前記第3半導体が,高濃度にドープされたシリコンを含み,
前記キャリアトラップ層が,1.8×10^(19)[cm^(-3)]以上,1×10^(20)[cm^(-3)]以下の濃度の酸素原子を含み,
前記ガスが,アルシン,水素,およびP型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むP型不純物ガスを含む
半導体基板の製造方法。
【請求項2】
前記P型不純物ガスが,ハロゲン化炭化水素ガスを含む
請求項1に記載の半導体基板の製造方法。
【請求項3】
前記ハロゲン化炭化水素ガスが,
CH_(n)X_((4-n))
(ただし,XはCl,BrおよびIからなる群から選択されるハロゲン原子であり,nは,0≦n≦3の条件を満たす整数であり,0≦n≦2の場合,複数のXは互いに同一の原子でも異なった原子でもよい。)である
請求項2に記載の半導体基板の製造方法。
【請求項4】
前記第3半導体が,バイポーラトランジスタのベースとして機能する半導体層を有し,
前記P型不純物ガスが,前記ベースとして機能する半導体層の製造において導入されるドーパントを含むガスと同じ種類のガスである
請求項1から請求項3の何れか一項に記載の半導体基板の製造方法。
【請求項5】
前記キャリアトラップ層上に,3族原料に対する5族原料のモル供給比を調整することによりアクセプタの濃度を制御して,空乏化領域を含む空乏化半導体を形成する段階をさらに備える
請求項1から請求項4の何れか一項に記載の半導体基板の製造方法。
【請求項6】
前記ガスが,1ppb以下のGeH_(4)を含むアルシン原料ガスを含む
請求項1から請求項5の何れか一項に記載の半導体基板の製造方法。
【請求項7】
前記第2半導体にキャリアを供給するための層をエピタキシャル成長させる段階において,N型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して,前記キャリアを供給するための層をエピタキシャル成長させ,
前記第3半導体を形成する段階において,N型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して,前記第3半導体に含まれる前記N型半導体をエピタキシャル成長させる
請求項1から請求項6の何れか一項に記載の半導体基板の製造方法。
【請求項8】
前記第2半導体上に,前記第2半導体内で移動するキャリアとは反対の伝導型のキャリアが移動するチャネルとして機能する第4半導体をエピタキシャル成長させる段階をさらに備える
請求項1から請求項7の何れか一項に記載の半導体基板の製造方法。
【請求項9】
前記第3半導体を形成する段階の後,前記第2半導体および前記第3半導体が形成された前記半導体基板を前記反応容器から取り出す段階をさらに備え,
前記取り出す段階,前記基板を設置する段階,前記ガスを導入する段階,前記加熱する段階,前記キャリアトラップ層を形成する段階,前記第2半導体をエピタキシャル成長する段階,および前記第3半導体を形成する段階を繰り返す
請求項1から請求項8の何れか一項に記載の半導体基板の製造方法。」

第3 原査定の理由について
1 原査定の理由の概要
この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

引 用 文 献 等 一 覧
引用文献1 特開2007-335586号公報
引用文献2 特開2003-273029号公報
引用文献3 特開昭62-136081号公報
引用文献4 特開平02-260433号公報

・請求項 11
・引用文献 1,2
・備考
引用文献1(図1参照)に記載された「半導体集積回路装置」(以下,「引用装置」という。)を製造する際,引用文献2の記載に基づき「基板1」と「チャネル層4」との間に酸素ドープAlGaAs層を設けることは,当業者が容易になし得たことである。

・請求項 12,17-19
・引用文献 1,2,4
・備考
引用文献4(第2頁左下欄第2行ないし第10行参照)には,化合物半導体を形成する前に水素で希釈されたアルシン雰囲気中で加熱することが記載されており,引用文献4に記載された発明を,引用装置を製造する際に用いることは当業者が容易になし得たことである。

・請求項 20
・引用文献 1ないし4
・備考
引用文献3(第2図参照)には,nチャネル・トランジスタが形成された半導体層上に,pチャネル・トランジスタが形成された半導体層を形成することが記載されており,当該記載に基づき,引用装置を製造する際に,n型のJ-HEMTが形成される半導体層とD-HBTが形成される半導体層との間にp型のJ-HEMTが形成される半導体層を形成することは,当業者が容易になし得たことである。

・請求項 21
・引用文献 1ないし4
・備考
引用装置の製造を繰り返し行うことに格別な創意も困難性も認められない。

<拒絶の理由を発見しない請求項>
請求項13ないし16に係る発明については,現時点では,拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。

2 原査定の理由についての判断
(1)引用文献1の記載
ア 引用文献1
引用文献1には,図面とともに,次の記載がある。
(ア)「【技術分野】
【0001】
本発明は,半導体集積回路装置,特に同一チップにアンテナスイッチとパワーアンプとが作り込まれた半導体集積回路装置と半導体集積回路装置との製造方法に関する。」
(イ)「【発明を実施するための最良の形態】
【0019】
本発明による半導体集積回路装置および半導体集積回路装置の製造方法の実施形態例を説明するが,本発明は,この実施形態例に限定されるものではない。
図1は,本発明による携帯通信機器等の通信機器向けアンテナスイッチ/パワーアンプ集積モジュールを構成する半導体集積回路装置の一実施形態例の概略断面図である。
本発明による半導体集積回路装置においては,同一基板1上にスイッチ回路部とパワーアンプ回路部とが作り込まれた半導体集積回路装置であって,スイッチ回路部のスイッチ用トランジスタ2を接合ゲート電界効果トランジスタの例えば高電子移動度トランジスタ(J-FET)によって構成し,パワーアンプ回路部のパワーアンプ用トランジスタ3を例えばダブルヘテロ接合型のメタモルフィックヘテロ接合型バイポーラトランジスタ(D-HBT)によって構成することによって,両トランジスタ2および3を同一基板1上に一体にエピタキシャル成長によって構成することができるようになされる。
【0020】
本発明による半導体集積回路装置は,基板1上に,スイッチ用トランジスタ2を構成する各半導体層が成膜された第1の積層半導体層20が形成され,この上にパワーアンプ用トランジスタを構成する第2の半導体層30が成膜された構成とされる。
【0021】
この例では,半絶縁性GaAs基板1上に,第1のバッファ層4,障壁層5,電子供給層6,スペーサ層7,チャネル層8,ペーサ層9,電子供給層10,ゲート形成層11が順次エピタキシャル成長によって積層された第1の積層半導体層20が形成される。
【0022】
そして,この第1の積層半導体層20のゲート形成層11上に,第2のバッファ層12,サブコレクタ層13,コレクタ層14,第1のグレーディッド層15,ベース層16,第2のグレーディッド層17,エミッタ層18,エミッタコンタクト層19が順次エピタキシャル成長によって積層された第2の積層半導体層30が形成される。
【0023】
第1の積層半導体層20の第1のバッファ層4は厚さ500nm?1000nm,例えば600nmのアンドープAl_(x)Ga_(1-x)As(x=0?0.3)より成る。
障壁層5は厚さ200nmのアンドープAl_(0.2)Ga_(0.8)Asより成る。
電子供給層6および10は,それぞれ,厚さ2nm?10nm,例えば3nmの不純物濃度が3×10^(18)cm^(3)SiドープのAl_(0.2)Ga_(0.8)Asより成る。
スペーサ層7および9は厚さ3nmのアンドープAl_(0.2)Ga_(0.8)Asより成る。
チャネル層8は厚さ10?30nm例えば15nmのアンドープIn_(x)Ga_(1-x)As(x=0.1?0.3,例えばx=0.2)より成る。
ゲート形成層11は厚さ50?200nm,例えば130nmの不純物濃度が例えば5×10^(16)cm^(3)のSiドープAl_(0.2)Ga_(0.8)Asより成る。
【0024】
第2の積層半導体層30の,第2のバッファ層12は,例えば,InP,InP,InGaAs,InAlAs,またはInGaP等を用い,GaAs基板1側から第2の積層半導体層サブコレクタ層13側に向けて組成変化させたグレーディング構造で構成され,ゲート形成層11の材料組成および格子定数と,その上部に形成される各層の材料組成および格子定数とによって,適切な構成(組成変化)が設定される。
この第2のバッファ層12によって,第1の積層半導体層20のゲート形成層11上に,第2の積層半導体層30のサブコレクタ層13との間の格子整合が図られる。すなわち,この第2のバッファ層12を設けることにより,スイッチ用トランジスタ2を形成する半導体層上に,基板1とは異なる格子定数を有するパワーアンプ用トランジスタ3のメタモルフィックヘテロ接合型バイポーラトランジスタを構成する各半導体層に結晶欠陥の発生を抑えてエピタキシャル成長させることができるようになされる。
【0025】
パワーアンプ用トランジスタ3のメタモルフィックヘテロ接合型バイポーラトランジスタを構成する各半導体層の,サブコレクタ層13?エミッタコンタクト層19は,ベース層16と等しい格子定数を有するように格子整合される。
【0026】
このパワーアンプ用トランジスタ3のメタモルフィックヘテロ接合型バイポーラトランジスタは,本出願人の出願に係る特願2005-17624号出願で提案したダブルヘテロ接合バイポーラトランジスタ(D-HBT)構成によることができる。
すなわち,このD-HBTは,InGaAsによるベース層16において,そのIn組成が0%よりも大きく,53%よりも小さい組成とされる。
このようなInGaAsからなるベース層16のIn組成は,このメタモルフィックヘテロ接合型バイポーラトランジスタに要求される高速動作性能と電流利得とによって決められる。すなわち,In組成を大きくすることでより高速化され,In組成を小さくすることでより電流利得が増大されるものであり,これらの関係はトレードオフとなっている。ここでは,高速動作性能と電流利得の両方を得たいため,ベース層16のIn組成は30%?40%であることが好ましい。
この実施形態例においては,ベース層16をIn組成が40%で,GaAsとInPとの間の格子定数を持つp型のInGaAsによって構成し,その膜厚は20nm?100nm,例えば75nmとする。p型不純物としては,例えばC(炭素)が用いられ,その濃度は5×10^(18)cm^(-3)?4×10^(19)cm^(-3),例えば2×10^(19)cm^(-3)とする。
【0027】
サブコレクタ層13は,ベース層16と等しい格子定数を持つn型のInGaAs層から成る。すなわち,このサブコレクタ層13は,ベース層16と同様の組成によるIn組成40%のInGaAsに,n型不純物の例えばSiを5×10^(18)cm^(-3)?2×10^(19)cm^(-3),例えば1×10^(19)cm^(-3)にn型不純物をドーピングした構成とする。そして,その膜厚は,100nm?500nm,例えば300nmとする。
【0028】
コレクタ層14も,ベース層16と等しい格子定数を持つn型のInGaPから成る。このコレクタ層14におけるIn組成は,49%より大きく100%未満とし,より好ましくはIn組成が77%?88%の間に設定される。ここでは,In組成40%のInGaAsからなるベース層16の格子定数に合わせて,In組成87%のInGaPをコレクタ層14とし,その膜厚を200nm?600nm,例えば450nmに設定する。また,n型不純物としては,例えばSiが用いられ,その不純物濃度は1×10^(15)cm^(-3)?5×10^(16)cm^(-3),例えば2×10^(16)cm^(-3)とする。
【0029】
ベース層16の上方に配置されるエミッタ層18についても,ベース層16と等しい格子定数を持つn型のInGaPから構成する。このため,エミッタ層18におけるIn組成は,49%より大きくかつ100%未満,より好ましくはIn組成が77%?88%の間に設定される。また,ここでは,In組成40%のInGaAsからなるベース層16の格子定数に合わせて,In組成87%のInGaPをエミッタ層18とし,その膜厚は20nm?100nm,例えば60nmに設定する。そして,n型不純物としては,例えばSiが用いられ,その不純物濃度は1×10^(16)cm^(-3)?1×10^(18)cm^(-3),例えば5×10^(17)cm^(-3)とする。」
(ウ)「【0040】
次に,図1で説明した本発明による半導体集積回路装置の製造方法の一実施形態例を,図2?図6の工程図を参照して説明する。
まず,図2に示すように,図1で説明した本発明による半導体集積回路装置を構成する第1の積層半導体層20と第2の積層半導体層30とを,半絶縁性GaAs基板1上に,全面的に連続的にエピタキシャル成長するエピタキシャル成長工程がなされる。
すなわち,第1のバッファ層4,障壁層5,電子供給層6,スペーサ層7,チャネル層8,ペーサ層9,電子供給層10,ゲート形成層11を順次例えばMOCVD(Metal Organic Chemical Vapor Deposition)によってエピタキシャル成長して第1の積層半導体層20を形成する。
【0041】
続いて,連続的に,この第1の積層半導体層20のゲート形成層11上に,第2のバッファ層12,サブコレクタ層13,コレクタ層14,第1のグレーディッド層15,ベース層16,第2のグレーディッド層17,エミッタ層18,エミッタコンタクト層19を同様に例えばMOCVDによってエピタキシャル成長して第2の積層半導体層30を形成する。
これら各半導体層4?19のそれぞれの組成,不純物濃度,および膜厚等は,図1で説明した組成,不純物濃度,および膜厚等に選定することによって基板1上に格子整合された半導体層の積層による積層半導体基板60が形成される。」
イ 引用発明1
前記アより,引用文献1には次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「半絶縁性GaAs基板1上に,アンドープAlGaAsより成る障壁層5,チャネル層8を順次エピタキシャル成長して第1の積層半導体層20を形成し,続いて,連続的に,第1の積層半導体層20上に,コレクタ層14,ベース層16,エミッタ層18をエピタキシャル成長して第2の積層半導体層30を形成する半導体集積回路装置の製造方法であって,
第1の積層半導体層20は接合ゲート電界効果トランジスタを構成し,第2の積層半導体30はヘテロ接合型バイポーラトランジスタを構成し,ベース層16をp型のInGaAsによって構成し,コレクタ層14はn型のInGaPから成り,エミッタ層18はn型のInGaPから構成し,コレクタ層14のn型不純物としてSiが用いられその不純物濃度は2×10^(16)cm^(-3)とし,エミッタ層18のn型不純物としてSiが用いられその不純物濃度は5×10^(17)cm^(-3)とすること。」
(2)引用文献2の記載
ア 引用文献2
引用文献2には,図面とともに,次の記載がある。
「【0025】
【発明の実施の形態】以下,本発明の一実施例を図1,図3,表1を用いて説明する。
【0026】図1は本発明の成長方法を用いて作製したHEMTエピタキシャル基板の構造の一例を示す。
【0027】このHEMTエピタキシャル基板は,図1に示したように,GaAs基板5上に,バッファ層10,アンドープAlGaAsスペーサ層2,n型AlGaAs活性層1を成長させた構造を有する。バッファ層10は,HEMTやMESFETのような超高周波デバイスにおいてはそのキャリア濃度をできるだけ低くする必要がある。ここでは,バッファ層10は,酸素ドープのAlGaAs層4及びアンドープのGaAs層3の二層よりなる。しかしバッファ層10は,酸素ドープAlGaAs層4が少なくとも一層あればよい。従って,アンドープのGaAs層3と酸素ドープのAlGaAs層4とが交互に積層された構造でも良い。
・・・
【0031】なお,上記AlGaAsバッファ層4は,(a)酸素等の不純物を故意にドーピングしないもの(比較例1),(b)酸素そのものをドーピングしたもの(比較例2),(c)酸素源に水を用いたもの(実施例1),の3種類を成長した。AlGaAsバッファ層4中への酸素濃度は,3×l0^(18)cm^(-3)になるように調整している。これらのエピタキシャルウェハをプロセスにかけ,デバイス構造を作製し,ゲート・ドレイン耐圧,相互コンダクタンスgmを測定した。結果を表1に示す。」
イ 引用発明2
前記アより,引用文献2には,次の発明(以下,「引用発明2」という。)が記載されていると認められる。
「GaAs基板上に,バッファ層,アンドープAlGaAsスペーサ層,n型AlGaAs活性層を成長させたHEMTエピタキシャル基板において,バッファ層は酸素濃度が3×l0^(18)cm^(-3)である酸素ドープのAlGaAs層であること。」
(3)引用文献3の記載
ア 引用文献3
引用文献3には,図面とともに,次の記載がある。
(ア)「〔実施例〕
第1図は本発明一実施例に用いるエピタキシャル成長化合物半導体層の構成を説明する為の要部切断側面図を表している。
図に於いて,
lは半絶縁性GaAs基板
2はアン・ドープGaAsチャネル層
3はn型Al_(y)Ga_(1-y)As電子供給層
4はn^(+)型GaAsキャップ層
5はp型Al_(z)Ga_(1-z)As正孔供給層
6はアン・ドープGaAsチャネル層
7はp型Al_(x)Ga_(1-x)As正孔供給層
8はp^(+)型GaAsキャップ層
をそれぞれ示し,チャネル層2,電子供給層3,キャップ層4はnチャネルHEMTを構成する為のものであり,また,正孔供給層5,チャネル層6,正孔供給層7はpチャネルHEMTを構成する為のものである。」
(イ)第1図には,半絶縁性GaAs基板1上に,アン・ドープGaAsチャネル層2,n型Al_(y)Ga_(1-y)As電子供給層3,n^(+)型GaAsキャップ層4,p型Al_(z)Ga_(1-z)As正孔供給層5,アン・ドープGaAsチャネル層6,p型Al_(x)Ga_(1-x)As正孔供給層7,p^(+)型GaAsキャップ層8がこの順に積層されていることが,記載されていると認められる。
イ 引用発明3
前記アより,引用文献3には,次の発明(以下,「引用発明3」という。)が記載されていると認められる。
「半絶縁性GaAs基板上に,nチャネルHEMTとpチャネルHEMTを積層させること。」
(4)引用発明4の記載
ア 引用文献4
引用文献4には,図面とともに,次の記載がある。
「基板結晶にnチャンネル層を形成した後ゲート電極2,選択成長用SiO_(2)マスクを設けMOCVD法(Metal Organic Chemical Vapor Deposition法)にてn型GaAsを成長した。MOCVD法で選択成長を行う際の前処理として予めメタノール,アセトン,フッ化水素酸にて洗浄したウェハを過飽和の硫化アンモニウムに20℃で20分浸し硫黄コーティング層をGaAs表面に形成した。この後ウェハを結晶成長炉にセットし,水素で希釈された5%アルシン雰囲気中700℃で15分加熱しコーティングされた硫黄を蒸発させた後n型GaAsを成長した。
・・・
上記のように選択エピタキシャル成長を行った後ソース及びドレイン電極を形成しMESFET (MEtal Semiconductor FET)を作製した。」(2頁右上欄19行?同左下欄20行)
イ 引用発明4
前記アより,引用文献4には次の発明(以下,「引用発明4」という。)が記載されていると認められる。
「MESFETを作製する方法であって,MOCVD法で選択成長を行う際の前処理として,ウェハを結晶成長炉にセットし,水素で希釈された5%アルシン雰囲気中700℃で15分加熱しコーティングされた硫黄を蒸発させること。」
(5)本願発明1と引用発明1との対比
ア 引用発明1の「半絶縁性GaAs基板1」は本願発明1の「3-5族化合物半導体を含み,基板として機能する第1半導体」に相当すると認められる。
イ 引用発明1の「アンドープAlGaAsより成る障壁層5」と本願発明1の「電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層」とは,「層」という点で共通する。
ウ 引用発明1の「チャネル層8」は,「接合ゲート電界効果トランジスタ」を構成するものであるから,本願発明1の「自由電子または自由正孔が移動し,電界効果トランジスタのチャネルとして機能する第2半導体」に相当すると認められる。
エ 引用発明1の「コレクタ層14,ベース層16,エミッタ層18」は「エピタキシャル成長し」,「ヘテロ接合型バイポーラトランジスタを構成し」,さらに,「ベース層16をp型のInGaAsによって構成し,コレクタ層14はn型のInGaPから成り,エミッタ層18はn型のInGaPから構成する」から,本願発明1の「前記第2半導体上に,N型半導体,P型半導体およびN型半導体をこの順にエピタキシャル成長させることにより,N型半導体/P型半導体/N型半導体で表される積層体」に相当し,これにより,引用発明1は本願発明1の「ヘテロ接合バイポーラトランジスタのコレクタ,ベースおよびエミッタとして機能する第3半導体を形成する段階」を備えるものと認められる。
オ 引用発明1においては「コレクタ層14のn型不純物としてSiが用いられその不純物濃度は2×10^(16)cm^(-3)とし,エミッタ層18のn型不純物としてSiが用いられその不純物濃度は5×10^(17)cm^(-3)とする」から,これは本願発明1の「前記第3半導体が,高濃度にドープされたシリコンを含む」に相当すると認められる。
カ 引用発明1の「半導体集積回路装置の製造方法」は,「半絶縁性GaAs基板1上」の製造方法であるから,下記相違点を除いて,本願発明1の「半導体基板の製造方法」に相当すると認められる。
キ すると,本願発明1と引用発明1とは,下記クの点で一致し,下記ケの点で相違すると認められる。
ク 一致点
「3-5族化合物半導体を含み,基板として機能する第1半導体上に,層を形成する段階と,
前記層上に,自由電子または自由正孔が移動し,電界効果トランジスタのチャネルとして機能する第2半導体をエピタキシャル成長させる段階と,
前記第2半導体上に,N型半導体,P型半導体およびN型半導体をこの順にエピタキシャル成長させることにより,N型半導体/P型半導体/N型半導体で表される積層体を含み,ヘテロ接合バイポーラトランジスタのコレクタ,ベースおよびエミッタとして機能する第3半導体を形成する段階と,を備え,
前記第3半導体が,高濃度にドープされたシリコンを含む,
半導体基板の製造方法。」
ケ 相違点
(ア)相違点1
本願発明1における「層」は「電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層」で「前記キャリアトラップ層が,1.8×10^(19)[cm^(-3)]以上,1×10^(20)[cm^(-3)]以下の濃度の酸素原子を含む」ものであるのに対し,引用発明1における「層」は「アンドープAlGaAsより成る障壁層」である点。
(イ)相違点2
本願発明1においては「前記キャリアトラップ層を形成する段階の前に,反応容器の内部に,前記第1半導体を少なくともその表面に有する基板を設置する段階と,前記基板を設置する段階の後に,前記反応容器の内部にアルシンおよび水素を含むガスを導入する段階と,前記ガスの雰囲気中で,前記第1半導体を加熱する段階と,前記ガスが,アルシン,水素,およびP型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むP型不純物ガスを含む」のに対し,引用発明1においてはそうではない点。
(6)判断
ア 相違点1について
相違点1に係る「キャリアトラップ層」について,引用発明2ないし4には開示も示唆もない。
引用発明2に開示された「バッファ層」は酸素ドープされているが,これは超高周波デバイスにおいてそのキャリア濃度をできるだけ低くする必要がある(前記(2)ア【0027】)ことから施されたもので,本願発明1におけるような「リーク電流を低減する」(本願明細書段落【0021】)ために所定の酸素濃度を含むことは開示も示唆もされていない。
イ 相違点2について
相違点2に係る構成は,引用発明2ないし4には開示も示唆もない。
引用発明4には水素で希釈されたアルシン雰囲気中で加熱することが開示されているが,その雰囲気がP型の伝導型を示す不純物原子を構成要素として有することは,開示も示唆もされていない。
ウ 効果について
本願発明1は,相違点1及び2に係る構成を備えることにより,第1半導体とその上にエピタキシャル成長する半導体との間の絶縁不良を防止できる(本願明細書段落【0077】)という有利な効果を奏するものと認められる。
(7)小括
以上のとおりであるから,本願発明1は,引用文献1ないし4に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
(8)まとめ
本願の請求項2ないし9に係る発明は本願発明1をさらに限定したものであるから,本願発明1と同様に,引用文献1ないし4に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
したがって,本願の請求項1ないし9に係る発明は,いずれも引用文献1ないし4に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
よって,原査定の理由によっては,本願を拒絶することはできない。

第4 当審拒絶理由について
1 当審拒絶理由の概要
(1)この出願の下記の請求項に係る発明は,その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。(以下,「当審拒絶理由1」という。)
記 (引用文献等については引用文献等一覧参照)
引 用 文 献 等 一 覧
引用文献1 特開2007-335586号公報
引用文献A 特開2003-133561号公報
引用文献3 特開昭62-136081号公報
引用文献4 特開平02-260433号公報

・請求項11について
・引用文献等 1,A
・備考
引用文献1(段落0040-0041,図1)には,半導体基板の製造方法が記載されており,引用文献Aに記載された酸素ドープAlGaAs層を形成する工程を採用することは,当業者が容易になし得ることである。

・請求項12について
・引用文献等 1,A,4
・備考
化合物半導体を形成する前に水素で希釈されたアルシン雰囲気中で加熱することは,引用文献4(2頁左下欄2-10行)に記載されている。

・請求項17,19について
・引用文献等 1,A,4

・請求項20,21について
・引用文献等 1,A,3,4

<拒絶の理由を発見しない請求項>
請求項13ないし16に係る発明については,現時点では,拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。
(2)この出願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第2号に規定する要件を満たしていない。(以下,「当審拒絶理由2」という。)

・請求項18
請求項18が引用する請求項11及び17には「前記ガス」に相当する記載がなく,請求項18に記載された「前記ガス」が何を指すのか不明確である。

2 当審拒絶理由1についての判断
(1)引用文献1,3及び4の記載
引用文献1,3及び4には,前記第3の2(1),(3)及び(4)のとおり,それぞれ引用発明1,3及び4が記載されていると認められる。
(2)引用文献Aの記載
ア 引用文献A
引用文献Aには,図面とともに,次の記載がある。
(ア)「【0001】
【発明の属する技術分野】本発明は,3-5族化合物半導体および半導体装置に関し,特に,pn接合を有する素子アレイを構成するのに好適なエピタキシャル成長結晶の層構造を有する3-5族化合物半導体および半導体装置に関する。」
(イ)「【0014】酸素ドープAlGaAs層は高抵抗層となり,その膜厚方向の抵抗値はAl組成,酸素ドープ濃度,形成される層の厚み寸法によって決まる。膜厚方向に対して高抵抗を呈する酸素ドープAlGaAs層が設けられることによりその膜厚方向に電流が流れようとするのが抑えられ,デバイス層と導電性基板との間に電流が流れるのを有効に抑えることができ,リーク電流の問題を解決できる。すなわち,酸素ドープAlGaAs層を設けることによって,導電性基板とデバイス層との間の所要の電気的絶縁状態を確保することができ,リーク電流を低減させることができる。」
(ウ)「【0035】本実施の形態では,pn積層構造層4によるリーク電流の抑止を図るのに加えて,さらに,酸素ドープAlGaAs層3を形成して高抵抗層を設け,これによってもリーク電流の抑止を図っている。
【0036】すなわち,酸素ドープAlGaAs層3による高抵抗層は,n型GaAs基板1に流れるリーク電流を防止するために,高抵抗になることが知られている酸素ドープAlGaAs層を利用したものである。酸素ドープAlGaAs層3は,アンドープエピタキシャル層に比べて安定して高抵抗の結晶を成長させることができるという利点を有している。
【0037】酸素ドープAlGaAs層3の膜厚方向の抵抗率は,Al組成,酸素ドープ濃度,膜厚によって決まる。Al組成は結晶品質を損なわない範囲で高い方が望ましく,Al組成は0.3?0.5程度が実用上好ましい。酸素ドープ濃度も結晶品質を損なわない範囲で高い方が望ましく,酸素ドープ濃度は7×10^(15)?1×10^(19)程度が望ましい。また,酸素ドープAlGaAs層3の層厚は成長時間に支障がない範囲で厚い方が望ましい。」
イ 引用発明A
前記アより,引用文献Aには,次の発明(以下,「引用発明A」という。)が記載されていると認められる。
「基板に流れるリーク電流を防止するために,酸素ドープAlGaAs層による高抵抗層を利用し,酸素ドープ濃度は7×10^(15)?1×10^(19)程度が望ましいこと。」
(3)本願発明1と引用発明1との対比
前記第3の2(5)のとおりであるから,本願発明1と引用発明1とは,下記相違点1及び2(再掲)で相違するが,その余の点で一致すると認められる。
ア 相違点1
本願発明1における「層」は「電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層」で「前記キャリアトラップ層が,1.8×10^(19)[cm^(-3)]以上,1×10^(20)[cm^(-3)]以下の濃度の酸素原子を含む」ものであるのに対し,引用発明1における「層」は「アンドープAlGaAsより成る障壁層」である点。
イ 相違点2
本願発明1においては「前記キャリアトラップ層を形成する段階の前に,反応容器の内部に,前記第1半導体を少なくともその表面に有する基板を設置する段階と,前記基板を設置する段階の後に,前記反応容器の内部にアルシンおよび水素を含むガスを導入する段階と,前記ガスの雰囲気中で,前記第1半導体を加熱する段階と,前記ガスが,アルシン,水素,およびP型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むP型不純物ガスを含む」のに対し,引用発明1においてはそうではない点。
(4)判断
相違点2について検討すると,相違点2に係る構成は,引用発明A,3及び4には開示も示唆もない。
引用発明4には水素で希釈されたアルシン雰囲気中で加熱することが開示されているが,その雰囲気がP型の伝導型を示す不純物原子を構成要素として有することは,開示も示唆もされていない。
そして,本願発明1は,相違点2に係る構成を備えることにより,第1半導体とその上にエピタキシャル成長する半導体との間の絶縁不良を防止できる(本願明細書段落【0077】)という有利な効果を奏するものと認められる。
(5)小括
したがって,本願発明1は,引用発明1,A,3及び4に基づいて,当業者が容易に発明をすることができたとはいえない。
(6)まとめ
本願の請求項2ないし9に係る発明は,本願発明1をさらに限定したものであるので,本願発明1と同様に,引用発明1,A,3及び4に基づいて当業者が容易に発明をすることができたとはいえない。
よって,本願の請求項1ないし9に係る発明は,引用文献1,A,3及び4に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。

3 当審拒絶理由2についての判断
平成29年2月17日付けの手続補正で特許請求の範囲の請求項1には「前記ガス」に対応する限定が付加され,補正前の請求項18に対応する請求項6が引用するいずれの請求項も「前記ガス」に対応する限定が付加されたものとなったから,当審拒絶理由2は解消した。

第5 むすび
以上のとおり,原査定の理由及び当審拒絶理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2017-04-04 
出願番号 特願2010-86843(P2010-86843)
審決分類 P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 棚田 一也  
特許庁審判長 飯田 清司
特許庁審判官 小田 浩
深沢 正志
発明の名称 半導体基板、半導体基板の製造方法、および電子デバイス  
代理人 林 茂則  
代理人 龍華国際特許業務法人  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ