• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H01L
審判 全部申し立て 特174条1項  H01L
審判 全部申し立て 特36条4項詳細な説明の記載不備  H01L
管理番号 1327002
異議申立番号 異議2015-700017  
総通号数 209 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2017-05-26 
種別 異議の決定 
異議申立日 2015-09-09 
確定日 2017-03-29 
異議申立件数 1 
事件の表示 特許第5713546号発明「半導体装置」の特許異議申立事件について、次のとおり決定する。 
結論 特許第5713546号の請求項1ないし8に係る特許を取り消す。 
理由 第1 手続の経緯

特許第5713546号(以下「本件特許」という。)の請求項1ないし8に係る特許についての出願(特願2009-195323号)は,特許法第41条に基づく優先権主張(優先権主張:平成20年9月8日,優先権主張の基礎となる出願:特願2008-229556号)を伴い,平成21年8月26日に特許出願され,平成27年2月6日付けで特許査定され,平成27年3月20日付けで特許権の設定登録がされた。
そして,平成27年9月9日に特許異議申立人増田優子により請求項1ないし8に対して特許異議の申立てがされ,その後の手続の経緯は,以下のとおりである。
平成28年 3月23日 取消理由通知
平成28年 5月23日 意見書提出(特許権者)
〃 訂正請求書提出(特許権者)
平成28年 7月22日 意見書提出(特許異議申立人)
平成28年 8月23日 取消理由通知(決定の予告)
平成28年10月21日 意見書提出(特許権者)
〃 訂正請求書提出(特許権者)
平成28年11月29日 訂正拒絶理由通知
平成28年12月27日 意見書提出(特許権者)


第2 訂正の適否

1 訂正の内容
特許権者が平成28年10月21日に提出した訂正請求書(以下「本件訂正請求書」という。また,「本件訂正請求書」による訂正を,以下「本件訂正」という。)における請求の趣旨は,特許第5713546号(以下「本件特許」という。)の明細書を,請求書に添付した訂正明細書のとおり,一群の請求項1ないし7について,及び請求項8について,それぞれ訂正することを求めるものであり,前者についての訂正における,請求項1と当該請求項を引用する請求項2ないし7の訂正(訂正事項1)及び本件特許明細書の訂正(訂正事項8)の内容,並びに後者についての訂正における,請求項8の訂正(訂正事項9)及び本件特許明細書の訂正(訂正事項10)の内容は,本件訂正請求書によれば,それぞれ次のとおりである。(当審注.訂正箇所に下線を付した。)
・訂正事項1
特許請求の範囲の請求項1に「第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の表層に所定間隔を有して並置された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極と,を備え,前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有する,半導体装置。」とあるのを,「第1導電型のSiC基板と,前記SiC基板上に前記SiC基板より低ドーピング濃度で形成された第1導電型のSiCドリフト層と,前記SiCドリフト層の表層に所定間隔を有して並置された第2導電型の第1のSiC領域と,前記SiCドリフト層および前記第1のSiC領域上に形成され,前記SiCドリフト層とはショットキ接触,前記第1のSiC領域とはオーミック接触する第1の電極と,前記SiC基板の裏面に形成された第2の電極と,を備え,前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有し,かつ,前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる,半導体装置。」に訂正する(請求項1の記載を引用する請求項2ないし7も同様に訂正する)。
・訂正事項8
願書に添付した明細書の段落【0007】に「本発明における半導体装置は,第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の表層に所定間隔を有して並置された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極と,を備え,前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有する。」とあるのを,「本発明における半導体装置は,第1導電型のSiC基板と,前記SiC基板上に前記SiC基板より低ドーピング濃度で形成された第1導電型のSiCドリフト層と,前記SiCドリフト層の表層に所定間隔を有して並置された第2導電型の第1のSiC領域と,前記SiCドリフト層および前記第1のSiC領域上に形成され,前記SiCドリフト層とはショットキ接触,前記第1のSiC領域とはオーミック接触する第1の電極と,前記SiC基板の裏面に形成された第2の電極と,を備え,前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有し,かつ,前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる。」に訂正する。
・訂正事項9
特許請求の範囲の請求項8に「第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の少なくとも周辺部の表層に形成された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極と,を備え,前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有する,半導体装置。」とあるのを,
「第1導電型のSiC基板と,前記SiC基板上に前記SiC基板より低ドーピング濃度で形成された第1導電型のSiCドリフト層と,前記SiCドリフト層の少なくとも周辺部の表層に形成された第2導電型の第1のSiC領域と,前記SiCドリフト層および前記第1のSiC領域上に形成され,前記SiCドリフト層とはショットキ接触,前記第1のSiC領域とはオーミック接触する第1の電極と,前記SiC基板の裏面に形成された第2の電極と,を備え,前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有し,かつ,前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる,半導体装置。」に訂正する。
・訂正事項10
願書に添付した明細書の段落【0008】に「また本発明における半導体装置は,第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の少なくとも周辺部の表層に形成された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極と,を備え,前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有する。」とあるのを,「また本発明における半導体装置は,第1導電型のSiC基板と,前記SiC基板上に前記SiC基板より低ドーピング濃度で形成された第1導電型のSiCドリフト層と,前記SiCドリフト層の少なくとも周辺部の表層に形成された第2導電型の第1のSiC領域と,前記SiCドリフト層および前記第1のSiC領域上に形成され,前記SiCドリフト層とはショットキ接触,前記第1のSiC領域とはオーミック接触する第1の電極と,前記SiC基板の裏面に形成された第2の電極と,を備え,前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有し,かつ,前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる。」に訂正する。

2 訂正の適否について
上記訂正事項1,及び8ないし10それぞれによる訂正が,本件特許の願書に添付した明細書(以下「本件特許明細書」という。),特許請求の範囲又は図面(以下,これらをまとめて「本件特許明細書等」という。)に記載した事項の範囲内においてしたものといえるか否かについて検討する。
(1)本件特許明細書等の記載について
ア 本件特許明細書等の記載内容
本件特許明細書等には,以下の記載がある。(当審注.下線は当審で付した。以下同じ。)
(ア)「【技術分野】
【0001】
本発明は,ショットキ障壁ダイオードとｐinダイオードとを並列に構成した半導体装置に関し,特に炭化珪素(SiC)をはじめとするワイドギャップ半導体素子を用いた半導体装置に関するものである。
・・・
【背景技術】
【0002】
炭化珪素(SiC)半導体をはじめとするワイドギャップ半導体において,ダイオードとしてショットキ障壁ダイオード,ｐinダイオード,あるいは両者を並列にしたJBS(Junction Barrier Schottky)ダイオードが知られている(たとえば,特許文献1参照)。・・・
・・・
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら,上述したダイオードなどの半導体素子を用いた半導体装置では,順方向特性の特に高い電流密度域においては,素子の動作電圧を下げることができない,あるいは大電流を素子に流すことができないという問題があった。
【0005】
以下に上述した問題を詳しく説明する。一般的なJBSダイオードでは,ｐinダイオード部分の素子領域幅は概ね4μmとされている。しかし,この素子領域幅では,ｐinダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもn型ドリフト層の電位が十分には上昇しないために,ｐinダイオード部の電流が立ち上がらない。そのため,高い電流密度においても低い電流密度の場合と同様に,ショットキ障壁ダイオード部を流れる電流によってのみ動作することになり,大電流域での素子の動作電圧を下げることができない。あるいは大電流を素子に流すことができない。
【0006】
そこで本発明はかかる問題を解決するためになされたものであり,広い電流密度範囲で,動作電圧の小さい半導体装置を得ることを目的とする。」
(イ)「【発明を実施するための形態】
【0012】
＜実施の形態1＞
図1は,本発明の実施の形態1における炭化珪素半導体素子を用いた半導体装置10の構成を示す断面図である。半導体装置10は,低抵抗のn型SiC基板1と,n型SiC基板1上に形成された耐圧を保持するためのn型SiCドリフト層(半導体層)2と,n型SiCドリフト層2の表層に所定間隔を有して並置されたｐ型SiC領域(第1の半導体領域)3,4と,n型SiCドリフト層2およびｐ型SiC領域3,4上に形成されたアノード電極(第1の電極)5と,n型SiC基板1の裏面に形成されたカソード電極(第2の電極)6と,を備える。ｐ型SiC領域3,4は,内部ｐ型SiC領域3と,終端部ｐ型SiC領域4とを含む。n型SiC基板1,n型SiCドリフト層2,ｐ型SiC領域3,4,アノード電極5およびカソード電極6は,JBSダイオード素子(以下,「JBSダイオード」または「素子」という場合がある)を構成する。
【0013】
n型SiCドリフト層2は,n型SiC基板1上に,n型SiC基板1よりも低いドーピング濃度でエピタキシャル成長により形成される。n型SiCドリフト層2は,膜厚が3?150μm程度,ドーピング濃度が0.5?15×10^(15)/cm^(3)程度である。
【0014】
内部ｐ型SiC領域3(3a,3b,3c,3d・・・)は,n型SiCドリフト層2中にイオン注入工程および活性化熱処理工程によって選択的に形成される。内部ｐ型SiC領域3は,膜厚が0.5?2μm程度,ドーピング濃度が1?100×10^(17)/cm^(3)程度である。また,終端部ｐ型SiC領域4(4a,4b・・・)は,終端構造として素子の周辺部に形成される。内部ｐ型SiC領域3は,素子の周辺部を除く内部に形成される。終端部ｐ型SiC領域4の膜厚およびドーピング濃度は,内部ｐ型SiC領域3と同じであってもよいし,異なる値としてもよく,単一の濃度でなく,いくつかの濃度を有する領域の組み合わせとしてもよい。
【0015】
アノード電極5は,n型SiCドリフト層2に対してはショットキ接触であり,内部ｐ型SiC領域3に対してはオーミック電極として機能する。オーミック電極として機能するためには,接触抵抗値として10^(-3)Ωcm^(2)以下とすればよく,アノード電極5の内部ｐ型SiC領域3との接触抵抗値を10^(-3)Ωcm^(2)以下とすることによって,ｐinダイオード部に電流が流れる際の接触部の影響によるオン電圧の上昇を小さくすることができる。アノード電極5の内部ｐ型SiC領域3との接触抵抗値は,さらに望ましくは10^(-4)Ωcm^(2)以下であり,10^(-4)Ωcm^(2)以下であれば,接触部の影響によるオン電圧上昇はほとんど無視できる。そのため,アノード電極5は,1種類の金属層構造の電極に限らず,n型SiCドリフト層2との接触部と内部ｐ型SiC領域3との接触部とで異なった材料であってもよい。なお,終端部ｐ型SiC領域4に対しては,アノード電極5はショットキ接触でもオーミック電極でもよく,n型SiCドリフト層2との接触部や内部ｐ型SiC領域3との接触部と同じ材料であってもよいし,異なった材料を用いてもよい。
【0016】
アノード電極5が内部ｐ型SiC領域3と接触している部分の長さ7をｐinダイオード領域幅Wｐ,n型SiCドリフト層2と接触している部分の長さ8(n型SiCドリフト層2における対峙する2つのｐ型SiC領域3間の幅)をショットキ障壁ダイオード領域幅Wｓとする。領域幅の値はn型SiCドリフト層2のドーピング濃度に依存するが,これについては以下に説明する。
【0017】
図1は,半導体装置10の断面図であって,この断面の1周期(2つの一点鎖線で挟まれた領域に相当)が一方向に伸びる櫛形の素子構造であってもよいし,この断面の一周期を多角形とする素子構造であってもよい。図1に示す断面図では,内部ｐ型SiC領域3および終端部ｐ型SiC領域4は,それぞれ複数個が備えられているように見えるが,立体的には,紙面の上方向であるn型SiC基板1の厚み方向一方側から見て,櫛形または多角形で基本構成が繰り返される素子構造となる。したがって,立体的には,少なくとも終端部ｐ型SiC領域4は,1つのものであり,多くの場合,内部ｐ型SiC領域3とも接続されて,1つのｐ型SiC領域となる。
【0018】
次に,図2は,n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)のときの順方向の電流・電圧特性について,素子領域幅(ここでは,ｐinダイオード領域幅Wｐとショットキ障壁ダイオード領域幅Wｓとを同じとする)による変化をデバイスシミュレーションから計算した結果を示す図である。また,図2は,内部ｐ型SiC領域3が選択的ではなく素子領域全体に形成されたｐinダイオードの場合,内部ｐ型SiC領域3が素子領域に全く形成されないショットキ障壁ダイオードの場合もあわせて示している。
【0019】
図2に示すように,ショットキ障壁ダイオードの場合,電圧印加にほぼ比例して電流が増加する。また,ｐinダイオードの場合,禁制帯幅相当の電圧の印加で電流が立ち上がる。
【0020】
一方,JBSダイオードの場合,素子領域幅Wｐが150μmの場合は電流・電圧特性に折れ曲がり(キンク)がなく,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がっている。一方,素子領域幅Wｐが100μmの場合は折れ曲がりが見られ,素子領域幅Wｐが50μmでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないことがわかる。
【0021】
図3は,本実施の形態における半導体装置10のバンド構造の電圧印加による変化を示す図である。図3を参照して,図2で示した半導体装置10の電流・電圧特性について説明する。各図において,左端がアノード電極5側で,右端がカソード電極6側である。図3(a)は,内部ｐ型SiC領域3が選択的ではなく素子領域全体に形成されたｐinダイオードの場合を示した図である。また,図3(b)は,内部ｐ型SiC領域3が素子領域に全く形成されないショットキ障壁ダイオードの場合を示した図である。一方,図3(c),図3(d)は,JBCダイオード構造の場合を示しており,図3(c)は素子領域幅Wｐが50μmの場合,図3(d)は素子領域幅Wｐが150μmの場合を示した図である。
【0022】
図3(a)に示すｐinダイオード単体の場合と,図3(b)に示すショットキ障壁ダイオード単体の場合については,太線で示す順方向電圧を印加した場合には,細線で示す電圧を印加していない0Vの場合と比べてバンドが持ち上がり,電子が図の左側へ流れることができ,アノードからカソードへ順方向電流が流れる。
【0023】
図3(c)に示すJBS構造の場合は,ショットキ障壁ダイオード部(以下「ショットキ部」という場合がある)では順方向電圧印加時にバンドが十分に持ち上がるが,ｐinダイオード部ではバンドが十分に持ち上がらないため,電流はショットキ部の電流が主になることがわかる。一方,図3(d)に示すJBS構造の場合は,順方向電圧印加時にｐinダイオード部のバンドも十分に持ち上がり,ショットキ部だけでなくｐinダイオード部にも電流が流れるため,ショットキ部のみの電流となる図3(c)と比べて電流が立ち上がることがわかる。
【0024】
このように,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようにするためには,十分大きな素子領域幅Wｐが必要である。図4は,折れ曲がり無く電流が立ち上がる場合における,素子領域幅Wｐ(μm),n型SiCドリフト層2のドーピング濃度N(cm^(-3))の関係をデバイスシミュレーションから計算した結果を示す図である。図中の直線は下記式(1)となる。すなわち,下記式(1)よりも大きな領域幅となるように,n型SiCドリフト層2のドーピング濃度に応じて素子領域幅Wｐを設定することで,高い電流密度領域における動作電圧を下げることが可能となる。
【0025】
【数1】
Wｐ=-72×ln(N)+2685 ・・・(1)
【0026】
従って,n型SiCドリフト層2のドーピング濃度が4×10^(15)/cm^(3)ではｐinダイオード部素子領域幅Wｐとして100μm,2×10^(15)/cm^(3)では150μm,1×10^(15)/cm^(3)では200μmとすることによって,高い電流密度領域における動作電圧を下げることが可能となり,より大きな電流を流すことができる。
【0027】
なお,素子領域幅Wｐとしては,式(1)で示された値よりも大きな値であればよいが,一方で素子領域幅Wｐの増加は,ショットキ部での電流が主となる低電圧域において,電流・電圧特性の微分抵抗が僅かではあるが上昇することになる。従って,低電圧での動作をある程度重視する場合にはあまり大きな値とすることは得策ではなく,式(1)で示された値の1.5倍程度,すなわち下記式(2)までの範囲に抑えておくことが好ましい。
【0028】
【数2】
Wｐ=-108×ln(N)+4027.5 ・・・(2)
【0029】
以上より,本実施の形態における半導体装置10によれば,n型SiCドリフト層2と選択的に設けられた内部ｐ型SiC領域3とからなるｐinダイオード部の幅であるｐinダイオード領域幅Wｐを十分大きくしておくことにより,半導体材料の禁制帯幅に相当する電圧が印加されたときにn型SiCドリフト層2の電位が十分に上昇し,ｐinダイオード部の電流が立ち上がることになる。これにより,順方向特性において,比較的低い電流密度においてはショットキ障壁ダイオード部を,高い電流密度においてはｐinダイオード部を流れる電流成分がそれぞれ主となるダイオード構成を実現することができ,広い電流密度範囲で,より動作電圧の小さい半導体装置を実現することができる。
【0030】
また,本実施の形態における半導体装置10は,上述したように広い電流密度範囲で動作電圧を下げることを可能にするため,エネルギー消費量削減の効果も有する。」
(ウ)「【0073】
＜実施の形態7＞
図13は,本発明の実施の形態7における炭化珪素半導体素子を用いた半導体装置70の構成を示す断面図である。本実施の形態の半導体装置70は,実施の形態1の半導体装置10と構成が類似しているので,異なる部分についてのみ説明し,対応する部分については同一の参照符を付して,共通する説明を省略する。
【0074】
本実施の形態の半導体装置70が前述の実施の形態1の半導体装置10と異なる点は,本実施の形態の半導体装置70では,終端構造として素子の周辺部に形成される終端部ｐ型SiC領域4の素子領域幅Wｐｔが,下記式(3)の値よりも大きな値に設定される点と,終端部ｐ型SiC領域4に対して,アノード電極5がオーミック接触される点である。終端部ｐ型SiC領域4は,終端部半導体領域に相当する。
【0075】
【数3】
Wｐｔ=-72×ln(N)+2685 ・・・(3)
【0076】
終端部ｐ型SiC領域4の素子領域幅Wｐｔは,n型SiCドリフト層2の終端部ｐ型SiC領域4が形成されている部分の長さ13である。アノード電極5は,終端部ｐ型SiC領域4の一部分,具体的には,内部寄りの部分に接して設けられる。
【0077】
本実施の形態の半導体装置70では,内部ｐ型SiC領域3(3a,3b,3c,3d・・・)の素子領域幅Wｐが式(1)の値よりも大きな領域幅であるか否かにかかわらず,終端部ｐ型SiC領域4の素子領域幅Wｐｔを,式(3)の値よりも大きな領域幅に設定する。
【0078】
このように終端部ｐ型SiC領域4の素子領域幅Wｐｔを,式(3)の値よりも大きな値にすることによって,半導体材料の禁制帯幅に相当する電圧が印加されたときに,n型SiCドリフト層2の電位が十分に上昇し,終端部ｐ型SiC領域4とn型SiCドリフト層2とからなるｐinダイオード部の電流が立ち上がることになる。これによって,順方向特性において,比較的低い電流密度ではショットキ障壁ダイオード部を流れる電流成分が主となり,高い電流密度では終端部ｐ型SiC領域4で構成されるｐinダイオード部を流れる電流成分が主となるダイオード構成を実現することができる。したがって,広い電流密度範囲で,より動作電圧の小さい半導体装置70を実現することができる。
【0079】
また本実施の形態では,終端部ｐ型SiC領域4とアノード電極5とがオーミック接触となるので,スイッチング素子と組み合わせた回路でスイッチをオン,オフさせたときの高速動作に影響がある。具体的には,終端部ｐ型SiC領域4の素子領域幅Wｐｔが式(3)の値よりも大きいので,より小さい電圧で電流が流れることができ,高速スイッチングなどにも有効となる。
【0080】
図14は,本発明の実施の形態7の変形例における炭化珪素半導体素子を用いた半導体装置71の構成を示す断面図である。前述の終端部ｐ型SiC領域4の構成は,図14に示す半導体装置70のように,内部ｐ型SiC領域3を備える場合に限らず,たとえば図14に示す半導体装置71のように,内部ｐ型SiC領域3が存在しないショットキ障壁ダイオードの場合にも適用することができる。図14に示すショットキ障壁ダイオードの場合にも,終端部ｐ型SiC領域4の幅Wｐｔを式(3)の値よりも大きい値に設定する。
【0081】
このように終端部ｐ型SiC領域4の幅Wｐｔを式(3)の値よりも大きい値に設定することによって,図13に示す内部ｐ型SiC領域3が存在する場合と同様に,半導体材料の禁制帯幅に相当する電圧が印加されたときに,n型SiCドリフト層2の電位が十分に上昇し,終端部ｐ型SiC領域4とn型SiCドリフト層2とからなるｐinダイオード部の電流が立ち上がることになる。これによって,順方向特性において,比較的低い電流密度ではショットキ障壁ダイオード部を流れる電流成分が主となり,高い電流密度では終端部ｐ型SiC領域4で構成されるｐinダイオード部を流れる電流成分が主となるダイオード構成を実現することができる。したがって,広い電流密度範囲で,より動作電圧の小さい半導体装置71を実現することができる。また高速スイッチングなどにも有効となる。
【0082】
ｐinダイオード部は,図14に示すように終端部のみに設けられてもよいが,ｐinダイオード部が終端部だけでは,ｐinダイオード部として動作する面積が限られるので,素子の用途によっては,図13に示すように,内部ｐ型SiC領域3を設けて,素子の内部にもｐinダイオード部を形成することが好ましい。つまり,内部ｐ型SiC領域3を設けるか否かは,素子をどのような電流密度で使用するか応じて,適宜選択すればよい。たとえば,ショットキ障壁ダイオード部を流れる比較的低い電流密度での使用を重視する場合には,終端部ｐ型SiC領域4を設けて,その素子領域幅Wｐｔを式(3)の値よりも大きい値に設定すればよく,内部ｐ型SiC領域3は設けなくてもよい。またｐinダイオード部を流れる比較的高い電流密度での使用を重視する場合には,終端部ｐ型SiC領域4とともに,内部ｐ型SiC領域3を設けて,その素子領域幅Wｐを式(1)の値よりも大きい値に設定すればよい。
【0083】
図13および図14に示す終端部ｐ型SiC領域4の構造は,前述の実施の形態1から6で示した素子部分を有する構成と組み合わせられてもよい。」

イ 本件特許明細書等に記載された事項
(ア)上記ア(ア)より,本件特許明細書等には,本件特許に係る発明は,ショットキ障壁ダイオードとｐinダイオードとを並列に構成した半導体装置であって,特に炭化珪素(SiC)をはじめとするワイドギャップ半導体素子を用いた半導体装置に関するもので(【0001】),ショットキ障壁ダイオードとｐinダイオードを並列にした一般的なJBSダイオードにおいて,ｐinダイオード部分の素子領域幅の素子領域幅では,ｐinダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもn型ドリフト層の電位が十分には上昇しないために,ｐinダイオード部の電流が立ち上がらず,大電流域での素子の動作電圧を下げることや,大電流を素子に流すことができなかったので,こうした課題を解決し,広い電流密度範囲で,動作電圧の小さい半導体装置を得ることを目的とする(【0005】,【0006】)ことが記載されていると認められる。
(イ)上記ア(イ)より,本件特許明細書等には,低抵抗のn型SiC基板1と,n型SiC基板1上に形成されたn型SiCドリフト層2と,n型SiCドリフト層2の表層に所定間隔を有して並置されたｐ型SiC領域3,4と,n型SiCドリフト層2及びｐ型SiC領域3,4上に形成されたアノード電極5と,n型SiC基板1の裏面に形成されたカソード電極6とを備え,n型SiC基板1,n型SiCドリフト層2,ｐ型SiC領域3,4,アノード電極5,及びカソード電極6がJBSダイオード素子を構成し,n型SiCドリフト層2は,ドーピング濃度が0.5?15×10^(15)/cm^(3)程度である半導体装置10(【0012】,【0013】,図1)に関し,アノード電極5が内部ｐ型SiC領域3と接触している部分の長さであるｐinダイオード領域幅(素子領域幅)をWｐとし(【0016】),n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)のときの順方向の電流・電圧特性について,素子領域幅による変化をデバイスシミュレーションから計算した結果,JBSダイオードの場合,素子領域幅Wｐが150μmの場合は電流・電圧特性に折れ曲がり(キンク)がなく,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がり,素子領域幅Wｐが100μmの場合は折れ曲がりが見られ,素子領域幅Wｐが50μmでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないこと(【0018】,【0020】,図2)が記載されていると認められる。
さらに,上記ア(イ)より,本件特許明細書等には,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるためには,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようにするためには,十分大きな素子領域幅Wｐが必要であるとして,折れ曲がりなく電流が立ち上がる場合における,素子領域幅Wｐ(μm)とn型SiCドリフト層2のドーピング濃度N(cm^(-3))との関係をデバイスシミュレーションから計算した結果,両者の関係は,式(1)「Wｐ=-72×ln(N)+2685」で表される直線となり,当該式(1)よりも大きな領域幅となるように,n型SiCドリフト層2のドーピング濃度に応じて素子領域幅Wｐを設定することで,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がり,高い電流密度領域における動作電圧を下げることが可能となること(【0024】,【0025】,図4)が記載されていると認められる。
そして,上記ア(イ)より,本件特許明細書等には,n型SiCドリフト層2と選択的に設けられた内部ｐ型SiC領域3とからなるｐinダイオード部の幅であるｐinダイオード領域幅Wｐを十分大きくしておくことにより,半導体材料の禁制帯幅に相当する電圧が印加されたときにn型SiCドリフト層2の電位が十分に上昇し,ｐinダイオード部の電流が立ち上がり,広い電流密度範囲で,より動作電圧の小さい半導体装置を実現することができる(【0029】)旨記載されていると認められる。
(ウ)上記ア(ウ)より,本件特許明細書等には,半導体装置70,71において,終端構造として素子の周辺部に形成される終端部ｐ型SiC領域4の素子領域幅であって,n型SiCドリフト層2の終端部ｐ型SiC領域4が形成されている部分の長さである素子領域幅Wｐｔを,式(3)「Wｐｔ=-72×ln(N)+2685」の値よりも大きな値に設定することによって,半導体材料の禁制帯幅に相当する電圧が印加されたときに,n型SiCドリフト層2の電位が十分に上昇し,アノード電極5がオーミック接触された終端部ｐ型SiC領域4とn型SiCドリフト層2とからなるｐinダイオード部の電流が立ち上がり,広い電流密度範囲で,より動作電圧の小さい半導体装置70,71を実現することができ,また,高速スイッチングなどにも有効となる(【0073】ないし【0081】,図13,図14)旨記載されていると認められる。

(2)本件訂正が本件特許明細書等に記載された事項の範囲内でしたものか否かについて
ア 訂正事項1について
(ア)訂正事項1による訂正のうち,訂正事項1による訂正前の請求項1(以下,単に「訂正前の請求項1」という。)における「半導体基板」,「半導体層」及び「第1の半導体領域」を,それぞれ,訂正事項1による訂正後の請求項1(以下,単に「訂正後の請求項1」という。)の「SiC基板」,「SiCドリフト層」及び「第1のSiC領域」に訂正することは,上記(1)ア(イ)より,本件特許明細書等に記載された事項の範囲内でしたものと認められる。
(イ)次に,訂正事項1による訂正のうち,訂正前の請求項1における「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有する,半導体装置。」を,訂正後の請求項1の「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有し,かつ,前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる,半導体装置。」と訂正することについて検討する。
a はじめに,訂正事項1による訂正で請求項1に付加された「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」との文言について検討する。
上記(1)ア(イ)によれば,本件特許明細書には,「・・・また,ｐinダイオードの場合,禁制帯幅相当の電圧の印加で電流が立ち上がる。・・・一方,JBSダイオードの場合,素子領域幅Wｐが150μmの場合は電流・電圧特性に折れ曲がり(キンク)がなく,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がっている。一方,素子領域幅Wｐが100μmの場合は折れ曲がりが見られ,素子領域幅Wｐが50μmでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないことがわかる。」(【0019】,【0020】)との記載,及び 「このように,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようにするためには,十分大きな素子領域幅Wｐが必要である。・・・」(【0024】)との記載がある。
してみれば,上記の文言は,本件特許明細書等に記載されていると認められ,本件特許明細書における上記の記載より,禁制帯幅相当の電圧の印加で,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がることは,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がることであると理解できる。
そうすると,訂正事項1による訂正で請求項1に付加された「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」との文言は,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことと解される。
b 次に,訂正後の請求項1における「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有し,かつ前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」ことについて検討する。
上記aより,訂正後の請求項1における「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有し,かつ前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」との文言は,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有し」,かつ,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことを特定したものと解される。
そして,訂正後の請求項1の記載より,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することと,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことは,並列的な関係にあると認められるから,両者の間の因果関係の有無は任意であると解され,訂正後の請求項1に係る発明には,両者の間に因果関係がある場合とない場合の両方が含まれ得ると認められる。
そうすると,訂正後の請求項1に係る発明には,上記の両者の間に因果関係がなく,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,必ずしも「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」とはいえない「半導体装置」において,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」するとの構成を備え,かつ,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
c 他方,上記(1)イ(イ)のとおり,本件特許明細書には,低抵抗のn型SiC基板1と,n型SiC基板1上に形成されたn型SiCドリフト層2と,n型SiCドリフト層2の表層に所定間隔を有して並置されたｐ型SiC領域3,4と,n型SiCドリフト層2及びｐ型SiC領域3,4上に形成されたアノード電極5と,n型SiC基板1の裏面に形成されたカソード電極6とを備え,n型SiC基板1,n型SiCドリフト層2,ｐ型SiC領域3,4,アノード電極5,及びカソード電極6がJBSダイオード素子を構成し,n型SiCドリフト層2は,ドーピング濃度が0.5?15×10^(15)/cm^(3)程度である半導体装置10(【0012】,【0013】,図1)において,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるためには,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようにするためには,十分大きな素子領域幅Wｐが必要であるとして,折れ曲がりなく電流が立ち上がる場合における,素子領域幅Wｐ(μm)とn型SiCドリフト層2のドーピング濃度N(cm^(-3))との関係をデバイスシミュレーションから計算した結果,両者の関係は,式(1)「Wｐ=-72×ln(N)+2685」で表される直線となり,当該式(1)よりも大きな領域幅となるように,n型SiCドリフト層2のドーピング濃度に応じて素子領域幅Wｐを設定することで,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がり,高い電流密度領域における動作電圧を下げることが可能となること(【0024】,【0025】,図4)が記載されていると認められる。
そうすると,本件特許明細書等には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することと,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことの間には因果関係があり,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められる。
しかし,本件特許明細書等には,上記の両者の間に因果関係がなく,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,必ずしも「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」とはいえない「半導体装置」において,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」する構成を備え,かつ,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」構成を備える「半導体装置」は記載されておらず,また,当該「半導体装置」は,当該技術分野における技術常識を参酌しても,本件特許明細書等の記載から,当業者に自明であるとは認められない。
d 上記bのとおり,訂正後の請求項1に係る発明には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,必ずしも「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」とはいえない「半導体装置」において,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」するとの構成を備え,かつ,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
しかし,上記cのとおり,上記の「半導体装置」は,本件特許明細書等に記載されておらず,また,当該技術分野における技術常識を参酌しても,本件特許明細書等の記載から自明であるとは認められない。
そうすると,請求項1に係る発明について,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することと,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことが,並列的な関係にあることを特定する,本件訂正における訂正事項1による訂正は,本件特許明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものと認められ,本件特許明細書等に記載した事項の範囲内においてしたものとはいえない。
(ウ)以上から,本件訂正における訂正事項1による訂正は,特許法第120条の5第9項において準用する同法第126条第5項の規定に適合しない。

イ 訂正事項8について
訂正事項8は,訂正事項1による訂正に伴い,本件特許明細書の対応する記載を訂正したものであるから,上記アと同様の理由により,本件訂正における訂正事項8による訂正は,特許法第120条の5第9項において準用する同法第126条第5項の規定に適合しない。

ウ 訂正事項9について
(ア)訂正事項9による訂正のうち,訂正事項9による訂正前の請求項8(以下,単に「訂正前の請求項8」という。)における「半導体基板」,「半導体層」,「第1の半導体領域」及び「終端部半導体領域」を,それぞれ,訂正事項9による訂正後の請求項8(以下,単に「訂正後の請求項8」という。)の「SiC基板」,「SiCドリフト層」,「第1のSiC領域」及び「終端部SiC領域」に訂正することは,上記(1)ア(イ)より,本件特許明細書等に記載された事項の範囲内でしたものと認められる。
(イ)次に,訂正事項9による訂正のうち,訂正前の請求項8における「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有する,半導体装置。」を,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有し,かつ,前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる,半導体装置。」と訂正することについて検討する。
a はじめに,訂正事項9による訂正で請求項8に付加された「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」との文言について検討する。
上記(1)ア(イ)によれば,本件特許明細書には,「・・・また,ｐinダイオードの場合,禁制帯幅相当の電圧の印加で電流が立ち上がる。・・・一方,JBSダイオードの場合,素子領域幅Wｐが150μmの場合は電流・電圧特性に折れ曲がり(キンク)がなく,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がっている。一方,素子領域幅Wｐが100μmの場合は折れ曲がりが見られ,素子領域幅Wｐが50μmでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないことがわかる。」(【0019】,【0020】)との記載,及び 「このように,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようにするためには,十分大きな素子領域幅Wｐが必要である。・・・」(【0024】)との記載がある。
また,上記(1)ア(ウ)によれば,本件特許明細書には,「本実施の形態の半導体装置70が前述の実施の形態1の半導体装置10と異なる点は,本実施の形態の半導体装置70では,終端構造として素子の周辺部に形成される終端部ｐ型SiC領域4の素子領域幅Wｐｔが,下記式(3)の値よりも大きな値に設定される点と,終端部ｐ型SiC領域4に対して,アノード電極5がオーミック接触される点である。終端部ｐ型SiC領域4は,終端部半導体領域に相当する。・・・Wｐｔ=-72×ln(N)+2685 ・・・(3)・・・」(【0074】,【0075】)との記載がある。
してみれば,上記の文言は,本件特許明細書等に記載されていると認められ,本件特許明細書における上記の記載より,禁制帯幅相当の電圧の印加で,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がることは,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がることであると理解できる。
そうすると,訂正事項9による訂正で請求項8に付加された「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」との文言は,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことと解される。
b 次に,訂正後の請求項8における「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有し,かつ,前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」ことについて検討する。
上記aより,訂正後の請求項8における「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有し,かつ,前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」との文言は,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有し」,かつ,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことを特定したものと解される。
そして,訂正後の請求項8の記載より,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有」することと,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことは,並列的な関係にあると認められるから,両者の間の因果関係の有無は任意であると解され,訂正後の請求項8に係る発明には,両者の間に因果関係がある場合とない場合の両方が含まれ得ると認められる。
そうすると,訂正後の請求項8に係る発明には,上記の両者の間に因果関係がなく,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有」することで,必ずしも「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」とはいえない「半導体装置」において,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有」するとの構成を備え,かつ,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
c 他方,上記(1)イ(イ)のとおり,本件特許明細書には,低抵抗のn型SiC基板1と,n型SiC基板1上に形成されたn型SiCドリフト層2と,n型SiCドリフト層2の表層に所定間隔を有して並置されたｐ型SiC領域3,4と,n型SiCドリフト層2及びｐ型SiC領域3,4上に形成されたアノード電極5と,n型SiC基板1の裏面に形成されたカソード電極6とを備え,n型SiC基板1,n型SiCドリフト層2,ｐ型SiC領域3,4,アノード電極5,及びカソード電極6がJBSダイオード素子を構成し,n型SiCドリフト層2は,ドーピング濃度が0.5?15×10^(15)/cm^(3)程度である半導体装置10(【0012】,【0013】,図1)において,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるためには,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようにするためには,十分大きな素子領域幅Wｐが必要であるとして,折れ曲がりなく電流が立ち上がる場合における,素子領域幅Wｐ(μm)とn型SiCドリフト層2のドーピング濃度N(cm^(-3))との関係をデバイスシミュレーションから計算した結果,両者の関係は,式(1)「Wｐ=-72×ln(N)+2685」で表される直線となり,当該式(1)よりも大きな領域幅となるように,n型SiCドリフト層2のドーピング濃度に応じて素子領域幅Wｐを設定することで,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がり,高い電流密度領域における動作電圧を下げることが可能となること(【0024】,【0025】,図4)が記載されていると認められる。
そして,上記(1)イ(ウ)のとおり,本件特許明細書には,低抵抗のn型SiC基板1と,n型SiC基板1上に形成されたn型SiCドリフト層2と,n型SiCドリフト層2の表層に,終端構造として素子の周辺部に形成された終端部ｐ型SiC領域4と,n型SiCドリフト層2及び終端部ｐ型SiC領域4上に形成されたアノード電極5と,n型SiC基板1の裏面に形成されたカソード電極6とを備え,n型SiC基板1,n型SiCドリフト層2,終端部ｐ型SiC領域4,アノード電極5,及びカソード電極6がJBSダイオード素子を構成し,n型SiCドリフト層2は,ドーピング濃度が0.5?15×10^(15)/cm^(3)程度である半導体装置70,71(【0012】,【0013】,【0073】,【0074】,【0078】,図13,図14)においても,n型SiCドリフト層2の終端部ｐ型SiC領域4が形成されている部分の長さである,終端部ｐ型SiC領域4の素子領域幅Wｐｔを,式(3)「Wｐｔ=-72×ln(N)+2685」の値よりも大きな値に設定することによって,半導体材料の禁制帯幅に相当する電圧が印加されたときに,n型SiCドリフト層2の電位が十分に上昇し,終端部ｐ型SiC領域4とn型SiCドリフト層2とからなるｐinダイオード部の電流が立ち上がり,広い電流密度範囲で,より動作電圧の小さい半導体装置70を実現することができ,また,高速スイッチングなどにも有効となる(【0074】ないし【0081】,図13,図14)旨記載されていると認められる。
そうすると,本件特許明細書等には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有」することと,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことの間に因果関係があり,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められる。
しかし,本件特許明細書等には,上記の両者の間に因果関係がなく,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有」することで,必ずしも「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」とはいえない「半導体装置」において,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有」する構成を備え,かつ,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」構成を備える「半導体装置」は記載されておらず,また,当該「半導体装置」は,当該技術分野における技術常識を参酌しても,本件特許明細書等の記載から,当業者に自明であるとは認められない。
d 上記bのとおり,訂正後の請求項8に係る発明には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,必ずしも「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」とはいえない「半導体装置」において,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」するとの構成を備え,かつ,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」との構成を備えた「半導体装置」が含まれ得ると解される。
しかし,上記cのとおり,上記の「半導体装置」は,本件特許明細書等に記載されておらず,また,当該技術分野における技術常識を参酌しても,本件特許明細書等の記載から自明であるとは認められない。
そうすると,請求項8に係る発明に係る発明について,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域のうち,終端構造として前記SiCドリフト層の周辺部の表層に形成される終端部SiC領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有」することと,「前記終端部SiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記終端部SiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記終端部SiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことが,並列的な関係にあることを特定する,本件訂正における訂正事項9による訂正は,本件特許明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものと認められ,本件特許明細書等に記載した事項の範囲内においてしたものとはいえない。
(ウ)以上から,本件訂正における訂正事項9による訂正は,特許法第120条の5第9項において準用する同法第126条第5項の規定に適合しない。

エ 訂正事項10について
訂正事項10は,訂正事項9による訂正に伴い,本件特許明細書の対応する記載を訂正したものであるから,上記アと同様の理由により,本件訂正における訂正事項10による訂正は,特許法第120条の5第9項において準用する同法第126条第5項の規定に適合しない。

(3)特許権者の主張について
ア 被請求人は,平成28年12月27日に提出した意見書で,当審は,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72ｘ1n(N)+2685の関係を有」するとの構成と「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に電流・電圧特性に折れ曲がり(キンク)なしで前記ｐinダイオード部での電流が立ち上がる」との構成の因果関係の有無に基づいて,新規事項追加の該非を判断しているが,新規事項追加は訂正後の特許請求の範囲に記載された構成によって定まる技術的範囲を基準に判断されるべきであり,特許請求の範囲の記載によって特定される構成を離れ構成要素同士の因果関係を基準に判断すべき理由は何ら存在しないと主張する。
しかし,上記の主張を採用することはできない。その理由は,以下のとおりである。
当審は,上記(2)ア(イ)aのとおり,本件特許明細書の記載(【0019】,【0020】,【0024】)より,本件訂正による訂正で請求項1に付加された「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」との文言は,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことと理解できるとしたうえで,上記(2)ア(イ)bのとおり,本件訂正により訂正された特許請求の範囲の記載に基づき,訂正後の請求項1の記載より,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することと,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ことは,並列的な関係にあると認められるから,両者の間の因果関係の有無は任意であると解され,訂正後の請求項1に係る発明には,両者の間に因果関係がある場合とない場合の両方が含まれ得ると認定した。
そして,当審は,上記(2)ア(イ)c及びdのとおり,本件特許明細書等には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められるにとどまり,両者が並列的な関係にあることは,本件特許明細書等には記載されておらず,また,当該技術分野における技術常識を参酌しても,本件特許明細書等の記載から自明であるともいえないから,本件訂正による訂正は,本件特許明細書等に記載した事項の範囲内においてしたものとはいえないと判断した。
そうすると,上記の認定及び判断が,本件訂正による訂正後の特許請求の範囲の記載に基づくもので,「特許請求の範囲によって特定される構成を離れ構成要素同士の因果関係を基準に判断」したものでないことは明らかであり,特許権者の上記の主張は,当審の判断を正解しないものといわざるを得ない。

イ 特許権者は,上記意見書で,本件明細書に「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」するとの構成と「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に,前記ｐinダイオード部での電流が立ち上がる」という構成とを備えた半導体装置が開示されている点については,当審も認めていると主張する。
しかし,上記の主張を採用することはできない。すなわち,当審は,上記(2)ア(イ)c及びdのとおり,本件特許明細書等には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認定しているのであって,単に,両者を備えた半導体装置が開示されていると認定しているのではないことは明らかである。

ウ 特許権者は,上記意見書で,当審は,本件特許明細書等には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められると認定しているが,当該認定と,平成28年3月23日付け取消理由通知における,「本件明細書の発明の詳細な説明(特に段落0024)には,本件の請求項1に記載の関係式を,デバイスシミュレーションから計算した結果から求めた旨の記載がされている。しかしながら,・・・発明の課題とその関係式による特定との実質的な関係を理解することができず,発明の課題の具体的な解決手段を理解することができない」との指摘,及び「本件の請求項1に係る特許は,半導体層の第1の半導体領域と接する領域のドービング濃度が,半導体層のドーピング濃度よりも高い場合を包含しているが,この場合には,禁制帯幅相当の電圧を印加してもｐinダイオード部でのバンドが十分に持ち上がらず,ｐinダイオード部での電流が立ち上がらない場合が含まれている」との指摘とは,明らかに矛盾し,両立し得るものではないと主張する。
しかし,上記の主張を採用することはできない。その理由は,以下のとおりである。
上記取消理由通知では,本件特許明細書の発明の詳細な説明が,特許法第36条第4項第1号に規定する委任省令要件に適合するか否か,すなわち,本件特許明細書の発明の詳細な説明には,本件特許の請求項1ないし8の各請求項に係る発明について,技術上の意義を理解するために必要な事項が記載されているか否かの検討において,本件特許明細書の発明の詳細な説明には,「デバイスシミュレーション」について,その具体的な方法や,n型SiCドリフト層2のドーピング濃度,及び,ｐinダイオード領域幅Wｐとショットキ障壁ダイオード領域幅Wｓとを同じとすること以外の具体的な条件についての開示がないため,当業者が明細書及び図面の記載並びに出願時の技術常識を考慮しても,本件特許の請求項1に記載の関係式がどのような条件下においてどのように導かれたか特定できないので,「発明の課題とその関係式による特定との実質的な関係を理解することができず,発明の課題の具体的な解決手段を理解することができない」と説示している。
また,上記取消理由通知では,本件特許明細書の発明の詳細な説明が,特許法第36条第6項第1号に規定するサポート要件に適合するか否か,すなわち,特許請求の範囲に記載された発明が,発明の詳細な説明の記載により当業者が当該発明の課題を解決できると認識できる範囲のものであるか否か,また,その記載や示唆がなくとも当業者が出願時の技術常識に照らし当該発明の課題を解決できると認識できる範囲のものであるか否かの検討において,本件特許の請求項1の記載から,本件特許の請求項1に係る発明には,半導体層の第1の半導体領域と接する領域のドービング濃度が,半導体層のドーピング濃度よりも高い場合を包含すると認められるが,「この場合には,禁制帯幅相当の電圧を印加してもｐinダイオード部でのバンドが十分に持ち上がらず,ｐinダイオード部での電流が立ち上がらない場合が含まれているものと認められる」と説示している。
つまり,上記取消理由通知におけるこれらの説示は,委任省令要件及びサポート要件それぞれの検討において,当該技術分野における技術常識を参酌したうえで,本件特許明細書の発明の詳細な説明の記載から,特許請求の範囲に記載された構成によって,本件特許に係る発明の課題を解決できるとは認められないと判断し,説示したものである。
他方,上記(2)ア(イ)cにおける,本件特許明細書等には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められるとの認定は,本件訂正による訂正が,特許法第120条の5第9項において準用する同法第126条第5項の規定に適合するか否か,すなわち,本件訂正が,本件特許明細書等に記載した事項の範囲内においてしたものといえるか否かの検討において,本件特許明細書等に上記の記載があることを認定したものであって,当該認定により,本件特許明細書の発明の詳細な説明の記載から,特許請求の範囲に記載された構成によって,本件特許に係る発明の課題を解決することができると判断し,説示したのではない。
そうすると,上記取消理由通知における指摘と本件訂正の適否の検討における認定とが矛盾するとの特許権者の上記主張は,上記取消理由通知における,委任省令要件及びサポート要件についての判断と,本件訂正の適否の検討における,本件特許明細書等に記載された事項の認定とを混同したものといわざるを得ない。

エ 特許権者は,上記意見書で,本件明細書には「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×1n(N)+2685の関係を有」することで「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「前記ｐinダイオード部での電流が立ち上がる」ようにした構成要素同士に因果関係のある「半導体装置」しか開示されていないことを理由に本件訂正事項1が新規事項追加に該当すると言うのであれば,訂正前(登録時)の特許発明1について,平成28年3月23日付の取消理由通知書において「発明の課題の具体的な解決手段を理解することができない」ことおよび「禁制帯幅相当の電圧を印加してもｐinダイオード部でのバンドが十分に持ち上がらず,ｐinダイオードでの電流が立ち上がらない場合が含まれている」を根拠に指摘した特許法第36条第4項第1号および特許法第36条第6項第1号の取消理由は解消されているものと思料されると主張する。
しかし,上記の主張を採用することはできない。すなわち,上記ウのとおり,上記(2)ア(イ)cにおける,本件特許明細書等には,「前記SiCドリフト層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1のSiC領域の幅Wｐ(μm)と前記SiCドリフト層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有」することで,「前記第1のSiC領域と前記第1の電極とによってｐinダイオード部が構成され,前記第1のSiC領域を構成する半導体材料の禁制帯幅に相当する電圧が前記第1のSiC領域に印加された際に」,「電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がる」ようにした「半導体装置」が記載されていると認められるとの認定は,本件訂正による訂正が,本件特許明細書等に記載した事項の範囲内においてしたものとはいえるか否かの検討において,本件特許明細書等に上記の記載があることを認定したものであって,当該認定により,本件特許明細書の発明の詳細な説明の記載から,特許請求の範囲に記載された構成によって,本件特許に係る発明の課題を解決することができると判断し,説示したのではないから,上記の認定により,直ちに,特許法第36条第4項第1号および特許法第36条第6項第1号の取消理由が存在しないということはできない。

オ 特許権者は,上記意見書で,本件のように,訂正前の特許発明のみでは課題解決手段が十分に反映されておらずサポート要件を充足しないとの指摘に応じて不足していた構成を追加する訂正が課題解決手段の変更であることを理由に認められないのであれば,課題解決手段が特許請求の範囲の記載に十分に反映されていないとの取消理由通知に対して応答する際,課題解決手段として不足していた特徴を新たに追加する訂正は全て訂正要件を満たさないことになりかねず,取消理由通知に対して訂正の機会を与えている趣旨にも反することにならざるを得ないと主張する。
しかし,上記の主張を採用することはできない。すなわち,サポート要件違反を解消するためにした,課題解決手段として不足していた特徴を新たに追加する訂正がされた場合,当該訂正が訂正要件に適合するか否かを検討することは当然であり,また,当審は,本件訂正の適否について検討した結果,上記(2)の理由により,本件訂正は訂正要件に適合しないと判断したのであって,取消理由通知におけるサポート要件違反の指摘に応じて不足していた構成を追加する訂正を,全て排除する判断をしているのではないから,当審による本件訂正の適否の判断は,取消理由通知に対して訂正の機会を与えている趣旨に反するものではない。

(4)小括
したがって,本件訂正における請求項1ないし7からなる一群の請求項についての訂正,及び請求項8についての訂正は,いずれも,本件特許明細書等に記載された事項の範囲内でしたものは認められないから,特許法第120条の5第9項において準用する同法第126条第5項の規定に適合しない。

3 むすび
よって,特許権者が平成28年10月21日に提出した訂正請求書による訂正(本件特許の特許請求の範囲の請求項1ないし7からなる一群の請求項についての訂正,及び請求項8についての訂正)を認めない。


第3 取消理由についての判断

1 特許法第36条第6項第1号(サポート要件)について
特許請求の範囲の記載が,明細書のサポート要件に適合するか否かは,特許請求の範囲の記載と発明の詳細な説明の記載とを対比し,特許請求の範囲に記載された発明が,発明の詳細な説明に記載された発明で,発明の詳細な説明の記載により当業者が当該発明の課題を解決できると認識できる範囲のものであるか否か,また,その記載や示唆がなくとも当業者が出願時の技術常識に照らし当該発明の課題を解決できると認識できる範囲のものであるか否かを検討して判断すべきものであり,明細書のサポート要件の存在は,特許権者が証明責任を負うと解するのが相当である(知財高判平成17年11月11日(平成17年(行ケ)10042号)「偏光フィルムの製造法」大合議判決を参照。) 。
以下,上記の観点に立って,本件のサポート要件について検討する。

(1)本件特許の特許請求の範囲
前記第2のとおり本件訂正は認められず,本件訂正前の本件特許の特許請求の範囲(以下,単に「本件の特許請求の範囲」という。)の請求項1ないし8には,それぞれ,本件特許の請求項1及び8に係る発明(以下,各請求項に係る発明を,請求項1ないし8の区分に応じて,「本件発明1」ないし「本件発明8」という。)が,以下のとおり記載されている。
「【請求項1】
第1導電型の半導体基板と,
前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,
前記半導体層の表層に所定間隔を有して並置された第2導電型の第1の半導体領域と,
前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,
前記半導体基板の裏面に形成された第2の電極と,を備え,
前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,
前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,
Wｐ＞-72×ln(N)+2685
の関係を有する,半導体装置。
【請求項2】
前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,
-108×ln(N)+4027.5＞Wｐ＞-72×ln(N)+2685
の関係を有する,請求項1に記載の半導体装置。
【請求項3】
前記第1の半導体領域の幅Wｐ(μm)が2種類以上の値を有し,そのうち,少なくとも1つの前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,
Wｐ＞-72×ln(N)+2685
の関係を有し,
他の少なくとも1つの前記第1の半導体領域の幅Wｐn(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,
Wｐn≦-72×ln(N)+2685
の関係を有する,請求項1または2に記載の半導体装置。
【請求項4】
前記第1の半導体領域の幅Wｐ(μm)が2種類以上の値を有するとともに,
前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが
Wｐ＞-72×ln(N)+2685
の関係を満たす前記第1の半導体領域の幅Wｐの値は,1つの値に統一されていることを特徴とする,請求項1から3のいずれか1つに記載の半導体装置。
【請求項5】
前記半導体層が,対峙する2つの前記第1の半導体領域に挟まれる複数のショットキ領域を備え,
前記複数のショットキ領域の幅Wｓが,1つの値に統一されることを特徴とする,請求項1から4のいずれか1つに記載の半導体装置。
【請求項6】
前記第1の半導体領域の幅Wｐが,前記半導体層における対峙する2つの前記第1の半導体領域間のショットキ領域の幅Wｓよりも小さい,請求項1から5のいずれか1つに記載の半導体装置。
【請求項7】
前記半導体層における対峙する2つの前記第1の半導体領域間のショットキ領域に,前記半導体層より高ドーピング濃度で形成された第1導電型の第2の半導体領域をさらに備える,請求項1から6のいずれか1つに記載の半導体装置。
【請求項8】
第1導電型の半導体基板と,
前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,
前記半導体層の少なくとも周辺部の表層に形成された第2導電型の第1の半導体領域と,
前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,
前記半導体基板の裏面に形成された第2の電極と,を備え,
前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,
前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,
Wｐｔ＞-72×ln(N)+2685
の関係を有する,半導体装置。」

(2)本件特許明細書の発明の詳細な説明
本件特許明細書の発明の詳細な説明には,前記第2の2(1)アのとおりの記載がある。

(3)本件特許明細書の発明の詳細な説明に記載された事項について
ア 前記第2の2(1)ア(ア)より,本件特許明細書の発明の詳細な説明には,本件特許に係る発明は,ショットキ障壁ダイオードとｐinダイオードとを並列に構成した半導体装置であって,特に炭化珪素(SiC)をはじめとするワイドギャップ半導体素子を用いた半導体装置に関するもので(【0001】),ショットキ障壁ダイオードとｐinダイオードを並列にした一般的なJBSダイオードにおいて,ｐinダイオード部分の素子領域幅の素子領域幅では,ｐinダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもn型ドリフト層の電位が十分には上昇しないために,ｐinダイオード部の電流が立ち上がらず,大電流域での素子の動作電圧を下げることや,大電流を素子に流すことができなかったので,こうした課題を解決し,広い電流密度範囲で,動作電圧の小さい半導体装置を得ることを目的とする(【0005】,【0006】)ことが記載されていると認められる。

イ 前記第2の2(1)ア(イ)より,本件特許明細書の発明の詳細な説明には,低抵抗のn型SiC基板1と,n型SiC基板1上に形成されたn型SiCドリフト層2と,n型SiCドリフト層2の表層に所定間隔を有して並置されたｐ型SiC領域3,4と,n型SiCドリフト層2及びｐ型SiC領域3,4上に形成されたアノード電極5と,n型SiC基板1の裏面に形成されたカソード電極6とを備え,n型SiC基板1,n型SiCドリフト層2,ｐ型SiC領域3,4,アノード電極5,及びカソード電極6がJBSダイオード素子を構成し,n型SiCドリフト層2は,膜厚が3?150μm程度,ドーピング濃度が0.5?15×10^(15)/cm^(3)程度であり,ｐ型SiC領域3は,膜厚が0.5?2μm程度,ドーピング濃度が1?100×10^(17)/cm^(2)程度である半導体装置10(【0012】ないし【0014】,図1)に関し,アノード電極5が内部ｐ型SiC領域3と接触している部分の長さであるｐinダイオード領域幅(素子領域幅)をWｐとし(【0016】),n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)のときの順方向の電流・電圧特性について,素子領域幅による変化をデバイスシミュレーションから計算した結果,JBSダイオードの場合,素子領域幅Wｐが150μmの場合は電流・電圧特性に折れ曲がり(キンク)がなく,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がり,素子領域幅Wｐが100μmの場合は折れ曲がりが見られ,素子領域幅Wｐが50μmでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないこと(【0018】,【0020】,図2)が記載されていると認められる。
さらに,前記第2の2(1)ア(イ)より,本件特許明細書の発明の詳細な説明には,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるためには,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようにするためには,十分大きな素子領域幅Wｐが必要であるとして,折れ曲がりなく電流が立ち上がる場合における,素子領域幅Wｐ(μm)とn型SiCドリフト層2のドーピング濃度N(cm^(-3))との関係をデバイスシミュレーションから計算した結果,両者の関係は,式(1)「Wｐ=-72×ln(N)+2685」で表される直線となり,当該式(1)よりも大きな領域幅となるように,n型SiCドリフト層2のドーピング濃度に応じて素子領域幅Wｐを設定することで,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がり,高い電流密度領域における動作電圧を下げることが可能となり(【0024】,【0025】,図4),従って,n型SiCドリフト層2のドーピング濃度が4×10^(15)/cm^(3)ではｐinダイオード部素子領域幅Wｐとして100μm,2×10^(15)/cm^(3)では150μm,1×10^(15)/cm^(3)では200μmとすることによって,高い電流密度領域における動作電圧を下げることが可能となり,より大きな電流を流すことができること(【0026】)が記載されていると認められる。
そして,前記第2の2(1)ア(イ)より,本件特許明細書の発明の詳細な説明には,n型SiCドリフト層2と選択的に設けられた内部ｐ型SiC領域3とからなるｐinダイオード部の幅であるｐinダイオード領域幅Wｐを十分大きくしておくことにより,半導体材料の禁制帯幅に相当する電圧が印加されたときにn型SiCドリフト層2の電位が十分に上昇し,ｐinダイオード部の電流が立ち上がり,広い電流密度範囲で,より動作電圧の小さい半導体装置を実現することができる(【0029】)旨記載されていると認められる。

ウ 前記第2の2(1)ア(ウ)より,本件特許明細書の発明の詳細な説明には,半導体装置70において,n型SiCドリフト層2の終端部ｐ型SiC領域4が形成されている部分の長さである,終端部ｐ型SiC領域4の素子領域幅Wｐｔを,式(3)「Wｐｔ=-72×ln(N)+2685」の値よりも大きな値に設定することによって,半導体材料の禁制帯幅に相当する電圧が印加されたときに,n型SiCドリフト層2の電位が十分に上昇し,終端部ｐ型SiC領域4とn型SiCドリフト層2とからなるｐinダイオード部の電流が立ち上がり,広い電流密度範囲で,より動作電圧の小さい半導体装置70を実現することができ,また,高速スイッチングなどにも有効となる(【0073】ないし【0081】,図13,図14)旨記載されていると認められる。

(4)サポート要件についての検討
ア 本件発明1及びこれを引用する発明について
(ア)本件の請求項1の記載(上記(1))より,本件発明1は,「第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の表層に所定間隔を有して並置された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極」とを備えた半導体装置であって,「半導体層」のドーピング濃度が,「0.5?15×10^(15)/cm^(3)」の範囲内の任意の値「N(cm^(-3))」であるときに,「第1の半導体領域」の幅「Wｐ(μm)」が「Wｐ＞-72×ln(N)+2685」となる任意の値である半導体装置と認められるから,本件発明1は,「0.5?15×10^(15)/cm^(3)」の範囲内にある「半導体層」のドーピング濃度「N(cm^(-3))」と,当該ドーピング濃度「N(cm^(-3))」について「Wｐ＞-72×ln(N)+2685」となる「第1の半導体領域」の幅「Wｐ(μm)」との,多数の組み合わせを包含すると認められる。
(イ)上記(3)アより,本件特許に係る発明は,一般的なJBSダイオードにおいて,ｐinダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもn型ドリフト層の電位が十分には上昇しないために,ｐinダイオード部の電流が立ち上がらず,大電流域での素子の動作電圧を下げることや,大電流を素子に流すことができないとの課題を解決し,広い電流密度範囲で,動作電圧の小さい半導体装置を得ることを目的とするものと認められる。
そして,上記(3)イより,本件特許明細書の発明の詳細な説明には,低抵抗のn型SiC基板1と,n型SiC基板1上に形成されたn型SiCドリフト層2と,n型SiCドリフト層2の表層に所定間隔を有して並置されたｐ型SiC領域3,4と,n型SiCドリフト層2及びｐ型SiC領域3,4上に形成されたアノード電極5と,n型SiC基板1の裏面に形成されたカソード電極6とを備え,JBSダイオード素子を構成する半導体装置10において,n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)のときの順方向の電流・電圧特性について,素子領域幅Wｐ(アノード電極5が内部ｐ型SiC領域3と接触している部分の長さ)による変化をデバイスシミュレーションから計算したところ,素子領域幅Wｐが150μmの場合は電流・電圧特性に折れ曲がり(キンク)がなく,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がり,素子領域幅Wｐが100μmの場合は折れ曲がりが見られ,素子領域幅Wｐが50μmでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないとの結果が得られたことが記載されていると認められる。
さらに,上記(3)イより,本件特許明細書の発明の詳細な説明には,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるための,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるための,素子領域幅Wｐ(μm)とn型SiCドリフト層2のドーピング濃度N(cm^(-3))との関係をデバイスシミュレーションから計算した結果,両者の関係は,式(1)「Wｐ=-72×ln(N)+2685」で表される直線となり,当該式(1)よりも大きな領域幅となるように,n型SiCドリフト層2のドーピング濃度に応じて素子領域幅Wｐを設定することが記載されていると認められる。
しかし,本件特許明細書の発明の詳細な説明には,n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)のときの順方向の電流・電圧特性について素子領域幅による変化を計算した,デバイスシミュレーションを行うために必要な事項(シミュレーションの方法,シミュレーション対象である半導体装置の具体的構成等)の内容について記載されておらず,当該技術分野における技術常識を参酌しても,上記デバイスシミュレーションを行うために必要な事項の内容が自明とは認められない。
そして,本件特許明細書の発明の詳細な説明には,上記デバイスシミュレーションの結果として,n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)の場合,素子領域幅Wｐが150μmのときに電流・電圧特性に折れ曲がり(キンク)がなく,素子領域幅Wｐが100μm及び50μmのときに折れ曲がりが見られたり,禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないとの結果が記載されているだけで,n型SiCドリフト層2のドーピング濃度と素子領域幅Wｐとの上記以外の組み合わせの結果は記載されておらず,また,上記デバイスシミュレーションを行うために必要な事項の内容が不明であるので,n型SiCドリフト層2のドーピング濃度と素子領域幅Wｐとの上記以外の組み合わせの結果は自明であるともいえない。
なお,本件特許明細書の発明の詳細な説明には,「従って,n型SiCドリフト層2のドーピング濃度が4×10^(15)/cm^(3)ではｐinダイオード部素子領域幅Wｐとして100μm,2×10^(15)/cm^(3)では150μm,1×10^(15)/cm^(3)では200μmとすることによって,高い電流密度領域における動作電圧を下げることが可能となり,より大きな電流を流すことができる。」(【0026】)との記載がある。しかし,上記の記載の前に,n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)のときの順方向の電流・電圧特性について,素子領域幅による変化をデバイスシミュレーションから計算した結果,JBSダイオードの場合,素子領域幅Wｐが150μmの場合は電流・電圧特性に折れ曲がり(キンク)がなく,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がり,素子領域幅Wｐが100μmの場合は折れ曲がりが見られ,素子領域幅Wｐが50μmでは禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらない旨の記載(【0018】,【0020】,図2),及び電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるための,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるための,素子領域幅Wｐ(μm)とn型SiCドリフト層2のドーピング濃度N(cm^(-3))との関係をデバイスシミュレーションから計算した結果,両者の関係は,式(1)「Wｐ=-72×ln(N)+2685」で表される直線となり,当該式(1)よりも大きな領域幅となるように,n型SiCドリフト層2のドーピング濃度に応じて素子領域幅Wｐを設定する旨の記載(【0024】,【0025】)があることに鑑みれば,上記の記載は,ｐinダイオード部素子領域幅Wｐが,上記式(1)によって得られる値よりも大きい例を示したものと解するのが自然であり,n型SiCドリフト層2のドーピング濃度が4×10^(15)/cm^(3)及び1×10^(15)/cm^(3)それぞれの場合における,デバイスシミュレーションの結果が記載されたものとは認められない。
さらに,本件特許明細書の発明の詳細な説明には,上記デバイスシミュレーションの結果である,n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)で,素子領域幅Wｐが150μm,100μm及び50μmのときの電流・電圧特性より,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるための,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるための素子領域幅Wｐ(μm)とn型SiCドリフト層2のドーピング濃度N(cm^(-3))との関係として,式(1)「Wｐ=-72×ln(N)+2685」が導出される理由について合理的な説明は記載されておらず,また,当該技術分野における技術常識を参酌しても,上記の式(1)が,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がること,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がることの境界条件となることが自明であるとはいえない。
加えて,本件特許の願書に添付した図4には,n型SiCドリフト層2のドーピング濃度N(cm^(-3))を1.0×10^(15)?1.0×10^(16)/cm^(3)の自然対数目盛のX軸に,素子領域幅Wｐ(μm)を0?300(μm)のY軸にそれぞれ取ったXY平面に,式(1)「Wｐ=-72×ln(N)+2685」が実線で表されているが,当該図面にみるとおり,n型SiCドリフト層2のドーピング濃度が2×10^(15)/cm^(3)のときに,素子領域幅Wｐが,本件特許明細書の発明の詳細な説明の記載で,電流・電圧特性に折れ曲がり(キンク)がないとされる150μm以下となり,且つ折れ曲がりが見られたり,禁制帯幅よりも大きな電圧を印加しないと電流が立ち上がらないとされる100μm及び50μmを上回るような,他の数式による直線又は曲線を描くことは可能であるし,そもそも,同XY平面上の何らかの直線又は曲線を境界線として,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がるか否か,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるか否かが区別され得ること自体が立証できていないことも明らかであるから,図4における上記の式(1)の直線が,電流・電圧特性に折れ曲がり(キンク)なしでｐinダイオード部の電流が立ち上がること,すなわち,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がることができる範囲を画する境界線であることを的確に裏付けているとは認められない。
そうすると,本件特許明細書の発明の詳細な説明の記載からは,上記の半導体装置10において,n型SiCドリフト層2のドーピング濃度を2×10^(15)/cm^(3),素子領域幅Wｐを150μmとすることで,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようになり,その結果,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるにとどまり,当該技術分野における技術常識を参酌しても,本件特許明細書の発明の詳細な説明の記載からは,「0.5?15×10^(15)/cm^(3)」の範囲内にある任意の「SiCドリフト層」のドーピング濃度「N(cm^(-3))」と,当該ドーピング濃度「N(cm^(-3))」について「Wｐ＞-72×ln(N)+2685」となる「第1のSiC領域」の幅「Wｐ(μm)」との組み合わせについてまで,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
(ウ)上記(ア)のとおり,本件発明1は,「0.5?15×10^(15)/cm^(3)」の範囲内にある「半導体層」のドーピング濃度「N(cm^(-3))」と,当該ドーピング濃度「N(cm^(-3))」について「Wｐ＞-72×ln(N)+2685」となる「第1の半導体領域」の幅「Wｐ(μm)」との多数の組み合わせを包含すると認められる。
他方,上記(イ)のとおり,本件特許明細書の発明の詳細な説明の記載からは,n型SiCドリフト層2のドーピング濃度を2×10^(15)/cm^(3),素子領域幅Wｐを150μmとすることで,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるにとどまり,当該技術分野における技術常識を参酌しても,本件特許明細書の発明の詳細な説明の記載からは,「0.5?15×10^(15)/cm^(3)」の範囲内にある任意の「SiCドリフト層」のドーピング濃度「N(cm^(-3))」と,当該ドーピング濃度「N(cm^(-3))」について「Wｐ＞-72×ln(N)+2685」となる「第1のSiC領域」の幅「Wｐ(μm)」との組み合わせについてまで,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
そうすると,「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685 の関係を有する」との構成を備える本件発明1は,本件特許明細書の発明の詳細な説明に記載されたものとは認められず,本件特許の特許請求の範囲の請求項1の記載は,本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものといわざるを得ない。
(エ)さらに,下記の理由によっても,本件特許の特許請求の範囲の請求項1の記載は,本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものといわざるを得ない。
本件の請求項1の記載(上記(1))より,本件発明1は,「第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の表層に所定間隔を有して並置された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極」とを備えた半導体装置に関するもので,「半導体層」及び「第1の半導体領域」の材料は特定されていないから,本件発明1は,「半導体層」及び「第1の半導体領域」が任意の材料で構成された「半導体装置」を包含すると認められる。
他方,上記(イ)のとおり,本件特許明細書の発明の詳細な説明には,「n型SiCドリフト層2」のドーピング濃度が,0.5?15×10^(15)/cm^(3)であり,「内部ｐ型SiC領域3」の幅Wｐ(μm)と「n型SiCドリフト層2」のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有することで,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がるとの記載があると認められるが,上記n型ドリフト層及び上記内部ｐ型領域をSiC以外の材料で構成した半導体装置においても,上記内部ｐ型領域の幅Wｐ(μm)と上記n型ドリフト層のドーピング濃度N(cm^(-3))とが,上記の関係を有することで,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がるとの記載があるとは認められない。
そして,半導体材料によって禁制帯幅等の特性が異なることは,当該技術分野では技術常識であり,当該技術常識に照らせば,本件発明1において,「半導体層」及び「第1の半導体領域」の材料によって,「半導体装置」のショットキ障壁ダイオード部及びｐinダイオード部それぞれの電流・電圧特性が異なることは明らかである。
してみれば,本件特許明細書の発明の詳細な説明における「n型SiCドリフト層2」及び「内部ｐ型SiC領域3」を備えた「半導体装置」に関する上記の記載から,「半導体層」及び「第1の半導体領域」が任意の材料で構成された「半導体装置」についてまで,「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有する」ことで,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がり,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
そうすると,「半導体層」及び「第1の半導体領域」が任意の材料で構成され,「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685 の関係を有する」との構成を備える,本件発明1は,本件特許明細書の発明の詳細な説明に記載されたものとは認められない。
(オ)以上から,本件特許の特許請求の範囲の請求項1は,特許法第36条第6項第1号に規定する要件(サポート要件)に適合するとはいえない。
そして,請求項1を引用する,本件特許の特許請求の範囲の請求項2ないし7も,同様の理由により,特許法第36条第6項第1号に規定する要件(サポート要件)に適合するとはいえない。

イ 本件発明8について
(ア)本件の請求項8の記載(上記(1))より,本件発明8は,「第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の少なくとも周辺部の表層に形成された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極」とを備えた半導体装置であって,「半導体層」のドーピング濃度が「0.5?15×10^(15)/cm^(3)」の範囲内の任意の値「N(cm^(-3))」であるときに,「第1の半導体領域」のうち,終端構造として「半導体層」の周辺部の表層に形成される「終端部半導体領域」の幅「Wｐｔ(μm)」が「Wｐｔ＞-72×ln(N)+2685」となる任意の値である半導体装置と認められるから,本件発明8は,「0.5?15×10^(15)/cm^(3)」の範囲内にある「半導体層」のドーピング濃度「N(cm^(-3))」と,当該ドーピング濃度「N(cm^(-3))」について「Wｐｔ＞-72×ln(N)+2685」となる「終端部半導体領域」の幅「Wｐｔ(μm)」との多数の組み合わせを包含すると認められる。
他方,上記ア(イ)のとおり,本件特許明細書の発明の詳細な説明の記載からは,n型SiCドリフト層2のドーピング濃度を2×10^(15)/cm^(3),素子領域幅Wｐを150μmとすることで,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるにとどまり,当該技術分野における技術常識を参酌しても,本件特許明細書の発明の詳細な説明の記載からは,「0.5?15×10^(15)/cm^(3)」の範囲内にある「SiCドリフト層」のドーピング濃度「N(cm^(-3))」と,当該ドーピング濃度「N(cm^(-3))」について「Wｐｔ＞-72×ln(N)+2685」となる「終端部SiC領域」の幅「Wｐｔ(μm)」との組み合わせについてまで,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
そうすると,「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有する」との構成を備える本件発明8は,本件特許明細書の発明の詳細な説明に記載されたものとは認められず,本件特許の特許請求の範囲の請求項8の記載は,本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものと認める。
(イ)さらに,下記の理由によっても,本件特許の特許請求の範囲の請求項8の記載は,本件特許明細書の発明の詳細な説明に記載された発明の範囲を超えるものといわざるを得ない。
本件の請求項8の記載(上記(1))より,本件発明8は,「第1導電型の半導体基板と,前記半導体基板上に前記半導体基板より低ドーピング濃度で形成された第1導電型の半導体層と,前記半導体層の少なくとも周辺部の表層に形成された第2導電型の第1の半導体領域と,前記半導体層および前記第1の半導体領域上に形成され,前記半導体層とはショットキ接触,前記第1の半導体領域とはオーミック接触する第1の電極と,前記半導体基板の裏面に形成された第2の電極」とを備えた半導体装置に関するもので,「半導体層」及び「第1の半導体領域」の材料は特定されていないから,本件発明1は,「半導体層」及び「第1の半導体領域」とが任意の材料で構成された「半導体装置」を包含すると認められる。
他方,上記(3)イ及びウより,本件特許明細書の発明の詳細な説明には,「n型SiCドリフト層2」のドーピング濃度が,0.5?15×10^(15)/cm^(3)であり,「終端部ｐ型SiC領域4」の素子領域幅Wｐｔと「n型SiCドリフト層2」のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有することで,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がるとの記載があると認められるが,上記n型ドリフト層及び上記終端部ｐ型領域をSiC以外の材料で構成した半導体装置においても,上記終端部ｐ型領域の幅Wｐ(μm)と上記n型ドリフト層のドーピング濃度N(cm^(-3))とが,上記の関係を有することで,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がるとの記載があるとは認められない。
そして,半導体材料によって禁制帯幅等の特性が異なることは,当該技術分野では技術常識であり,当該技術常識に照らせば,本件発明8において,「半導体層」及び「第1の半導体領域」の材料によって,「半導体装置」のショットキ障壁ダイオード部及びｐinダイオード部それぞれの電流・電圧特性が異なることは明らかである。
してみれば,本件特許明細書の発明の詳細な説明における「n型SiCドリフト層2」及び「終端部ｐ型SiC領域3」を備えた「半導体装置」に関する上記の記載から,「半導体層」及び「第1の半導体領域」が任意の材料で構成された「半導体装置」についてまで,「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有する」ことで,禁制帯幅相当以上の電圧の印加でｐinダイオード部での電流が立ち上がり,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
そうすると,「半導体層」及び「第1の半導体領域」が任意の材料で構成され,「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有する」との構成を備える,本件発明8は,本件特許明細書の発明の詳細な説明に記載されたものとは認められない。
(ウ)以上から,本件特許の特許請求の範囲の請求項8は,特許法第36条第6項第1号に規定する要件(サポート要件)に適合するとはいえない。

(5)むすび
したがって,本件特許の特許請求の範囲の請求項1ないし8の各請求項は,いずれも,特許法第36条第6項第1号に規定する要件に適合しない。

2 特許法第36条第4項第1号(委任省令要件)について
(1)委任省令要件についての検討
ア 上記1(3)アより,本件特許に係る発明は,一般的なJBSダイオードにおいて,ｐinダイオード部分に半導体材料の禁制帯幅に相当する電圧が印加されてもn型ドリフト層の電位が十分には上昇しないために,ｐinダイオード部の電流が立ち上がらず,大電流域での素子の動作電圧を下げることや,大電流を素子に流すことができないとの課題を解決し,広い電流密度範囲で,動作電圧の小さい半導体装置を得ることを目的とするものと認められるところ,本件特許明細書の発明の詳細な説明の記載からは,上記の半導体装置10において,n型SiCドリフト層2のドーピング濃度を2×10^(15)/cm^(3),素子領域幅Wｐを150μmとすることで,禁制帯幅相当の電圧の印加でｐinダイオード部での電流が立ち上がるようになり,その結果,上記課題を解決することができ,上記目的を達成できることが認識できるにとどまり,当該技術分野における技術常識を参酌しても,本件特許明細書の発明の詳細な説明の記載からは,「0.5?15×10^(15)/cm^(3)」の範囲内にある任意の「SiCドリフト層」のドーピング濃度「N(cm^(-3))」と,当該ドーピング濃度「N(cm^(-3))」について「Wｐ＞-72×ln(N)+2685」となる「第1のSiC領域」の幅「Wｐ(μm)」との組み合わせについてまで,本件特許に係る発明における課題の解決と目的の達成とが可能であることを認識できるとは認められない。
そうすると,本件特許明細書の発明の詳細な説明の記載からは,本件発明1における「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域の幅Wｐ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐ＞-72×ln(N)+2685の関係を有する」との構成について,技術上の意義があると理解できるとはいえない。
以上から,本件特許明細書の発明の詳細な説明には,本件特許の特許請求の範囲の請求項1に記載の発明について,当該発明の技術上の意義を理解するために必要な事項が記載されているとはいえないから,本件特許明細書の発明の詳細な説明は,特許法第36条第4項第1号に規定する要件(委任省令要件)に適合するとはいえない。

イ 上記アと同様の理由により,本件特許明細書の発明の詳細な説明には,請求項1を引用する,本件の特許請求の範囲の請求項2ないし7にそれぞれ記載の発明についても,当該各発明の技術上の意義を理解するために必要な事項が記載されているとはいえないから,本件特許明細書の発明の詳細な説明は,特許法第36条第4項第1号に規定する要件(委任省令要件)に適合するとはいえない。

ウ 上記アと同様の理由により,本件特許明細書の発明の詳細な説明の記載からは,本件発明8における「前記半導体層のドーピング濃度は,0.5?15×10^(15)/cm^(3)であり,前記第1の半導体領域のうち,終端構造として前記半導体層の周辺部の表層に形成される終端部半導体領域の幅Wｐｔ(μm)と前記半導体層のドーピング濃度N(cm^(-3))とが,Wｐｔ＞-72×ln(N)+2685の関係を有する」との構成について,技術上の意義があると理解できるとはいえない。
以上から,本件特許明細書の発明の詳細な説明には,本件特許の特許請求の範囲の請求項8に記載の発明について,当該発明の技術上の意義を理解するために必要な事項が記載されているとはいえないから,本件特許明細書の発明の詳細な説明は,特許法第36条第4項第1号に規定する要件(委任省令要件)に適合するとはいえない。

(2)むすび
したがって,本件特許明細書の発明の詳細な説明は,特許法第36条第4項第1号に規定する要件に適合しない。


第4 結言

特許権者が平成28年10月21日に提出した訂正請求書による訂正(本件特許の特許請求の範囲の請求項1ないし7からなる一群の請求項についての訂正,及び請求項8についての訂正)を認めない。
そして,本件特許の特許請求の範囲の請求項1ないし8は,いずれも,特許法第36条第6項第1号の規定に適合せず,また,本件特許明細書の発明の詳細な説明は,特許法第36条第4項第1号の規定に適合しない。
したがって,請求項1ないし8に係る特許は,特許法第113条第4号に該当し,取り消されるべきものである。

よって,結論のとおり決定する。
 
異議決定日 2017-02-17 
出願番号 特願2009-195323(P2009-195323)
審決分類 P 1 651・ 55- ZB (H01L)
P 1 651・ 537- ZB (H01L)
P 1 651・ 536- ZB (H01L)
最終処分 取消  
前審関与審査官 正山 旭  
特許庁審判長 飯田 清司
特許庁審判官 鈴木 匡明
河口 雅英
登録日 2015-03-20 
登録番号 特許第5713546号(P5713546)
権利者 三菱電機株式会社
発明の名称 半導体装置  
代理人 有田 貴弘  
代理人 吉竹 英俊  
代理人 出口 智也  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ