• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
管理番号 1330797
審判番号 不服2016-15178  
総通号数 213 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-09-29 
種別 拒絶査定不服の審決 
審判請求日 2016-10-07 
確定日 2017-08-17 
事件の表示 特願2014-130473「半導体装置」拒絶査定不服審判事件〔平成26年11月 6日出願公開、特開2014-209653、請求項の数(12)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成19年12月25日に出願した特願2007-332682号(以下「原出願」という。)の一部を平成26年6月25日に新たな特許出願としたものであって、その手続の経緯は以下のとおりである。

平成26年 7月 4日 審査請求
平成26年 7月14日 上申書・手続補正書
平成27年 9月28日 拒絶理由通知
平成27年12月 7日 意見書・手続補正書
平成28年 6月29日 拒絶査定
平成28年10月 7日 審判請求
平成29年 4月13日 拒絶理由通知(当審)
平成29年 6月16日 意見書・手続補正書

第2 本願発明
本願の請求項1ないし12に係る発明(以下、それぞれ「本願発明1」ないし「本願発明12」という。)は、平成29年6月16日付け手続補正書による補正後の特許請求の範囲の請求項1ないし12に記載される事項により特定される、次のとおりのものと認める。
「【請求項1】
表面、前記表面の反対側に位置する裏面、ならびに、前記表面および前記裏面を接続する側面を有する半導体チップと、
前記半導体チップの前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、一定幅を有し、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部と、
前記半導体チップの前記表面から掘り下がったパターン用トレンチに誘電体を埋設することにより形成され、前記分離部と異なる幅を有するパターンと、
前記半導体チップの前記表面から掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記分離部と同じ幅を有し、前記パターンを取り囲む環状をなす環状パターンとを含み、
前記パターンは、角部を有しており、
前記環状パターンに含まれる曲部の曲率半径は、11μm以上である、半導体装置。
【請求項2】
表面、前記表面の反対側に位置する裏面、ならびに、前記表面および前記裏面を接続する側面を有する半導体チップと、
前記半導体チップの前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部と、
前記半導体チップの前記表面から掘り下がったパターン用トレンチに誘電体を埋設することにより形成されたパターンと、
前記半導体チップの前記表面から掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記パターンを取り囲む環状をなす環状パターンとを含み、
前記パターンは、角部を有しており、
前記環状パターンは、角部を有していない、半導体装置。
【請求項3】
前記半導体チップの前記側面は、切断面からなる、請求項1または2に記載の半導体装置。
【請求項4】
前記半導体チップは、前記表面の法線方向から見た平面視において四角形状に形成されている、請求項1?3のいずれか一項に記載の半導体装置。
【請求項5】
前記パターンは、前記平面視において前記半導体チップの前記表面の隅部に形成されている、請求項4に記載の半導体装置。
【請求項6】
前記角部を有する前記パターンは、番号表示パターンを含む、請求項1?5のいずれか一項に記載の半導体装置。
【請求項7】
前記分離部、前記パターンおよび前記環状パターンは、ディープトレンチアイソレーション構造を有している、請求項1?6のいずれか一項に記載の半導体装置。
【請求項8】
複数の前記パターンを、一つの前記環状パターンで取り囲んでいる、請求項1?7のいずれか一項に記載の半導体装置。
【請求項9】
半導体チップに対応するチップ領域、および、前記チップ領域を区画するダイシング領域が設定された表面を有する半導体層と、
前記チップ領域において、前記半導体層の前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部と、
前記チップ領域において、前記半導体層の前記表面から掘り下がったチップ側パターン用トレンチに誘電体を埋設することにより形成されたチップ側パターンと、
前記チップ領域において、前記半導体層の前記表面から掘り下がったチップ側環状パターン用トレンチに誘電体を埋設することにより形成され、前記チップ側パターンを取り囲む環状をなすチップ側環状パターンとを含み、
前記チップ側パターンは、角部を有しており、
前記チップ側環状パターンは、角部を有していない、半導体装置。
【請求項10】
前記チップ側パターンは、番号表示パターンを含む、請求項9に記載の半導体装置。
【請求項11】
前記ダイシング領域において、前記半導体層の前記表面から掘り下がったダイシング側パターン用トレンチに誘電体を埋設することにより形成されたダイシング側パターンと、
前記ダイシング領域において、前記半導体層の前記表面から掘り下がったダイシング側環状パターン用トレンチに誘電体を埋設することにより形成され、前記ダイシング側パターンを取り囲む環状をなすダイシング側環状パターンとをさらに含み、
前記ダイシング側パターンは、角部を有しており、
前記ダイシング側環状パターンは、角部を有していない、請求項9または10に記載の半導体装置。
【請求項12】
前記ダイシング側パターンは、アライメントパターンを含む、請求項11に記載の半導体装置。」

第3 原査定の理由について
1 原査定の理由の概要
原査定の理由の概要は、次のとおりである。
「この出願については、平成27年 9月28日付け拒絶理由通知書に記載した理由1.2によって、拒絶をすべきものです。
なお、意見書並びに手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。

備考
出願人は、平成27年12月7日付けの手続補正書において特許請求の範囲を
『【請求項1】
半導体層と、
前記半導体層の表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、一定幅を有し、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部と、
前記半導体層の表面から掘り下がったパターン用トレンチに誘電体を埋設することにより形成され、前記分離部と異なる幅を有するパターンと、
前記半導体層の表面から掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記分離部と同じ幅を有し、前記パターンを取り囲む環状をなす環状パターンとを含み、
前記パターンは、角部を有しており、
前記環状パターンに含まれる曲部の曲率半径は、11μm以上である、半導体装置。
【請求項2】
前記角部を有する前記パターンは、アライメントパターンを含む、請求項1に記載の半導体装置。
【請求項3】
前記角部を有する前記パターンは、番号表示パターンを含む、請求項1または2に記載の半導体装置。
【請求項4】
前記分離部、前記パターンおよび前記環状パターンは、ディープトレンチアイソレーション構造を有している、請求項1?3のいずれか一項に記載の半導体装置。
【請求項5】
複数の前記パターンを、一つの前記環状パターンで取り囲んでいる、請求項1?4のいずれか一項に記載の半導体装置。』
と補正し
同日付けの意見書において
『『前記環状パターンに含まれる曲部の曲率半径は、11μm以上である』という発明特定事項を具備していますので、出願の分割の実体的要件を満たしているものと思料致します。そうすると、本願は、第1引用例として挙げられた原出願(特開2009-158588号公報)の時にしたものと見なされますので、原出願に係る発明とは相異なる発明特定事項を具備する発明についての本願は、当該原出願によっては拒絶されません。』
旨主張しているが、出願当初の明細書の段落[0007]-[0009]には
『【0007】
前記の目的を達成するための請求項1記載の発明は、半導体層と、前記半導体層の表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、一定幅を有し、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部と、前記半導体層の表面から前記素子分離用トレンチと同じ深さに掘り下がったパターン用トレンチに誘電体を埋設することにより形成され、前記分離部と異なる幅を有するパターンと、前記半導体層の表面から前記素子分離用トレンチと同じ深さに掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記分離部と同じ幅を有し、前記パターンを取り囲む環状をなす環状パターンとを含み、前記環状パターンに含まれる曲部の曲率半径は、11μm以上である、半導体装置である。
【0008】
この構成によれば、環状パターン用トレンチに誘電体が埋設されることにより環状パターンが形成される。この環状パターンは、分離部と同じ幅を有している。すなわち、環状パターンの幅は、環状パターン用トレンチの周囲に過剰な応力を生じさせないような大きさに設定されている。また、環状パターンが無端状であり、しかも環状パターンに含まれる曲部の曲率半径が11μm以上にされているので、環状パターン用トレンチには、角部が存在しない。そのため、熱酸化処理などの熱処理が施されても、環状パターン用トレンチの周囲に過剰な応力が生じるのを防止することができる。その結果、環状パターン用トレンチの周囲に結晶欠陥が生じることを防止することができる。
【0009】
そして、環状パターンは、パターンの周囲を取り囲むように形成されている。
したがって、パターン用トレンチの周囲に結晶欠陥が生じても、その結晶欠陥を、環状パターン内に止めることができる。
これにより、パターン用トレンチの周囲に結晶欠陥が生じても、その結晶欠陥が広範囲に広がるのを防止することができる。』
としか記載されておらず、
深さの異なるトレンチを対象として含む発明は、先願明細書には記載されていない。

しかして、依然として補正された特許請求の範囲は原出願の出願当初の明細書、特許請求の範囲又は図面に記載された事項の範囲内であることは認められないので、本願出願は、分割出願の実体的要件を満たしているものとは認められない。
よって、本願出願の出願日は、平成26年6月25日である。

しかして、引用文献1に基づく平成27年9月28日付けの拒絶理由は、依然として解消されておらず、本願出願は、平成27年 9月28日付け拒絶理由通知書に記載した理由1.2によって、拒絶をすべきものとする。」

また、平成27年9月28日付け拒絶理由通知の概要は、次のとおりである。
「1.(新規性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。

2.(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
記 (引用文献等については引用文献等一覧参照)

●理由1、2について

・請求項 1-7
・引用文献等 1
・備考
請求項1-7に記載された発明は、原出願の明細書に記載された発明ではない。
出願人は上申書において、
『・・・原出願の分割直前の明細書の『【0005】・・・パターン用トレンチは、各パターンの目的に応じた所望の形状に形成されているために、角部を有していることが多い。パターン用トレンチの角部では、とくに応力集中が生じ易く、熱酸化処理によって、この角部から結晶欠陥が生じる可能性が高い。』、『【0006】このような結晶欠陥が素子形成領域にまで広がると、素子形成領域に形成されている半導体素子の性能に悪影響を与える。そこで、本発明の目的は、パターン用トレンチの周囲に結晶欠陥が生じても、その結晶欠陥が広範囲に広がるのを防止することができる半導体装置を提供することである。』
および『【0009】そして、環状パターンは、パターンの周囲を取り囲むように形成されている。したがって、パターン用トレンチの周囲に結晶欠陥が生じても、その結晶欠陥を、環状パターン内に止めることができる。これにより、パターン用トレンチの周囲に結晶欠陥が生じても、その結晶欠陥が広範囲に広がるのを防止することができる。』から明らかなように、原出願の分割直前の明細書は、(ア)環状パターンに曲部が含まれることおよびその曲率半径の大きさ、ならびに(イ)パターン用トレンチおよび環状パターン用トレンチの深さが分離用トレンチと同じであるという構成がなくても、角部を有するパターンから生じる結晶欠陥をその周囲の環状パターンで抑制するという効果を実現できる本願請求項1の構成を開示するものであります。したがって、本願請求項1の内容は、原出願の分割直前の明細書等に記載された事項の範囲内であります。
請求項2および3は、いずれも原出願の分割直前の請求項1の事項に基づくものです。
請求項4?7は、それぞれ、原出願の分割直前の請求項3?6の事項を繰り下げて記載したものです。・・・』
旨の主張を述べているが、
分割の実体的要件(審査基準 第V部 第1 章 第1 節 出願の分割の要件)は、

(2) 出願の分割が、特許査定の謄本の送達後30日以内、又は拒絶査定の謄本の送達後3月以内であって補正をすることができる時又は期間(審判請求と同時、あるいは拒絶理由通知において第50条の規定により指定された期間)を除く期間内になされた場合(第44 条第1 項第2 号、第3 号)
(i) 原出願の分割直前の明細書、特許請求の範囲又は図面に記載された発明の全部を分割出願に係る発明としたものでないこと
(ii) 分割出願の明細書、特許請求の範囲又は図面に記載された事項が、原出願の出願当初の明細書、特許請求の範囲又は図面に記載された事項の範囲内であること
(iii) 分割出願の明細書、特許請求の範囲又は図面に記載された事項が、原出願の分割直前の明細書、特許請求の範囲又は図面に記載された事項の範囲内であること

であり、本願請求項1-7の発明が、原出願の出願当初の明細書、特許請求の範囲又は図面に記載された事項の範囲内であることもその要件とされるところのものである。

してみるに、原出願の出願当初の明細書の段落【0009】の記載は段落【0007】の記載(原出願の出願当初の特許請求の範囲と同様の構成)を前提とした、(【0008】の『・・・この構成によれば』に続く)記載であり、環状パターンであることのみによって、課題が解決されていいることを示しているものではない。

よって、本願出願は、分割出願の実体的要件を満たしているものとは認められないので、分割出願が原出願の時にしたものとみなされず、本願出願の出願日は、平成26年6月25日とする。

よって、本願発明は、第1引用例に記載された発明と同一の構成を含むものである。

……(中略)……

<引用文献等一覧>
1.特開2009-158588号公報」

2 原査定の理由についての当審の判断
(1)本願の出願日について
本願が、特許法第44条第1項の規定に適合した適法な分割出願であるかについて、検討する。
原出願の願書に最初に添付した明細書(以下「原出願当初明細書」という。)の段落【0006】及び【0009】の記載より、原出願当初明細書には、パターン用トレンチの周囲に生じた結晶欠陥が広範囲に広がるのを防止するという課題を解決するために、パターン用トレンチの周囲を取り囲むように環状パターンを形成することが記載されているものと認められる。
そして、本願発明1ないし8は「パターンを取り囲む環状をなす環状パターン」を含み、本願発明9ないし12は「チップ側パターンを取り囲む環状をなすチップ側環状パターン」を含むから、本願発明1ないし12は、原出願当初明細書に記載された課題を解決するために必要な発明特定事項を含むものであると認められる。
また、本願の明細書、特許請求の範囲及び図面のその他の記載についても、原出願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものと認められる。
したがって、本願は、特許法第44条第1項の規定に適合した適法な分割出願であるから、同条第2項の規定により、原出願のとき(平成19年12月25日)にしたものとみなされる。

(2)原査定の理由において引用された文献について
原査定の理由において引用された特開2009-158588号公報(以下「引用文献1」という。)は、平成21年7月16日に公開されたものと認められる。
したがって、引用文献1は、本願の出願よりも後に公開されたものと認められるから、引用文献1に記載された発明は、特許法第29条第1項各号に掲げる発明には該当しない。

(3)原査定の理由1及び2について
上記(2)のとおり、引用文献1に記載された発明は、特許法第29条第1項各号に掲げる発明には該当しない。
したがって、本願の請求項1ないし7に係る発明は引用文献1に記載された発明であるから特許法第29条第1項第3号に該当し特許を受けることができないとした原査定の理由1、及び、本願の請求項1ないし7に係る発明は引用文献1に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができないとした原査定の理由2によっては、本願を拒絶することはできない。

3 原査定の理由についてのまとめ
上記2(3)のとおり、原査定の理由1及び2によっては、本願を拒絶することはできない。
したがって、原査定の理由によっては、本願を拒絶することはできない。

第4 当審拒絶理由について
1 当審拒絶理由の概要
平成29年4月13日付けで当審より通知した拒絶理由(以下「当審拒絶理由」という。)の概要は、次のとおりである。
「1.(進歩性)この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった下記の発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

1.理由1(進歩性)について
(1)分割の適法性について
この出願は、特許法第44条第1項の規定に適合した適法な分割出願であるから、同条第2項の規定により、もとの特許出願のとき(平成19年12月25日)にしたものとみなされる。

(2)請求項1について
ア 引用文献の記載事項及び引用発明
(ア)引用文献1の記載事項及び引用発明
a 本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2007-123339号公報(以下『引用文献1』という。)には、図面とともに、次の事項が記載されている。
『【0018】
1.半導体装置
まず、本実施の形態にかかる半導体装置について図1を参照しつつ説明する。図1は、本実施の形態にかかる半導体装置を模式的に示す断面図である。
【0019】
本実施の形態にかかる半導体装置は、図1に示すように、半導体層10を有する。半導体層10は、チップ領域10Cとスクライブ領域10Sとを有する。チップ領域10Cは、ICチップを構成する各種半導体デバイスが形成される領域である。スクライブ領域10Sは、一つの半導体チップの周囲に設けられ、半導体チップをダイシングする際のダイシングエリアを含む。また、チップ領域10Cおよびスクライブ領域10Sは、それぞれ、素子分離絶縁層22により囲まれている。
【0020】
チップ領域10Cには、図1に示すように、トランジスタ100が形成されている。トランジスタ100は、高駆動電圧動作用のトランジスタである。トランジスタ100は、ゲート絶縁層110と、ゲート電極112と、サイドウォール絶縁層114と、高濃度不純物層であるソース領域116およびドレイン領域116(以下、ソース領域およびドレイン領域を『ソース領域/ドレイン領域』という。)と、オフセット絶縁層24と、低濃度不純物層118と、ウェル20と、を含む。
・・・
【0025】
次に、スクライブ領域10Sについて説明する。スクライブ領域10Sには、認識マーク200が形成されている。認識マーク200は、たとえば、トランジスタ100などの形成工程で、半導体層10とマスク層の位置あわせを行うために用いられる。認識マーク200は、露光装置ベンダーによる推奨マークや、アライメント方式によって種々の平面パターン(十字パターン、L字パターン、ラインパターンなど)を有することができる。
【0026】
本実施の形態にかかる半導体装置が有する認識マーク200は、半導体層10に設けられた凹部210と、凹部210の内面に沿って形成された絶縁層214(『第1絶縁層』に相当する。)と、凹部210を埋め込む絶縁層216(『第2絶縁層』に相当する。)と、を含む。なお、本実施の形態では、絶縁層214と凹部210の内面との間に、絶縁層212が設けられている(後述の製造方法の説明を参照)。絶縁層214としては窒化膜、たとえば窒化シリコン膜を形成することができ、絶縁層216としては酸化膜、たとえば酸化シリコン膜を形成することができる。絶縁層214および絶縁層216は、それぞれ光の屈折率の異なる材質の絶縁層を用いることが好ましい。たとえば、酸化シリコン膜と窒化シリコン膜とでは、窒化シリコン膜は、酸化シリコン膜と比して屈折率が異なっている為、光学的に色が異なる。通常、装置のアライメントは光学的方法(色の違いや、コントラストの違い)にて行われることが多く、本実施の形態にかかる半導体装置では、凹部210の内面に窒化シリコン膜(絶縁層214)が設けられているため、凹部210内が絶縁材質によって埋め込まれている場合でも、凹部を検知しやすくすることができる。その結果、複数の工程を経た後でも認識性の高い認識マーク200を有する半導体装置を提供することができる。
・・・
【0031】
2.半導体装置の製造方法
次に、図3ないし図9を参照しつつ、本実施の形態にかかる半導体装置の製造方法について説明する。図3ないし図9は、本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図である。
【0032】
(1)まず、図3に示すように、チップ領域10Cとスクライブ領域10Sとを有する半導体層10を準備する。半導体層10としては、単結晶シリコン基板などの公知の材質を用いることができる。ついで、スクライブ領域10Sに、後の工程で形成されるウェルを形成するための第1認識マークとなる凹部210を形成する。凹部210の形成では、半導体層10の上に、凹部210が形成される領域に開口を有するマスク層(図示せず)を形成する。ついで、マスク層を用いて半導体層10をエッチングすることにより、凹部210を形成することができる。
【0033】
(2)次に、図4に示すように、凹部(第1認識マーク)210を用いて、チップ領域10Cにウェル20を形成する。まず、所定の領域に開口を有するマスク層(図示せず)を形成した後、所定の導電型の不純物を半導体層10に導入する。このマスク層を形成する工程で、たとえば、半導体層10とレチクルとの位置合わせのために凹部210が用いられることとなる。ついで、不純物を拡散するための熱処理を施すことで、ウェル20が形成される。この熱処理は、たとえば、900℃以上の温度で行われることができる。
【0034】
(3)次に、半導体層10に、素子分離絶縁層22およびオフセット絶縁層24(図1参照)を形成する。素子分離絶縁層22およびオフセット絶縁層24の形成の一例として、STI法により形成した場合を以下に説明する。まず、図5に示すように、半導体層10の全面に酸化膜12および窒化膜14を形成する。半導体層10がシリコン基板の場合には、酸化膜12として酸化シリコン膜を、窒化膜14として窒化シリコン膜を形成することができる。
【0035】
ついで、図5に示すように、素子分離絶縁層22およびオフセット絶縁層24を形成する領域に開口40を有するマスク層M1を形成する。このとき、開口40は、凹部210が形成されている領域の上方および凹部210の端から所定の距離Xを有する範囲の領域の上方には開口を有していない。ここで、凹部210の端からの距離Xとは、アライメントエラーを起こす可能性のある範囲には、他の溝(段差)を発生させないために確保する必要のある距離である。距離Xは、アライメント装置の精度などにより異なるものである。また、本実施の形態に示す断面では、認識マークである凹部210の端から、所定の距離X以上に離れた位置に素子分離絶縁層22のためのトレンチ16を形成する場合を図示している。
【0036】
(4)次に、マスク層M1(図5参照)を用いて酸化膜12、窒化膜14および半導体層10をエッチングする。この工程により、図6に示すようにトレンチ16が形成される。一方、凹部210の上方は、マスク層M1に覆われているため、凹部210の内面は、酸化膜12および窒化膜14に覆われたままである。この窒化膜14は、後の工程で、凹部210の内面を覆う絶縁層214になる。
【0037】
(5)次に、トレンチ16および凹部210を埋め込むように、半導体層10の上方に絶縁層(図示せず)を形成する。ついで、図7に示すように、その後、絶縁層を窒化膜14が露出するまで、たとえば、CMP法によりエッチングする。これにより、絶縁層22a、24a、206a216aが形成される。このとき、絶縁層としては、複数の絶縁層が積層された膜であってもよい。たとえば、絶縁層として窒化シリコン膜と酸化シリコン膜の積層膜(反射率の異なる材質の積層膜)を用いる場合、凹部210の内面に窒化シリコン膜が形成されることとなり、第2認識マーク200の認識性を向上することができる。
【0038】
(6)次に、図8に示すように、ストッパの役割を果たしていた窒化膜14を選択的に除去する。窒化膜14の除去は、たとえば、熱リン酸を用いたウェットエッチングにより行うことができる。ついで、必要に応じて窒化膜14の膜厚の分だけ突出することとなる絶縁層を公知のエッチング方法により除去し、半導体層10の面内の高さを均一にすることができる。以上の工程により、図8に示すように、素子分離絶縁層22およびオフセット絶縁層24と、凹部210に埋め込まれた絶縁層214と絶縁層216とが形成される。つまり、この工程により、凹部210と、その中に埋め込まれた絶縁層214とからなる第2認識マーク200が形成される。
【0039】
(7)次に、チップ領域10Cにトランジスタ100(図1参照)の形成を行う。このトランジスタ100の形成では、少なくとも一のマスク層を形成する工程で第2認識マーク200を用いることができる。このように、先の工程で用いられた第1認識マーク(凹部210)を、後の工程でも適用することができる。そのため、本実施の形態にかかる半導体装置の製造方法によれば、特に認識マークを形成する工程を増やす必要がない。その結果、工程数を削減でき、製造コストの削減をも図ることができる。以下に、トランジスタ100の形成方法の一例を説明する。
・・・
【0046】
また、本実施の形態にかかる半導体装置の製造方法では、STI法により素子分離絶縁層22を形成した場合を説明したが、これに限定されることなく。LOCOS法またはセミリセスLOCOS法により形成してもよい。
【符号の説明】
【0049】
10C…チップ領域、 10S…スクライブ領域、 10…半導体層、 12…酸化膜、 14…窒化膜、 16…トレンチ、 20…ウェル、 22…素子分離絶縁層、 24…オフセット絶縁層、 40…開口、 100…トランジスタ、 110…ゲート絶縁層、 112…ゲート電極、 114…サイドウォール絶縁層、 116…ソース領域/ドレイン領域、 118…低濃度不純物層、 200…認識マーク(第2認識マーク)、 210…凹部(第1認識マーク)、 212、214、216…絶縁層、 215…露出面、 217…上面』
b 上記aの引用文献1の記載(段落【0019】)より、引用文献1には、『チップ領域10C』と『スクライブ領域10S』が、それぞれ『素子分離絶縁層22』で囲まれることが記載されているといえる。(以下では、『チップ領域10C』を囲む『素子分離絶縁層22』を『素子分離絶縁層22A』といい、『スクライブ領域10S』を囲む『素子分離絶縁層22』を『素子分離絶縁層22B』という。)
c 上記aの引用文献1の記載(段落【0025】)及び引用文献1の図1の記載より、引用文献1には、『スクライブ領域10S』に『認識マーク200』が形成されることが記載されているといえる。そして、上記bのとおり、引用文献1には、『スクライブ領域10S』が『素子分離絶縁層22B』で囲まれることが記載されているといえる。そうすると、引用文献1には、『認識マーク200』が『素子分離絶縁層22B』で囲まれることが記載されているといえる。
d 上記aの引用文献1の記載(段落【0034】ないし【0038】)及び引用文献1の図5ないし図8の記載より、引用文献1には、半導体層10の表面から掘り下がった『トレンチ16』に絶縁層を埋設することにより、『素子分離絶縁層22A』及び『素子分離絶縁層22B』を形成することが記載されているといえる。(以下では、『素子分離絶縁層22A』を形成するための『トレンチ16』を『トレンチ16A』といい、『素子分離絶縁層22B』を形成するための『トレンチ16』を『トレンチ16B』という。)
e 上記aの引用文献1の記載(段落【0034】ないし【0038】及び【0049】)及び引用文献1の図5ないし図8の記載より、引用文献1には、半導体層10の表面から掘り下がった『凹部210』に絶縁層を埋設することにより『認識マーク(第2認識マーク)200』を形成することが記載されているといえる。
f 上記aの引用文献1の記載、上記bないしe、及び当該技術分野における技術常識より、引用文献1には下記の発明(以下『引用発明』という。)が記載されていると認められる。
『半導体層10と、
前記半導体層10の表面から掘り下がったトレンチ16Aに絶縁層を埋設することにより形成され、トランジスタ100が形成されるチップ領域10Cを囲む素子分離絶縁層22Aと、
前記半導体層10の表面から掘り下がった凹部210に絶縁層を埋設することにより形成される認識マーク200と、
前記半導体層10の表面から掘り下がったトレンチ16Bに絶縁層を埋設することにより形成され、前記認識マーク200を囲む素子分離絶縁層22Bと
を含む半導体装置。』
(イ)引用文献2の記載事項
a 本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2007-88312号公報(以下『引用文献2』という。)には、図面とともに、次の事項が記載されている。
『【0032】
図12に本実施例の半導体装置を示す。図12(a)は本実施例の半導体装置の断面の説明図であり、図12(b)は実施例の半導体装置の平面の説明図である。本実施例の半導体装置は、実施例1で作製した誘電体分離基板上に形成した。図12(b)に示す様に、本実施例の半導体装置では、4辺形のトレンチパターンで直線部分から続くコーナー部17の平面形状が、図1(b)とは異なり、全て直角でなく円弧状になっている。コーナー部17が直角に交差する場合、トレンチ10内部が酸化された際に、コーナー部17に応カがかかり、結晶欠陥等の原因となることもあるが、円弧状とすることにより応力緩和の効果が得られ信頼性がより高い半導体装置を製造することができる。トレンチパターンのコーナー部17の半径は、図12(b)に示す第2の多結晶シリコン51の幅の2倍以上あれば良く、好ましくは2倍から20倍あればよい。コーナー部の半径が2倍未満では応力の緩和が不十分になり、20倍以上では概略矩形の単結晶島8の基板平面の形状が保持できず、基板面に形成する単結晶島8の密度を上げにくくなる。』
b 上記aの引用文献2の記載及び当該技術分野における技術常識より、引用文献2には下記の事項(以下『引用文献2記載事項』という。)が記載されていると認められる。
『結晶欠陥を防ぎ信頼性が高い半導体装置を製造するために、トレンチのコーナー部を直角ではなく円弧状とし、トレンチのコーナー部にかかる応力を緩和すること。』
イ 本願発明1と引用発明との対比
(ア)本願の請求項1に係る発明(以下『本願発明1』という。)と引用発明とを対比する。
a 引用発明における『半導体層10』は、本願発明1における『半導体層』に相当するといえる。
そうすると、本願発明1と引用発明とは、『半導体層』を含む点において共通するといえる。
b 引用発明における『トレンチ16A』は、本願発明1における『素子分離用トレンチ』に相当するといえる。
また、引用発明における『絶縁層』は『誘電体』であるといえ、引用発明における『トランジスタ100』は『半導体素子』であるといえ、引用発明における『チップ領域10C』は『半導体素子が形成される素子形成領域』であるといえる。
さらに、引用発明における『素子分離絶縁層22A』が『素子形成領域をその周囲から絶縁分離するため』のものであることは明らかであるといえ、下記相違点1を除き、本願発明1の『分離部』に相当するといえる。
そして、引用発明における『素子分離絶縁層22A』は、『チップ領域10Cを囲む』のであるから、環状をなすことは明らかであるといえる。
そうすると、本願発明1と引用発明とは、『前記半導体層の表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部』を含む点において共通し、下記相違点1において相違するといえる。
c 引用発明における『凹部210』は、本願発明1における『パターン用トレンチ』に相当するといえる。
また、引用発明における『絶縁層』は『誘電体』であるといえ、引用発明における『認識マーク200』は『パターン』であるといえる。
そうすると、本願発明1と引用発明とは、『前記半導体層の表面から掘り下がったパターン用トレンチに誘電体を埋設することにより形成されるパターン』を含む点において共通し、下記相違点2において相違するといえる。
d 引用発明における『トレンチ16B』は、本願発明1における『環状パターン用トレンチ』に相当するといえる。
また、引用発明における『絶縁層』は『誘電体』であるといえ、引用発明における『認識マーク200』は『パターン』であるといえる。
さらに、引用発明における『素子分離絶縁層22B』は、『認識マーク200を囲む』のであるから、環状をなすことは明らかであるといえる。
そうすると、本願発明1と引用発明とは、『前記半導体層の表面から掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記パターンを取り囲む環状をなす環状パターン』を含む点において共通し、下記相違点3において相違するといえる。
e 本願発明1と引用発明とは、『半導体装置』である点において共通するといえる。
f 以上から、本願発明1と引用発明とは、下記(a)の点で一致し、下記(b)の点で相違すると認める。
(a)一致点
『半導体層と、
前記半導体層の表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部と、
前記半導体層の表面から掘り下がったパターン用トレンチに誘電体を埋設することにより形成されるパターンと、
前記半導体層の表面から掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記パターンを取り囲む環状をなす環状パターンとを含む、
半導体装置。』
(b)相違点
・相違点1 本願発明1では『分離部』が一定幅を有するのに対し、引用発明は『素子分離絶縁層22A』が一定幅を有するとは特定しない点。
・相違点2 本願発明1では『パターン』が『分離部』と異なる幅を有し、角部を有するのに対し、引用発明は『認識マーク200』が『素子分離絶縁層22A』と異なる幅を有し、角部を有するとは特定しない点。
・相違点3 本願発明1では『環状パターン』が『分離部』と同じ幅を有し、『環状パターン』に含まれる曲部の曲率半径が11μm以上であるのに対し、引用発明は『素子分離絶縁層22B』が『素子分離絶縁層22A』と同じ幅を有し、『素子分離絶縁層22B』に含まれる曲部の曲率半径が11μm以上であるとは特定しない点。
ウ 相違点についての検討
(ア)相違点1について
STI等の素子分離のための分離部を強度や絶縁性能を考慮した設計値である一定幅で形成することは当然であるから、引用発明における『素子分離絶縁層22A』を一定幅で形成することによって相違点1に係る構成とすることは、当業者であれば適宜なし得たことである。
(イ)相違点2について
引用発明における『認識マーク200』と『素子分離絶縁層22A』とは機能が異なるものであるから、それぞれの機能に適した異なる幅のものとすること(例えば、『認識マーク200』の認識性を高めるために『素子分離絶縁層22A』よりも幅の広いものとすること)は、当業者であれば適宜なし得たことである。
また、上記ア(ア)aのとおり、引用文献1の段落【0025】には、認識マーク200を十字パターン、L字パターン、ラインパターンなどとすることが記載されており、これらのパターンが角部を有することは明らかであるといえるし、仮に明らかであるとはいえないとしても、認識マーク200を角部を有するものとすることは、当業者であれば適宜なし得たことである。
したがって、引用発明における『認識マーク200』を、『素子分離絶縁層22A』と異なる幅を有し、かつ、角部を有するものとすることによって、相違点2に係る構成とすることは、当業者であれば適宜なし得たことである。
(ウ)相違点3について
引用発明における『素子分離絶縁層22A』と『素子分離絶縁層22B』とは、いずれも素子分離のために設けられるものであり、機能において共通するものであるから、両者を素子分離機能に適した同一の幅のものとすることは、当業者であれば適宜なし得たことである。
また、半導体装置の結晶欠陥を抑止し信頼性を高めることは当該技術分野における一般的な技術課題であるところ、引用発明において、半導体装置の結晶欠陥を抑止し信頼性を高めるために、『素子分離絶縁層22B』(トレンチ16B)の一部に応力が集中することを避けるべきであることは、当業者には明らかな事項である。そうすると、引用発明において、『素子分離絶縁層22B』(トレンチ16B)の一部に応力が集中することを避けるために、引用文献2記載事項を適用し、『素子分離絶縁層22B』(トレンチ16B)のコーナー部を直角ではなく円弧状とすることによって、コーナー部にかかる応力を緩和することは、当業者であれば容易に想到し得たことであるといえる。
また、引用発明に対して引用文献2記載事項を適用する際に、コーナー部の曲率半径を11μmよりもわずかに小さくした場合と、11μm以上とした場合との間に、作用効果における格別の差異があるとは認められず、曲率半径を11μm以上とした本願発明1の数値限定に臨界的意義があるものとは認められない。したがって、引用発明に対して引用文献2記載事項を適用する際に、コーナー部の曲率半径を11μm以上とすることは、当業者であれば適宜なし得たことであるといえる。
以上より、引用発明において、『素子分離絶縁層22B』が『素子分離絶縁層22A』と同じ幅を有するものとし、かつ、引用発明に対して引用文献2記載事項を適用して『素子分離絶縁層22B』のコーナー部を円弧状とし、その曲率半径を11μm以上とすることによって相違点3に係る構成とすることは、当業者であれば容易になし得たことである。
エ 本願発明1の作用効果について
相違点1ないし3を総合的に勘案しても、本願発明1の奏する作用効果は、引用発明及び引用文献2記載事項の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
オ 本願発明1についてのまとめ
以上のとおり、本願の請求項1に係る発明(本願発明1)は、引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

(3)請求項2について
上記(2)ア(ア)aの引用文献1の記載(段落【0025】)より、引用発明における『認識マーク200』は『アライメントパターン』であるといえる。
その他の点に付いては、上記(2)と同様である。
以上のとおり、本願の請求項2に係る発明は、引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

(4)請求項3について
上記(2)ア(ア)aのとおり、引用文献1の段落【0025】には、引用発明における『認識マーク200』を、露光装置ベンダーによる推奨マークや、十字パターン、L字パターン、ラインパターンなどとすることが記載されており、番号を含むものとすることも、当業者であれば適宜なし得たことである。
その他の点については、上記(2)及び(3)と同様である。
以上のとおり、本願の請求項3に係る発明は、引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

(5)請求項4について
引用発明における『トレンチ16A』、『トレンチ16B』及び『凹部210』の形成に際し、周知のディープトレンチアイソレーション法を採用し、『素子分離絶縁層22A』、『認識マーク200』及び『素子分離絶縁層22B』をディープトレンチ構造を有するものとすることは、当業者であれば適宜なし得たことである。
その他の点については、上記(2)ないし(4)と同様である。
以上のとおり、本願の請求項4に係る発明は、引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

(6)請求項5について
位置合わせのためのアライメントマークを複数形成することは引例を挙げるまでもなく周知であるから、引用発明において『認識マーク200』を複数形成し、それらを囲むように『素子分離絶縁層22B』を形成することは、当業者であれば適宜なし得たことである。
その他の点については、上記(2)ないし(5)と同様である。
以上のとおり、本願の請求項5に係る発明は、引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。

引 用 文 献 等 一 覧

1.特開2007-123339号公報
2.特開2007-88312号公報」

2 当審引用文献の記載事項及び当審引用発明
(1)当審引用文献1の記載事項及び当審引用発明
ア 当審引用文献1の記載事項
当審拒絶理由に引用され、本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2007-123339号公報(以下「当審引用文献1」という。)には、図面とともに、次の事項が記載されている。
「【0001】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
素子分離領域を有する半導体装置、特に高耐圧トランジスタの製造方法では、たとえば、特許文献1のように、半導体基板に素子分離領域を形成した後、素子分離領域以外の素子形成領域に不純物を導入し、高温で長時間の熱処理することにより不純物を半導体基板内の所望の領域に均一に拡散してウェルを形成している。
【特許文献1】特開2004-260073号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、上記の製造方法では、素子分離領域を形成した半導体基板にウェルを形成する際の熱処理により、素子分離領域にも熱が加わってしまう。その結果、例えば、半導体基板と素子分離領域を形成する材質の熱膨張係数が異なる為、そのストレスにより、結晶欠陥が形成され、この欠陥に起因する電流のリークが発生するという問題が生じるおそれがある。
【0004】
本発明の目的は、素子分離領域から発生する結晶欠陥等の発生を低減するための半導体装置の製造方法および半導体装置を提供することにある。
・・・
【0018】
1.半導体装置
まず、本実施の形態にかかる半導体装置について図1を参照しつつ説明する。図1は、本実施の形態にかかる半導体装置を模式的に示す断面図である。
【0019】
本実施の形態にかかる半導体装置は、図1に示すように、半導体層10を有する。半導体層10は、チップ領域10Cとスクライブ領域10Sとを有する。チップ領域10Cは、ICチップを構成する各種半導体デバイスが形成される領域である。スクライブ領域10Sは、一つの半導体チップの周囲に設けられ、半導体チップをダイシングする際のダイシングエリアを含む。また、チップ領域10Cおよびスクライブ領域10Sは、それぞれ、素子分離絶縁層22により囲まれている。
【0020】
チップ領域10Cには、図1に示すように、トランジスタ100が形成されている。トランジスタ100は、高駆動電圧動作用のトランジスタである。トランジスタ100は、ゲート絶縁層110と、ゲート電極112と、サイドウォール絶縁層114と、高濃度不純物層であるソース領域116およびドレイン領域116(以下、ソース領域およびドレイン領域を「ソース領域/ドレイン領域」という。)と、オフセット絶縁層24と、低濃度不純物層118と、ウェル20と、を含む。
・・・
【0025】
次に、スクライブ領域10Sについて説明する。スクライブ領域10Sには、認識マーク200が形成されている。認識マーク200は、たとえば、トランジスタ100などの形成工程で、半導体層10とマスク層の位置あわせを行うために用いられる。認識マーク200は、露光装置ベンダーによる推奨マークや、アライメント方式によって種々の平面パターン(十字パターン、L字パターン、ラインパターンなど)を有することができる。
【0026】
本実施の形態にかかる半導体装置が有する認識マーク200は、半導体層10に設けられた凹部210と、凹部210の内面に沿って形成された絶縁層214(「第1絶縁層」に相当する。)と、凹部210を埋め込む絶縁層216(「第2絶縁層」に相当する。)と、を含む。なお、本実施の形態では、絶縁層214と凹部210の内面との間に、絶縁層212が設けられている(後述の製造方法の説明を参照)。絶縁層214としては窒化膜、たとえば窒化シリコン膜を形成することができ、絶縁層216としては酸化膜、たとえば酸化シリコン膜を形成することができる。絶縁層214および絶縁層216は、それぞれ光の屈折率の異なる材質の絶縁層を用いることが好ましい。たとえば、酸化シリコン膜と窒化シリコン膜とでは、窒化シリコン膜は、酸化シリコン膜と比して屈折率が異なっている為、光学的に色が異なる。通常、装置のアライメントは光学的方法(色の違いや、コントラストの違い)にて行われることが多く、本実施の形態にかかる半導体装置では、凹部210の内面に窒化シリコン膜(絶縁層214)が設けられているため、凹部210内が絶縁材質によって埋め込まれている場合でも、凹部を検知しやすくすることができる。その結果、複数の工程を経た後でも認識性の高い認識マーク200を有する半導体装置を提供することができる。
・・・
【0031】
2.半導体装置の製造方法
次に、図3ないし図9を参照しつつ、本実施の形態にかかる半導体装置の製造方法について説明する。図3ないし図9は、本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図である。
【0032】
(1)まず、図3に示すように、チップ領域10Cとスクライブ領域10Sとを有する半導体層10を準備する。半導体層10としては、単結晶シリコン基板などの公知の材質を用いることができる。ついで、スクライブ領域10Sに、後の工程で形成されるウェルを形成するための第1認識マークとなる凹部210を形成する。凹部210の形成では、半導体層10の上に、凹部210が形成される領域に開口を有するマスク層(図示せず)を形成する。ついで、マスク層を用いて半導体層10をエッチングすることにより、凹部210を形成することができる。
【0033】
(2)次に、図4に示すように、凹部(第1認識マーク)210を用いて、チップ領域10Cにウェル20を形成する。まず、所定の領域に開口を有するマスク層(図示せず)を形成した後、所定の導電型の不純物を半導体層10に導入する。このマスク層を形成する工程で、たとえば、半導体層10とレチクルとの位置合わせのために凹部210が用いられることとなる。ついで、不純物を拡散するための熱処理を施すことで、ウェル20が形成される。この熱処理は、たとえば、900℃以上の温度で行われることができる。
【0034】
(3)次に、半導体層10に、素子分離絶縁層22およびオフセット絶縁層24(図1参照)を形成する。素子分離絶縁層22およびオフセット絶縁層24の形成の一例として、STI法により形成した場合を以下に説明する。まず、図5に示すように、半導体層10の全面に酸化膜12および窒化膜14を形成する。半導体層10がシリコン基板の場合には、酸化膜12として酸化シリコン膜を、窒化膜14として窒化シリコン膜を形成することができる。
【0035】
ついで、図5に示すように、素子分離絶縁層22およびオフセット絶縁層24を形成する領域に開口40を有するマスク層M1を形成する。このとき、開口40は、凹部210が形成されている領域の上方および凹部210の端から所定の距離Xを有する範囲の領域の上方には開口を有していない。ここで、凹部210の端からの距離Xとは、アライメントエラーを起こす可能性のある範囲には、他の溝(段差)を発生させないために確保する必要のある距離である。距離Xは、アライメント装置の精度などにより異なるものである。また、本実施の形態に示す断面では、認識マークである凹部210の端から、所定の距離X以上に離れた位置に素子分離絶縁層22のためのトレンチ16を形成する場合を図示している。
【0036】
(4)次に、マスク層M1(図5参照)を用いて酸化膜12、窒化膜14および半導体層10をエッチングする。この工程により、図6に示すようにトレンチ16が形成される。一方、凹部210の上方は、マスク層M1に覆われているため、凹部210の内面は、酸化膜12および窒化膜14に覆われたままである。この窒化膜14は、後の工程で、凹部210の内面を覆う絶縁層214になる。
【0037】
(5)次に、トレンチ16および凹部210を埋め込むように、半導体層10の上方に絶縁層(図示せず)を形成する。ついで、図7に示すように、その後、絶縁層を窒化膜14が露出するまで、たとえば、CMP法によりエッチングする。これにより、絶縁層22a、24a、206a216aが形成される。このとき、絶縁層としては、複数の絶縁層が積層された膜であってもよい。たとえば、絶縁層として窒化シリコン膜と酸化シリコン膜の積層膜(反射率の異なる材質の積層膜)を用いる場合、凹部210の内面に窒化シリコン膜が形成されることとなり、第2認識マーク200の認識性を向上することができる。
【0038】
(6)次に、図8に示すように、ストッパの役割を果たしていた窒化膜14を選択的に除去する。窒化膜14の除去は、たとえば、熱リン酸を用いたウェットエッチングにより行うことができる。ついで、必要に応じて窒化膜14の膜厚の分だけ突出することとなる絶縁層を公知のエッチング方法により除去し、半導体層10の面内の高さを均一にすることができる。以上の工程により、図8に示すように、素子分離絶縁層22およびオフセット絶縁層24と、凹部210に埋め込まれた絶縁層214と絶縁層216とが形成される。つまり、この工程により、凹部210と、その中に埋め込まれた絶縁層214とからなる第2認識マーク200が形成される。
【0039】
(7)次に、チップ領域10Cにトランジスタ100(図1参照)の形成を行う。このトランジスタ100の形成では、少なくとも一のマスク層を形成する工程で第2認識マーク200を用いることができる。このように、先の工程で用いられた第1認識マーク(凹部210)を、後の工程でも適用することができる。そのため、本実施の形態にかかる半導体装置の製造方法によれば、特に認識マークを形成する工程を増やす必要がない。その結果、工程数を削減でき、製造コストの削減をも図ることができる。以下に、トランジスタ100の形成方法の一例を説明する。
・・・
【0046】
また、本実施の形態にかかる半導体装置の製造方法では、STI法により素子分離絶縁層22を形成した場合を説明したが、これに限定されることなく。LOCOS法またはセミリセスLOCOS法により形成してもよい。
【符号の説明】
【0049】
10C…チップ領域、 10S…スクライブ領域、 10…半導体層、 12…酸化膜、 14…窒化膜、 16…トレンチ、 20…ウェル、 22…素子分離絶縁層、 24…オフセット絶縁層、 40…開口、 100…トランジスタ、 110…ゲート絶縁層、 112…ゲート電極、 114…サイドウォール絶縁層、 116…ソース領域/ドレイン領域、 118…低濃度不純物層、 200…認識マーク(第2認識マーク)、 210…凹部(第1認識マーク)、 212、214、216…絶縁層、 215…露出面、 217…上面」
イ 当審引用発明
(ア)上記アの当審引用文献1の記載(段落【0019】)より、当審引用文献1には、「半導体装置」が「半導体層10」を有することが記載されているといえる。
(イ)上記アの当審引用文献1の記載(段落【0019】及び【0032】)より、当審引用文献1には、「半導体層10」が「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」と「一つの半導体チップの周囲に設けられ、半導体チップをダイシングする際のダイシングエリアを含むスクライブ領域10S」とを有することが記載されているといえる。
(ウ)上記アの当審引用文献1の記載(段落【0019】)より、当審引用文献1には、「チップ領域10C」が「素子分離絶縁層22」で囲まれることが記載されているといえる。
(エ)上記アの当審引用文献1の記載(段落【0034】ないし【0038】)及び当審引用文献1の図5ないし図8の記載より、当審引用文献1には、半導体層10の表面から掘り下がった「トレンチ16」に絶縁層を埋設することにより、「素子分離絶縁層22」を形成することが記載されているといえる。
(オ)上記アの当審引用文献1の記載、上記(ア)ないし(エ)、及び当該技術分野における技術常識より、当審引用文献1には下記の発明(以下「当審引用発明」という。)が記載されていると認められる。
「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10Cと、一つの半導体チップの周囲に設けられ、半導体チップをダイシングする際のダイシングエリアを含むスクライブ領域10Sとを有する半導体層10と、
前記チップ領域10Cを囲み、前記半導体層10の表面から掘り下がったトレンチ16に絶縁層を埋設することにより形成される素子分離絶縁層22と、
を含む半導体装置。」

(2)当審引用文献2の記載事項
ア 当審拒絶理由に引用され、本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開2007-88312号公報(以下「当審引用文献2」という。)には、図面とともに、次の事項が記載されている。
「【0032】
図12に本実施例の半導体装置を示す。図12(a)は本実施例の半導体装置の断面の説明図であり、図12(b)は実施例の半導体装置の平面の説明図である。本実施例の半導体装置は、実施例1で作製した誘電体分離基板上に形成した。図12(b)に示す様に、本実施例の半導体装置では、4辺形のトレンチパターンで直線部分から続くコーナー部17の平面形状が、図1(b)とは異なり、全て直角でなく円弧状になっている。コーナー部17が直角に交差する場合、トレンチ10内部が酸化された際に、コーナー部17に応カがかかり、結晶欠陥等の原因となることもあるが、円弧状とすることにより応力緩和の効果が得られ信頼性がより高い半導体装置を製造することができる。トレンチパターンのコーナー部17の半径は、図12(b)に示す第2の多結晶シリコン51の幅の2倍以上あれば良く、好ましくは2倍から20倍あればよい。コーナー部の半径が2倍未満では応力の緩和が不十分になり、20倍以上では概略矩形の単結晶島8の基板平面の形状が保持できず、基板面に形成する単結晶島8の密度を上げにくくなる。」
イ 上記アの当審引用文献2の記載及び当該技術分野における技術常識より、当審引用文献2には下記の事項が記載されていると認められる。
「結晶欠陥を防ぎ信頼性が高い半導体装置を製造するために、トレンチのコーナー部を直角ではなく円弧状とし、トレンチのコーナー部にかかる応力を緩和すること。」

3 本願発明と当審引用発明との対比
(1)本願発明1と当審引用発明との対比
ア 当審引用発明における「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」と、本願発明1における「表面、前記表面の反対側に位置する裏面、ならびに、前記表面および前記裏面を接続する側面を有する半導体チップ」とは、「表面及び前記表面の反対側に位置する裏面を有する半導体チップに係る領域」である点において共通し、後述する相違点1-1において相違するといえる。
イ 当審引用発明における「素子分離絶縁層22」は「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」を囲むものであるから、「半導体素子が形成される素子形成領域を取り囲む環状をな」すものであるといえる。
また、当審引用発明における「トレンチ16」は、「チップ領域10C」の表面から掘り下がったものであるといえ、当審引用発明における「トレンチ16」及び「絶縁層」は、それぞれ、本願発明1における「素子分離用トレンチ」及び「誘電体」に相当するといえる。
さらに、当審引用発明における「素子分離絶縁層22」が「素子形成領域をその周囲から絶縁分離するため」のものであることは明らかであるから、当審引用発明における「素子分離絶縁層22」は、本願発明1における「素子形成領域をその周囲から絶縁分離するための分離部」に相当するといえる。
そうすると、本願発明1と当審引用発明は、「前記半導体チップに係る領域の前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部」を有する点において共通し、後述する相違点1-2において相違するといえる。
ウ 本願発明1と当審引用発明は、「半導体装置」である点において共通するといえる。
エ 以上から、本願発明1と当審引用発明は、下記(ア)の点で一致し、下記(イ)の点で相違すると認める。
(ア)一致点
「表面及び前記表面の反対側に位置する裏面を有する半導体チップに係る領域と、
前記半導体チップに係る領域の前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部とを含む、
半導体装置。」
(イ)相違点
・相違点1-1
本願発明1における「半導体チップに係る領域」は「表面、前記表面の反対側に位置する裏面、ならびに、前記表面および前記裏面を接続する側面を有する半導体チップ」であるのに対し、当審引用発明における「半導体チップに係る領域」(ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C)は、表面および裏面を接続する側面を有する半導体チップではない点。
・相違点1-2
本願発明1における「分離部」は「一定幅を有」するのに対し、当審引用発明は「分離部」(素子分離絶縁層22)が「一定幅を有」するとは特定しない点。
・相違点1-3
本願発明1は「前記半導体チップに係る領域(半導体チップ)の前記表面から掘り下がったパターン用トレンチに誘電体を埋設することにより形成され、前記分離部と異なる幅を有するパターン」を含むのに対し、当審引用発明は当該構成を特定しない点。
・相違点1-4
本願発明1は「前記半導体チップに係る領域(半導体チップ)の前記表面から掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記分離部と同じ幅を有し、前記パターンを取り囲む環状をなす環状パターン」を含むのに対し、当審引用発明は当該構成を特定しない点。
・相違点1-5
本願発明1では「前記パターンは、角部を有しており、前記環状パターンに含まれる曲部の曲率半径は、11μm以上である」のに対し、当審引用発明は当該構成を特定しない点。

(2)本願発明2と当審引用発明との対比
ア 当審引用発明における「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」と、本願発明2における「表面、前記表面の反対側に位置する裏面、ならびに、前記表面および前記裏面を接続する側面を有する半導体チップ」とは、「表面及び前記表面の反対側に位置する裏面を有する半導体チップに係る領域」である点において共通し、後述する相違点2-1において相違するといえる。
イ 当審引用発明における「素子分離絶縁層22」は「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」を囲むものであるから、「半導体素子が形成される素子形成領域を取り囲む環状をな」すものであるといえる。
また、当審引用発明における「トレンチ16」は、「チップ領域10C」の表面から掘り下がったものであるといえ、当審引用発明における「トレンチ16」及び「絶縁層」は、それぞれ、本願発明2における「素子分離用トレンチ」及び「誘電体」に相当するといえる。
さらに、当審引用発明における「素子分離絶縁層22」が「素子形成領域をその周囲から絶縁分離するため」のものであることは明らかであるから、当審引用発明における「素子分離絶縁層22」は、本願発明2における「素子形成領域をその周囲から絶縁分離するための分離部」に相当するといえる。
そうすると、本願発明2と当審引用発明は、「前記半導体チップに係る領域の前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部」を有する点において共通するといえる。
ウ 本願発明2と当審引用発明は、「半導体装置」である点において共通するといえる。
エ 以上から、本願発明2と当審引用発明は、下記(ア)の点で一致し、下記(イ)の点で相違すると認める。
(ア)一致点
「表面及び前記表面の反対側に位置する裏面を有する半導体チップに係る領域と、
前記半導体チップに係る領域の前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部とを含む、
半導体装置。」
(イ)相違点
・相違点2-1
本願発明2における「半導体チップに係る領域」は「表面、前記表面の反対側に位置する裏面、ならびに、前記表面および前記裏面を接続する側面を有する半導体チップ」であるのに対し、当審引用発明における「半導体チップに係る領域」(ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C)は、表面および裏面を接続する側面を有する半導体チップではない点。
・相違点2-2
本願発明2は「前記半導体チップに係る領域(半導体チップ)の前記表面から掘り下がったパターン用トレンチに誘電体を埋設することにより形成されたパターン」を含むのに対し、当審引用発明は当該構成を特定しない点。
・相違点2-3
本願発明2は「前記半導体チップに係る領域(半導体チップ)の前記表面から掘り下がった環状パターン用トレンチに誘電体を埋設することにより形成され、前記パターンを取り囲む環状をなす環状パターン」を含むのに対し、当審引用発明は当該構成を特定しない点。
・相違点2-4
本願発明2では「前記パターンは、角部を有しており、前記環状パターンは、角部を有していない」のに対し、当審引用発明は当該構成を特定しない点。

(3)本願発明9と当審引用発明との対比
ア 当審引用発明における「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」は、本願発明9における「半導体チップに対応するチップ領域」に相当するといえる。
また、当審引用発明における「一つの半導体チップの周囲に設けられ、半導体チップをダイシングする際のダイシングエリアを含むスクライブ領域10S」は、本願発明9における「チップ領域を区画するダイシング領域」に相当するといえる。
さらに、当審引用発明における「半導体層10」は、本願発明9における「半導体層」に相当するといえる。
そして、当審引用発明における「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」及び「一つの半導体チップの周囲に設けられ、半導体チップをダイシングする際のダイシングエリアを含むスクライブ領域10S」は、「半導体層10」の表面に設定されたものであるといえる。
そうすると、本願発明9と当審引用発明は、「半導体チップに対応するチップ領域、および、前記チップ領域を区画するダイシング領域が設定された表面を有する半導体層」を有する点において共通するといえる。
イ 当審引用発明における「素子分離絶縁層22」は「ICチップを構成する各種半導体デバイスが形成される領域であるチップ領域10C」を囲むものであるから、「半導体素子が形成される素子形成領域を取り囲む環状をな」すものであるといえる。
また、当審引用発明における「トレンチ16」及び「絶縁層」は、それぞれ、本願発明9における「素子分離用トレンチ」及び「誘電体」に相当するといえる。
さらに、当審引用発明における「素子分離絶縁層22」が「素子形成領域をその周囲から絶縁分離するため」のものであることは明らかであるから、当審引用発明における「素子分離絶縁層22」は、本願発明9における「素子形成領域をその周囲から絶縁分離するための分離部」に相当するといえる。
そうすると、本願発明9と当審引用発明は、「前記チップ領域において、前記半導体層の前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部」を有する点において共通するといえる。
ウ 本願発明9と当審引用発明は、「半導体装置」である点において共通するといえる。
エ 以上から、本願発明9と当審引用発明は、下記(ア)の点で一致し、下記(イ)の点で相違すると認める。
(ア)一致点
「半導体チップに対応するチップ領域、および、前記チップ領域を区画するダイシング領域が設定された表面を有する半導体層と、
前記チップ領域において、前記半導体層の前記表面から掘り下がった素子分離用トレンチに誘電体を埋設することにより形成され、半導体素子が形成される素子形成領域を取り囲む環状をなし、当該素子形成領域をその周囲から絶縁分離するための分離部と、
を含む、半導体装置。」
(イ)相違点
・相違点9-1 本願発明9は「前記チップ領域において、前記半導体層の前記表面から掘り下がったチップ側パターン用トレンチに誘電体を埋設することにより形成されたチップ側パターン」を含むのに対し、当審引用発明は当該構成を特定しない点。
・相違点9-2 本願発明9は「前記チップ領域において、前記半導体層の前記表面から掘り下がったチップ側環状パターン用トレンチに誘電体を埋設することにより形成され、前記チップ側パターンを取り囲む環状をなすチップ側環状パターン」を含むのに対し、当審引用発明は当該構成を特定しない点。
・相違点9-3 本願発明では「前記チップ側パターンは、角部を有しており、前記チップ側環状パターンは、角部を有していない」のに対し、当審引用発明は当該構成を特定しない点。

4 判断
(1)本願発明1について
相違点1-3ないし1-5についてまとめて検討する。
当審引用文献1及び2には、相違点1-3ないし1-5に係る構成について記載も示唆もされておらず、相違点1-3ないし1-5に係る構成は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に想到し得たものであるとはいえない。
したがって、本願発明1は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

(2)本願発明2について
相違点2-2ないし2-4についてまとめて検討する。
当審引用文献1及び2には、相違点2-2ないし2-4に係る構成について記載も示唆もされておらず、相違点2-2ないし2-4に係る構成は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に想到し得たものであるとはいえない。
したがって、本願発明2は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

(3)本願発明3ないし8について
本願発明3ないし8は、本願発明1又は2の発明特定事項を全て有するものである。
そうすると、本願発明1の相違点1-3ないし1-5に係る構成、及び、本願発明2の相違点2-2ないし2-4に係る構成が、当審引用文献1及び2に記載された発明に基づいて当業者が容易に想到し得たものであるとはいえない以上、本願発明3ないし8は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

(4)本願発明9について
相違点9-1ないし9-3についてまとめて検討する。
当審引用文献1及び2には、相違点9-1ないし9-3に係る構成について記載も示唆もされておらず、相違点9-1ないし9-3に係る構成は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に想到し得たものであるとはいえない。
したがって、本願発明9は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

(5)本願発明10ないし12について
本願発明10ないし12は、本願発明9の発明特定事項を全て有するものである。
そうすると、本願発明9の相違点9-1ないし9-3に係る構成が、当審引用文献1及び2に記載された発明に基づいて当業者が容易に想到し得たものであるとはいえない以上、本願発明10ないし12は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

5 当審拒絶理由についてのまとめ
以上のとおり、本願発明1ないし12は、当審引用文献1及び2に記載された発明に基づいて当業者が容易に発明をすることができたものということはできないから、当審拒絶理由によっては、本願を拒絶することはできない。

第5 結言
以上のとおり、原査定の理由及び当審拒絶理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。
 
審決日 2017-08-01 
出願番号 特願2014-130473(P2014-130473)
審決分類 P 1 8・ 113- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 右田 勝則  
特許庁審判長 深沢 正志
特許庁審判官 須藤 竜也
飯田 清司
発明の名称 半導体装置  
代理人 特許業務法人あい特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ