ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 H03K |
|---|---|
| 管理番号 | 1332120 |
| 審判番号 | 不服2016-16774 |
| 総通号数 | 214 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2017-10-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2016-11-09 |
| 確定日 | 2017-09-26 |
| 事件の表示 | 特願2012- 74294「発振回路及び電子機器」拒絶査定不服審判事件〔平成25年10月 7日出願公開、特開2013-207537、請求項の数(5)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は、平成24年3月28日の出願であって、平成27年3月19日付けで手続補正がされ、平成28年1月18日付けで拒絶理由通知がされ、平成28年3月22日付けで手続補正がされ、平成28年8月29日付けで拒絶査定(原査定)がされ、これに対し、平成28年11月9日に拒絶査定不服審判の請求がされ、同時に手続補正がされたものである。 第2 原査定の概要 原査定(平成28年8月29日付け拒絶査定)の概要は次のとおりである。 1.本願請求項1-3、6、8に係る発明は、以下の引用文献1-3に基づいて、本願請求項4-6、8に係る発明は、以下の引用文献1-4に基づいて、その発明の属する技術の分野における通常の知識を有する者(以下、「当業者」という。)が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献等一覧 1.特開昭54-9544号公報 2.特開2008-160510号公報 3.米国特許第5705946号明細書 4.特開2006-311379号公報 第3 審判請求時の補正について 審判請求時の請求項1は、原査定時の請求項7における「共振子駆動回路」の出力信号を、明細書の記載に合わせて「交流信号」と誤記を訂正したものであり、審判請求時の請求項5は、原査定時の請求項8において同様の誤記を訂正したものである。 また、審判請求時の請求項2-4は、上記請求項1を減縮したものである。 そして、「第4 本願発明」から「第6 対比・判断」までに示すように、独立特許要件を満たすものである。 第4 本願発明 本願請求項1-5に係る発明(以下、それぞれ「本願発明1」-「本願発明5」という。)は、平成28年11月9日付けの手続補正で補正された特許請求の範囲の請求項1-5に記載された事項により特定される発明であり、本願発明1は以下のとおりの発明である。 「共振子を駆動して交流信号を出力する共振子駆動回路と、 第1の電源電圧が供給され、容量を介して入力される前記交流信号から第1の増幅器を介して第1の振幅レベルを有する第1のパルス信号を生成するパルス化部と、 前記第1の電源電圧より高い第2の電源電圧が供給され、前記第1のパルス信号が入力されて第2の振幅レベルを有する第2のパルス信号を出力するレベルシフト部と、 ソースから前記第1の電源電圧を出力するN型トランジスターを有するソースフォロワー回路と、 前記共振子駆動回路にPTAT(Proportional To Absolute Temperature)電流を出力するとともに、前記N型トランジスターのゲートに電圧を出力するバンドギャップリファレンス回路と、を含み、 前記第1の増幅器の増幅率が前記レベルシフト部の増幅率よりも大きいことを特徴とする発振回路。」 なお、本願発明2-5の概要は以下のとおりである。 本願発明2-4は、本願発明1を減縮した発明である。 本願発明5は、本願発明1-4の発振回路を含む電子機器の発明である。 第5 引用文献、引用発明等 1.引用文献1について 原査定の理由に用いられた特開昭54-9544号公報(以下、「引用文献1」という。下線は当審が付与。)には、図面と共に次の事項が記載されている。 「第10図は第9図のより具体的な実施例で、電子時計の構成例を示す。この構成例では3つのレベルに回路が分配されて居り、電源のレベルはｖd、ｖｘ、ｖｓである。第1のレベルの回路42はｖdおよびｖｘを電源として動作し、機能は発振器である。該発振器の増巾器の構成そのものが第7図に示した構成の回路を形成して居る。ただしカップリング容量46は省略してよい。第2のレベルの回路はバツファアンプ47及び主に分周器からなる部分48より成る。この回路はｖｘ、ｖｓを電源として動作し、初期直流電流路はバッファアンプ47により形成される。第3のレベルの回路はｖd、ｖｓを電源として動作するので初期直流電流路は必要ない。構成はレベルシフタ49と、主に駆動回路から成る部分50で構成される。レベルシフタ49は第5図に示したものでも第7図に示したものでも良いが、動作周波数が低い場合はカップリング容量が大きくなるため第7図のものは不利である。 第3のレベルの回路が高い電源電圧を必要とする理由は表示装置51の内容により若干異る。表示装置51は例えば液晶表示装置、モータによる運針、LED表示装置などが考えられる。液晶表示装置の場合には駆動電圧を高く設定した方が表示状態が良い。又モータを駆動する場合は一時的に大きな電流を必要とするため、駆動トランジスタのコンダクタンスが大きくなければならず、従って該トランジスタは高い電圧で制御する事が望ましい。LED表示の場合は前記の両方の理由を含む。」(3頁右下欄20行?4頁右上欄8行) 第10図  の記載がある。 第10図の回路43のバッファアンプ47は、容量を介して信号が入力されており回路43がパルス信号を出力すること、該パルス信号が入力される回路44がパルス回路を出力すること、はいずれも技術常識である。 したがって、 「水晶振動子と増幅器を用いて構成される発振器42と、 ｖｘが供給され、容量を介して入力される信号からバッファアンプ47を介して第1のパルス信号を生成する回路43と、 ｖｘより高いｖdが供給され、レベルシフタ49と駆動回路50で構成され第2のパルス信号を出力する回路44と、 を含む電子時計。」 の発明が記載されている。(以下、「引用発明1」という。) 2.引用文献2について 原査定の理由に引用された特開2008-160510号公報(以下、「引用文献2」という。)には、 「【0003】 この図4に示すバッファ回路103の動作について説明する。 抵抗R102によってCMOSインバータ104に負帰還をかけると、CMOSインバータ104は、利得G=R102/R101の増幅器として作動することが知られている。よって、CMOSインバータ104はTCXO部101からコンデンサC101を介してアナログ信号が供給されると、これをG=R102/R101で決定される利得に応じて増幅する。 ここで、利得を十分大きくすると、CMOSインバータ104に入力されたアナログ信号(正弦波出力)は、CMOSインバータ出力において飽和し、方形波として出力される。よって、これをデジタル信号(矩形波出力)として供給することができる。 なお、バッファ回路103のコンデンサC101は直流防止用であって、CMOSインバータ104に抵抗R102によって帰還をかけたとき、CMOSインバータ104の入力に重畳される直流電圧が抵抗R101を介してTCXO部101のアナログ信号出力へ影響しないようにしている。」 【図4】  の記載があり、原査定の理由に用いられた米国特許第5705946号明細書(以下、「引用文献3」という。)には、 「BACKGROUND OF THE INVENTION Clock generator circuits for timing various logic circuits are well known in the art. A clock generator generally includes an oscillating signal source and a voltage level shifter. In many clock generator circuits, a crystal oscillator is used as the oscillating signal source and an inverter is used as the voltage level shifter. The crystal oscillator generates a sine wave type of oscillating signal which is connected to the input of the inverter. Based on the oscillating signal, the inverter in the clock circuit shifts or switches between a logic zero and logic one. One disadvantage of this method, however, is that because the oscillating signal rises and falls at a relatively slow rate, the switching time of the inverter is very long. A further disadvantage is that the slow switching time of the clock circuit propagates throughout the logic circuits being driven by the clock circuit. This causes a large power dissipation in those logic circuits which is highly undesirable. Because of the large power dissipation, this type of clock generators are especially unsuitable for battery-powered portable electronic devices such as digital watches and notebook computers. It is therefore desirable to provide a clock generator circuit with a fast switching time. It is also desirable to provide such clock generator circuit without increasing the current drain during its switching period.」 (当審訳: 種々の論理回路をタイミングするためのクロック発生器回路は、当該技術において周知である。クロック発生器は、一般に、発振信号源と電圧レベルシフタとを含む。多くのクロック発生回路では、発振信号源として水晶発振器を使用し、電圧レベルシフタとしてインバータを使用する。水晶発振器は、インバータの入力に接続された正弦波タイプの発振信号を生成する。発振信号に基づいて、クロック回路内のインバータは、論理0と論理1との間をシフトまたはスイッチする。しかし、この方法の1つの欠点は、発振信号が比較的遅い速度で上昇および下降するため、インバータのスイッチング時間が非常に長いことである。さらなる欠点は、クロック回路の遅いスイッチング時間が、クロック回路によって駆動される論理回路全体にわたって伝搬することである。これは、それらの論理回路において大きな電力消費を引き起こし、これは非常に望ましくない。大きな電力消費のために、このタイプのクロック発生器は、特に、デジタル時計やノートブックコンピュータなどのバッテリ駆動の携帯電子機器には不適当である。 したがって、高速のスイッチング時間を有するクロック発生器回路を提供することが望ましい。スイッチング期間中に電流ドレインを増加させることの無い、このようなクロック発生器回路を提供することが望ましい。) の記載があるから、引用文献2、3によれば、「水晶発振器からの正弦波信号をインバータに入力してパルス信号を生成すること。」は周知である。 第6 対比・判断 1.本願発明1について 本願発明1と引用発明1とを対比すると、次のことがいえる。 引用発明1の「水晶振動子」は、本願発明1の「共振子」に含まれるから、引用発明1の「水晶振動子と増幅器を用いて構成される発振器42」と、本願発明1の「共振子を駆動して交流信号を出力する共振子駆動回路」は、「共振子を駆動して信号を出力する共振子駆動回路」である点で同じである。 引用発明1の「バッファアンプ47」は、本願発明1の「増幅器」に含まれるから、引用発明1の「ｖｘが供給され、容量を介して入力される信号からバッファアンプ47を介して第1のパルス信号を生成する回路43」と、本願発明1の「第1の電源電圧が供給され、容量を介して入力される前記交流信号から第1の増幅器を介して第1の振幅レベルを有する第1のパルス信号を生成するパルス化部」は、「所定の電源電圧が供給され、容量を介して入力される前記交流信号から第1の増幅器を介して所定の振幅レベルを有する第1のパルス信号を生成するパルス信号生成部」である点で同じである。 引用発明1のｖdは、ｖｘよりも高い電圧であることは第10図より明らかであるから、引用発明1の「ｖdが供給され、レベルシフタ49と駆動回路50で構成され第2のパルス信号を出力する回路44」と、本願発明1の「前記第1の電源電圧より高い第2の電源電圧が供給され、前記第1のパルス信号が入力されて第2の振幅レベルを有する第2のパルス信号を出力するレベルシフト部」は、「前記第1の電源電圧より高い第2の電源電圧が供給され、前記第1のパルス信号が入力されて所定の振幅レベルを有する第2のパルス信号を出力するレベルシフト部」である点で同じである。 したがって、本願発明1と引用発明1は、 「共振子を駆動して信号を出力する共振子駆動回路と、 第1の電源電圧が供給され、容量を介して入力される前記信号から第1の増幅器を介して所定の振幅レベルを有する第1のパルス信号を生成するパルス信号生成部と、 前記第1の電源電圧より高い第2の電源電圧が供給され、前記第1のパルス信号が入力されて所定の振幅レベルを有する第2のパルス信号を出力するレベルシフト部と、を含む、 発振回路。」 で一致し、下記の点で相違する。 相違点1 一致点の「信号」について、本願発明1は「交流信号」であるのに対し、引用発明1はどのような信号であるか記載が無い点。 また、引用発明1の「パルス信号生成部」の入力信号が「交流信号」である記載が無いから、「パルス化部」であるかどうか不明である点。 相違点2 一致点の「第1の電源電圧が供給され、容量を介して入力される前記交流信号から第1の増幅器を介して所定の振幅レベルを有する第1のパルス信号を生成するパルス信号生成部」と「前記第1の電源電圧より高い第2の電源電圧が供給され、前記第1のパルス信号が入力されて所定の振幅レベルを有する第2のパルス信号を出力するレベルシフト部」に関し、本願発明1は「第1のパルス信号」が第1のレベルのパルス信号であって、「第2のパルス信号」が第2の振幅レベルであるのに対し、引用発明1のパルス信号は、レベルに関して記載が無い点。 相違点3 本願発明1は「ソースから前記第1の電源電圧を出力するN型トランジスターを有するソースフォロワー回路」を含むのに対し、引用発明1は含まない点。 相違点4 本願発明1は「前記共振子駆動回路にPTAT(Proportional To Absolute Temperature)電流を出力するとともに、前記N型トランジスターのゲートに電圧を出力するバンドギャップリファレンス回路」を含むのに対し、引用発明1は、含まない点。 相違点5 本願発明1は「前記第1の増幅器の増幅率が前記レベルシフト部の増幅率よりも大きい」のに対し、引用発明1ではそのような特定がない点。 事案に鑑み、相違点4について検討する。 引用発明1の各回路の電源は所定の電圧の定電圧源を用いており、共振子駆動回路のみを定電流源に置き換える動機が見当たらず、また本願発明1の「バンドギャップリファレンス回路」に相当する構成は、引用文献2、3に記載が無く、周知技術でもないから、当業者といえども容易に想到しうることではない。 したがって、本願発明1は、引用発明1及び周知技術から容易に発明をすることができたとはいえない。 2.本願発明2-5について 本願発明2-5も、本願発明1の「前記共振子駆動回路にPTAT(Proportional To Absolute Temperature)電流を出力するとともに、前記N型トランジスターのゲートに電圧を出力するバンドギャップリファレンス回路」を備えるものであるから、本願発明1と同じ理由により、当業者であっても、引用発明1及び周知技術に基づいて容易に発明できたものとはいえない。 第7 むすび 以上のとおり、本願発明1-5は、当業者が引用発明1及び周知技術に基づいて容易に発明をすることができたものではない。したがって、原査定の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2017-09-14 |
| 出願番号 | 特願2012-74294(P2012-74294) |
| 審決分類 |
P
1
8・
121-
WY
(H03K)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 白井 孝治 |
| 特許庁審判長 |
大塚 良平 |
| 特許庁審判官 |
中野 浩昌 吉田 隆之 |
| 発明の名称 | 発振回路及び電子機器 |
| 代理人 | 西田 圭介 |
| 代理人 | 渡辺 和昭 |
| 代理人 | 仲井 智至 |