• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1333069
審判番号 不服2016-14733  
総通号数 215 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-11-24 
種別 拒絶査定不服の審決 
審判請求日 2016-09-30 
確定日 2017-10-04 
事件の表示 特願2014-229801「薄膜トランジスタパネル」拒絶査定不服審判事件〔平成27年 4月 2日出願公開、特開2015- 62246〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成23年1月28日(パリ優先権主張2010年2月11日 韓国)の出願である特願2011-16128号の一部を、平成26年11月12日に新たな出願としたものであって、同日付で審査請求がなされ、平成27年10月21日付で拒絶理由が通知され、平成28年1月26日付で意見書が提出されるとともに、同日付で手続補正がなされたが、同年5月25日付で拒絶査定がなされたものである。
これに対して、平成28年9月30日付で審判請求がなされるとともに、同日付で手続補正がなされたものである。

第2 平成28年9月30日付の手続補正についての却下の決定
[補正却下の結論]
平成28年9月30日付の手続補正を却下する。

[理由]
1 補正の内容
(1)本件補正後の特許請求の範囲の記載
平成28年9月30日付の手続補正(以下、「本件補正」という。)により補正された特許請求の範囲の記載は次のとおりである。(なお、下線は、補正の箇所を示すものとして審判請求人が付加したものである。)
「【請求項1】
基板と、
前記基板上の第1電極と、
前記第1電極上の第1絶縁膜と、
前記第1絶縁膜上の酸化物半導体パターンと、
前記酸化物半導体パターン上のエッチング防止パターン、および
前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極を含み、
前記第1絶縁膜は、前記エッチング防止パターンの下に配置された第1領域および前記第1領域の外部に配置された第2領域を含み、
前記第1領域の厚さは、前記第2領域の厚さより大きく、前記酸化物半導体パターンの両側面と前記第1絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置する薄膜トランジスタを含むパネル。
【請求項2】
前記第1絶縁膜の前記第1領域の上部表面は、エッチングされていない表面であり、前記第1絶縁膜の前記第2領域の上部表面はエッチングされた表面である請求項1に記載の薄膜トランジスタを含むパネル。
【請求項3】
前記第2電極および前記第3電極のうち少なくとも一つは、前記第1絶縁膜の前記第1領域の上部表面に直接配置されず、前記第1絶縁膜の前記第2領域の上部表面に直接配置される請求項2に記載の薄膜トランジスタを含むパネル。
【請求項4】
前記第2電極および前記第3電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項1?3のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項5】
前記第2電極および前記第3電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項3又は4に記載の薄膜トランジスタを含むパネル。
【請求項6】
前記第2電極および前記第3電極上に配置され、前記第2電極を露出するコンタクトホールを含む第2絶縁膜、および
前記第2絶縁膜上に配置され、前記第2絶縁膜内の前記コンタクトホールを介して前記第2電極に接続された第4電極をさらに含む請求項5に記載の薄膜トランジスタを含むパネル。
【請求項7】
前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁(ｐeｒimeｔeｒ)内に含まれる請求項1?6のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項8】
前記酸化物半導体パターンは、化学式A_(X)B_(X)O_(X)およびA_(X)B_(X)C_(X)O_(X)で表示される一つ以上の化合物を含み、
前記化学式でAはIn、Zn、Ga、Hf、またはCdであり、
BはZn、Ga、Sn、またはInであり、
CはSn、Zn、Cd、Ga、In、またはHfであり、
Oは酸素原子であり、
各ｘは独立的でありかつ0ではない整数であり、
A、B、およびCは互いに異なる請求項1?7のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項9】
前記酸化物半導体パターンは、InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、およびHfInZnOのうち少なくとも一つを含む請求項8に記載の薄膜トランジスタを含むパネル。
【請求項10】
前記第2絶縁膜は、保護膜又はカラーフィルタを含む請求項6に記載の薄膜トランジスタを含むパネル。
【請求項11】
前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁内に含まれ、前記エッチング防止パターンおよび前記酸化物半導体パターンの間の相応する距離は実質的に同一の、請求項1?10のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項12】
前記第2電極および前記第3電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項11に記載の薄膜トランジスタを含むパネル。
【請求項13】
前記第2電極および前記第3電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項12に記載の薄膜トランジスタを含むパネル。」
(2)補正前の特許請求の範囲の記載
本件補正前の特許請求の範囲の記載は次のとおりである。
「【請求項1】
基板と、
前記基板上の第1電極と、
前記第1電極上の第1絶縁膜と、
前記第1絶縁膜上の酸化物半導体パターンと、
前記酸化物半導体パターン上のエッチング防止パターン、および
前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極を含み、
前記第1絶縁膜は、前記エッチング防止パターンの下に配置された第1領域および前記第1領域の外部に配置された第2領域を含み、
前記第1領域の厚さは、前記第2領域の厚さより大きい薄膜トランジスタを含むパネル。
【請求項2】
前記第1絶縁膜の前記第1領域の上部表面は、エッチングされていない表面であり、前記第1絶縁膜の前記第2領域の上部表面はエッチングされた表面である請求項1に記載の薄膜トランジスタを含むパネル。
【請求項3】
前記第2電極および前記第3電極のうち少なくとも一つは、前記第1絶縁膜の前記第1領域の上部表面に直接配置されず、前記第1絶縁膜の前記第2領域の上部表面に直接配置される請求項2に記載の薄膜トランジスタを含むパネル。
【請求項4】
前記第2電極および前記第3電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項1?3のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項5】
前記第2電極および前記第3電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項3又は4に記載の薄膜トランジスタを含むパネル。
【請求項6】
前記第2電極および前記第3電極上に配置され、前記第2電極を露出するコンタクトホールを含む第2絶縁膜、および
前記第2絶縁膜上に配置され、前記第2絶縁膜内の前記コンタクトホールを介して前記第2電極に接続された第4電極をさらに含む請求項5に記載の薄膜トランジスタを含むパネル。
【請求項7】
前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁(ｐeｒimeｔeｒ)内に含まれる請求項1?6のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項8】
前記酸化物半導体パターンは、化学式A_(X)B_(X)O_(X)およびA_(X)B_(X)C_(X)O_(X)で表示される一つ以上の化合物を含み、
前記化学式でAはIn、Zn、Ga、Hf、またはCdであり、
BはZn、Ga、Sn、またはInであり、
CはSn、Zn、Cd、Ga、In、またはHfであり、
Oは酸素原子であり、
各ｘは独立的でありかつ0ではない整数であり、
A、B、およびCは互いに異なる請求項1?7のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項9】
前記酸化物半導体パターンは、InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、およびHfInZnOのうち少なくとも一つを含む請求項8に記載の薄膜トランジスタを含むパネル。
【請求項10】
前記第2絶縁膜は、保護膜又はカラーフィルタを含む請求項6に記載の薄膜トランジスタを含むパネル。
【請求項11】
前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁内に含まれ、前記エッチング防止パターンおよび前記酸化物半導体パターンの間の相応する距離は実質的に同一の、請求項1?10のいずれかに記載の薄膜トランジスタを含むパネル。
【請求項12】
前記第2電極および前記第3電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項11に記載の薄膜トランジスタを含むパネル。
【請求項13】
前記第2電極および前記第3電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項12に記載の薄膜トランジスタを含むパネル。
【請求項14】
請求項1に記載の薄膜トランジスタを含むパネルの製造方法であって、
チャネル領域を含む酸化物半導体パターンを形成し、
前記チャネル領域に対応する位置にエッチング防止パターンを形成し、
第1電極及び前記第1電極と分離された第2電極を形成し、前記チャネル領域が前記第1電極および前記第2電極を接続するように形成することを含み、
前記エッチング防止パターンおよび前記酸化物半導体パターンは、第1マスクを利用して形成される薄膜トランジスタを含むパネルの製造方法。
【請求項15】
基板上に第1導電膜を配置し、
前記第1導電膜上に第1絶縁膜を配置し、
前記第1絶縁膜上に酸化物半導体層を配置し、
前記酸化物半導体層上にエッチング防止膜を配置することをさらに含み、
前記エッチング防止パターンおよび前記酸化物半導体パターンは、前記第1マスクを利用して前記エッチング防止膜および前記酸化物半導体層をエッチングすることによって形成される請求項14に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項16】
前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記第1マスクを利用してフォトレジストパターンを形成することを含む請求項15に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項17】
前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記フォトレジストパターンを有する前記エッチング防止パターンをエッチングして臨時エッチング防止パターンを形成することをさらに含む請求項16に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項18】
前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記臨時エッチング防止パターンを有する前記酸化物半導体層をエッチングし、前記酸化物半導体パターンを形成することをさらに含む請求項17に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項19】
前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記臨時エッチング防止パターンをエッチングし、前記エッチング防止パターンを形成することをさらに含む請求項18に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項20】
前記臨時エッチング防止パターンは、前記エッチング防止膜を乾式エッチングすることによって形成される請求項19に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項21】
前記酸化物半導体パターンは、前記酸化物半導体層を湿式エッチングすることによって形成される請求項20に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項22】
前記エッチング防止パターンは、前記臨時エッチング防止パターンを乾式エッチングすることによって形成される請求項21に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項23】
前記臨時エッチング防止パターンをエッチングして前記エッチング防止パターンを形成することは、前記第1絶縁膜をエッチングすることをさらに含む請求項22に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項24】
前記エッチング防止パターンおよび前記酸化物半導体パターン上に第2導電膜を形成することをさらに含み、
前記第2導電膜は、パターニングされて前記第1電極および第2電極を形成する請求項15?23のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。
【請求項25】
前記第1電極および前記第2電極上に第2絶縁膜を形成し、
前記第2絶縁膜をパターニングして前記第1電極を露出するコンタクトホールを形成し、
前記第2絶縁膜上に第3導電膜を形成し、
前記第3導電膜をパターニングして第3電極を形成することをさらに含み、
前記第3電極は、前記コンタクトホールを介して前記第1電極と接続される請求項24に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項26】
前記第1導電膜をパターニングして第4電極を形成することをさらに含み、
前記第4電極は、前記エッチング防止パターンおよび前記酸化物半導体パターンの下に配置される請求項25に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項27】
前記第1導電膜は第2マスクを利用してパターニングされ、
前記第2導電膜は第3マスクを利用してパターニングされ、
前記第2絶縁膜は第4マスクを利用してパターニングされ、
前記第3導電膜は第5マスクを利用してパターニングされる請求項26に記載の薄膜トランジスタを含むパネルの製造方法。
【請求項28】
前記第2絶縁膜は、保護膜又はカラーフィルタを含む請求項25?27のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。」
2 補正の適否について
(1)補正の目的について
本件補正は、補正前の請求項1に「前記酸化物半導体パターンの両側面と前記第1絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置する」ことを加えて補正後の請求項1とする補正(以下、「本件補正事項」という。)を含むものである。
本件補正事項により加えられた部分は、当初明細書等に記載されているものと認められるから、本件補正事項は当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって、本件補正事項は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。
また、本件補正事項は、補正前の請求項1の「酸化物半導体パターン」および「第1絶縁膜」について「前記酸化物半導体パターンの両側面と前記第1絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置する」との限定を加えるものであるから、特許法第17条の2第5項第2号に掲げる、特許請求の範囲の減縮を目的とするものに該当する。そうすると、本件補正事項は、特許法第17条の2第4項の規定に適合することは明らかである。

そこで、補正後の請求項1に記載された発明(以下、「本件補正発明」という。)が、特許出願の際独立して特許を受けることができるものであるかについて以下に検討する

(2)進歩性について
ア 引用例1について
(ア)引用例1の記載
原査定の拒絶の理由に引用された、特開平6-310533号公報(以下、「引用例1」という。)には、図面とともに、以下のことが記載されている。(なお、下線は、当審において付与した。以下、同じ。)
a 「【0001】
【産業上の利用分野】本発明は、ラップ・トップ・パソコンや壁掛けテレビジョン等において、画像表示を行う液晶表示パネルを駆動するために作り付けられる薄膜トランジスタ・マトリクスを製造する方法の改良に関する。」
b 「【0035】
【実施例】本発明の実施例の説明に先立ち、液晶表示パネルのTFTマトリクスの等価回路図を図1に基づいて説明する。TFTマトリクスは、基板の上に平行に複数本形成されるゲートバスラインGBと、このゲートバスラインGBに直交する方向に平行に複数本形成されるドレインバスラインDBとを有し、ゲートバスラインGBとドレインバスラインDBの各交差領域近傍には薄膜トランジスタｔと透明な画素電極PXが配置される。その薄膜トランジスタｔのゲート電極はゲートバスラインGBに接続され、そのドレインはドレインバスラインDBに繋がり、さらに、そのソースは画素電極PXに接続される。
【0036】なお、ゲートバスラインGBとドレインバスラインDBは接触しないように絶縁膜を介して交差される。そこで以下に、本発明の実施例としてTFTマトリクス回路の一部を取り上げて説明する。
(a)本発明の第1実施例の説明
図2?図9は、本発明の第一実施例を解説するための工程要所におけるTFTマトリクスの要部説明図であり、図中(A) は要部平面、(B) はX-Xに沿う断面をそれぞれ表し、要部平面(A) では、簡明にするために積層されている層の図示を一部省略したものがある。以下、これらの図を参照しつつ詳細に説明する。
【0037】図2に示すまでの工程を説明する。まず、スパッタリング法を適用することにより、ガラス等の透明絶縁体からなる基板21上に厚さ例えば80nmのTi膜を形成する。リソグラフィ技術としてのレジストプロセス並びにエッチング・ガスとしてBCl_(3)とCl_(2) を使用するRIE法を適用することにより、前工程で形成したTi膜をパターニングしてゲート電極22とゲートバスライン23を形成する。
【0038】次に、ベースガスをSiH_(4)とするプラズマ化学気相堆積(plasma chemical vapour deposition:P-CVD)法を適用することにより、厚さ例えば400nmのSiN からなるゲート絶縁膜24と、厚さ例えば15nm?50nmのa-Siからなる活性層25と、厚さ例えば120nmのSiN からなるチャネル保護膜26を順に形成する。
【0039】次に、図3に示すまでの工程を説明する。まず、リソグラフィ技術におけるレジストプロセスを適用することにより、ゲート電極22上にのみゲート電極22よりも幅が狭いチャネル保護膜26を残すためのパターンをもつレジスト膜27を形成する。そして、エッチングガスとしてBCl_(3)とCl_(2) の混合ガス、或いはCF_(4) とO_(2)の混合ガスを使用するRIE法を適用することにより、チャネル保護膜26及び活性層25を異方性にエッチングして、ゲート電極22よりも幅が狭い形状にパターニングする。なお、この場合のパターニングは、レジスト膜27のエッジからその内方にサイドエッチングができる限り進まないように抑制することが望ましい。これにより、垂直方向にエッチングして、レジスト膜27のパターンを正確に転写するようにする。
【0040】次に、図4に示すまでの工程を説明する。まず、エッチャントとしてフッ化水素酸系エッチング液を使用するウェットエッチング法を適用することにより、レジスト膜27を残した状態で、チャネル保護膜26のみを等方性エッチングする。この等方性エッチングでは、レジスト膜27が存在していることから、チャネル保護膜26はサイドエッチングされることになり、そのサイドエッチング量は、例えば1μm?2μmである。
【0041】この等方性エッチングの際に、チャネル保護膜26とはエッチャントが同じであるSiN からなるゲート絶縁膜24が表出されるが、これは、SiN 膜をP-CVD法で成膜する際の条件を適切に選択することでフッ化水素酸系エッチング液に対するエッチングレートを大きく変化させることができるので、問題は起こらない。
【0042】具体的には、チャネル保護膜26を構成するSiN を成膜する際に、基板21の温度を低く維持する、ソースガスの希釈ガス(例えばH_(2)やN_(2)など)のうちのH_(2)ガスの流量比率を小さくする、或いは、ソースガス(SiH_(4)、NH_(3) )のうちのSiH_(4)の流量比率を小さくする、などの手段を採ることでチャネル保護膜26のエッチングレートを大きくすることができる。
【0043】なお、本工程、即ち、チャネル保護膜26のサイド・エッチングは、チャネル保護膜26及び活性層25をメサ状にパターニングしてから行っているが、活性層25のパターニングを行うことなく、チャネル保護膜26のみを始めから等方性エッチングし、そのパターニング及びサイド・エッチングを連続して行い、その後、レジスト膜27をマスクとする活性層25の異方性エッチングを行うようにしてもよい。何れにせよ、チャネル保護膜26のサイドエッチングを確実にするためには、前記の手段を採って、チャネル保護膜26のエッチングレートをゲート絶縁膜24のそれに比較して大きくしておくことが肝要である。
【0044】次に、図5に示すまでの工程を説明する。まず、レジスト剥離液中にレジスト膜27を浸漬してこれを除去してから、オスフィン(PH_(3))を含むガスの放電空間に曝すことにより、チャネル保護膜26の周辺に表出された活性層25の縁部に燐をドープし、n^(+) -a-Siからなる電極コンタクト領域25Aを形成する。
【0045】その燐のドーピング方法は、TFTマトリクスを製造する場合に多用されているP-CVD装置を利用して実施することが可能であるから大変簡便な手段である。その他の手段としては、活性層25の表出された部分に選択的に不純物を導入することができ、かつ活性化することができる技術であれば何れを採用してよい。
【0046】ちなみに、燐の気相ドーピング方法を例示すると、次の3つがある。
1通常の平行平板型P-CVD装置中に基板を入れてPH_(3) を含むガス(例えばPH_(3) と、H_(2),Ar,H_(2)などの希釈ガス)の放電空間に曝す方法(本実施例で採用した方法)。この方法については、第2実施例として詳述する。
2燐イオンのみを質量分析で分離抽出して用いる通常の燐イオン注入法。
【0047】3例えば、PH_(3) とH_(2)の混合ガスなどのプラズマソースから質量分析による分離無しでイオンを抽出し、プラズマ空間から離れた場所におかれた基板に電界加速してイオン注入する方法(イオンシャワー)。この場合、燐イオンの他に雑多のイオンが注入される(その一例として特開昭63-194326号公報を参照)。
【0048】その他に、チャネル保護膜26から露出した活性層25にn^(+) シリコン層を成膜してコンタクト領域を形成する方法もあるが、これによればパターニングを行って画素部となる領域のn^(+) シリコン層を除去する必要があり、マスク工程が増えることになるので適当でない。なお、電極コンタクト領域25Aへの不純物導入をイオンシャワーで行った場合には、次の工程に移る前に、薄いフッ化水素酸系エッチング液によるスライト・エッチングを行ったり、或いは、H _(2) プラズマ処理を行ってn^(+) -a-Siからなる電極コンタクト領域25A表面の自然酸化膜を除去してもよい。
【0049】次に、図6に示すまでの工程を説明する。まず、スパッタリング法を適用することにより、厚さが例えば80nmのITO膜と厚さが200nmのMo膜を順に形成する。なお、Mo膜は他の金属膜、例えばCr膜に代替することができる。この後に、リソグラフィー技術のレジストプロセスを適用することにより、画素電極、ソース電極、ドレイン電極、ドレインバスラインの各形成領域を覆うパターンのレジスト膜(図示せず)を形成してから、エッチング・ガスとして例えばBCl_(3)とCl_(2) の混合ガス 或いはSF_(6) ガス或いはCF_(4) とO_(2) の混合ガスなどから選択したガスを用いてプラズマエッチング法を適用することにより、Mo膜をパターニングする。
【0050】なお、静電気によるダメージを受けることが懸念される場合には、エッチャントを燐酸系エッチング液とするウェットエッチング法を適用してMo膜をパターニングしてもよい。次に、そのレジスト膜をマスクにしてそのまま使用し、エッチャントをHCl とHNO _(3) の混合液、或いはHCl とFeCl_(2) の混合液を用いるウェットエッチング法を適用することにより、ITO膜をパターニングする。
【0051】続いて、そのレジスト膜をマスクとして、エッチングガスをBCl_(3)とCl_(2) の混合ガスとするRIE法を適用することにより、前記マスクからはみ出ている電極コンタクト領域25Aの不用部分をエッチング除去する。これにより、ソース領域とドレイン領域の導通が断たれることになる。この後に、マスクとしてレジスト膜を除去する。
【0052】以上の工程を経ることにより、ITO膜並びにMo膜からなる二層膜で構成されたソース電極28、同じくその二層膜で構成されたドレイン電極29、同じくその二層膜で構成されたドレインバスライン30、およびITO膜からなる画素電極31が形成されたことになる。次に、図7、8、9に示す状態までの工程を説明する。」
c 【図6】(B)


(イ)引用例1発明について
上記(ア)の記載から、引用例1には、実質的に次の発明(以下、「引用例1発明」という。)が記載されているものと認められる。
「スパッタリング法を適用することにより、ガラス等の透明絶縁体からなる基板21上にTi膜を形成し、形成したTi膜をパターニングしてゲート電極22を形成し、
基板21およびゲート電極22上に、SiNからなるゲート絶縁膜24と、a-Siからなる活性層25と、SiNからなるチャネル保護膜26を順に形成し、
チャネル保護膜26上に、ゲート電極22上にのみゲート電極22よりも幅が狭いチャネル保護膜26を残すためのパターンをもつレジスト膜27を形成し、
チャネル保護膜26のみを等方性エッチングし、そのパターニング及びサイド・エッチングを連続して行い、その後、レジスト膜27をマスクとする活性層25の異方性エッチングを行い、
スパッタリング法を適用し、ITO膜とMo膜を順に形成し、この後に、リソグラフィー技術のレジストプロセスを適用することにより、チャネル保護膜26および活性層25上に、ソース電極およびドレイン電極を形成することにより製造された、
薄膜トランジスタにより駆動される液晶表示パネル。」
イ 引用例2について
(ア)引用例2の記載
原査定の拒絶の理由に引用された、特開2009-99847号公報(以下、「引用例2」という。)には、図面とともに、以下のことが記載されている。
a 「【0103】
本実施例のAM型OLEDディスプレイについて以下に説明する。
【0104】
図10は、本実施例に用いるガラス基板上の逆スタガー(ボトムゲート)型TFT素子である。本TFT素子の作成方法を以下に示す。
【0105】
まず、ガラス基板11にスパッタ法を用い透明伝導膜IZOを150nm成膜後、フォトリゾグラフィー法と塩酸を用いたウェットエッチング法により、ゲート電極12を形成する。
【0106】
続いて、スパッタ法によりa-SiO_(ｘ)による第1の絶縁膜13を200nm成膜する。その際、スパッタターゲットにはSiO_(2)ターゲットを用い、スパッタガスにAｒガスを用いる。
【0107】
次に、室温においてスパッタ法で活性層14として用いるa-IGZOの酸化物半導体膜を20nm成膜する。ここで、a-IGZO膜の安定化処理として、大気中で250℃において20分の安定化処理を行う。その後、活性層のパターニングを、フォトリゾグラフィー法と塩酸を用いたウェットエッチングにて行う。
【0108】
次に、活性層の保護とエッチングストップ機能のため、第2の絶縁膜15として、スパッタ法によりa-SiO_(ｘ)による絶縁層を100nm成膜する。その際、スパッタガスとしてO_(2)/Aｒ混合ガス比50%の酸化性雰囲気を用いる。その後、第2の絶縁膜のパターニングを、フォトリソグラフィー法とCF4ガスによるドライエッチングを用いて行う。
【0109】
次に、透明伝導膜ITOを150nmスパッタ法により成膜後、フォトリソグラフィー法と市販のITOエッチング液を用いたウェットエッチング法によりソース電極16、ドレイン電極17を形成する。
【0110】
こうして、図10に示す逆スタガー(ボトムゲート)型透明TFT素子を形成することができる。
【0111】
前記ゲート電極、ソース電極及びドレイン電極としてIZO、ITOなどの透明導電性酸化膜はもちろん、Ni、Cｒ、Rh、Mｏ、Nd、Ti、W、Ta、Pb、Alなどの金属や、これらを含む合金又はシリサイドも用いることができる。また、ゲート電極、ソース電極及びドレイン電極をそれぞれ別の材料で形成する、あるいは各電極の1部を別の材料で形成することも可能である。
【0112】
図10に示したTFTを用いて、AM型OLEDディスプレイの基本構成要素である画素を形成することができる。図11に、図10に示したTFTとOLED素子を含む構成例を示す。図10の構成部材と同一構成部材については同一符号を付して説明を省略する。
【0113】
図11において、アノード電極18はソース電極と接続され、貫通電極及び透明電極を構成する。アノード電極18の透明電極部分とカソード電極21との間に有機発光層20が設けられる。カソード電極21は例えば炭酸セシウムとアルミニウムとで構成される。19は平坦化膜を示す。
【0114】
本実施例のAM型OLEDディスプレイは、TFTに対し、250℃の安定化処理行っているため、電気的ストレス耐性が高い。従って、長時間でも駆動可能なAM型OLEDディスプレイが実現できる。
【0115】
又、本実施例では、ガラス基板上に作成するが、耐熱が250℃程度あるプラスチック基板でも同様に作成可能である。その場合、フレキシブルディスプレイも可能となる。
【0116】
さらに、本実施例の図10に示したTFTは、AM型OLEDディスプレイと同様に、AM型LCDや、他のAM型ディスプレイ、例えばAM型電気泳動素子反射ディスプレイにも用いることができる。
【産業上の利用可能性】
【0117】
本発明は、電気的ストレス耐性が良好な薄膜トランジスタに適用可能で、AM型OLEDディスプレイ、AM型LCDや、他のAM型ディスプレイ、例えばAM型電気泳動素子反射ディスプレイに用いることができる。」
(イ)引用例2記載事項について
上記(ア)の記載から、引用例2には、実質的に次の事項(以下、「引用例2記載事項」という。)が記載されているものと認められる。
「電気的ストレス耐性が良好な薄膜トランジスタを得るために、活性化層としてa-IGZOの酸化物半導体膜を用い、また、電気的ストレス耐性が良好な薄膜トランジスタをAM型LCDに用いること。」
ウ 対比・判断
(ア)本件補正発明と引用例1発明とを対比する。
a 引用例1発明の「ガラス等の透明絶縁体からなる基板21」,「ゲート電極22」,「ゲート絶縁膜24」,「SiNからなるチャネル保護膜26」,「ソース電極およびドレイン電極」および「薄膜トランジスタ」は、それぞれ本件補正発明の「基板」,「第1電極」,「第1絶縁膜」,「エッチング防止パターン」,「第2電極および第3電極」および「薄膜トランジスタ」に相当する。
b 引用例1発明の「a-Siからなる活性層25」は、本件補正発明の「酸化物半導体パターン」と、薄膜トランジスタの「チャネル領域を形成するための半導体層」である点で共通する。
c 引用例1発明の「チャネル保護膜26および活性層25上に」形成された「ソース電極およびドレイン電極」は、本件補正発明の「前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極」と、「前記エッチング防止パターンおよび」「チャネル領域を形成するための半導体層」「上の第2電極および第3電極」である点で共通する。
d 引用例1発明は「基板21およびゲート電極22上に、SiNからなるゲート絶縁膜24と、a-Siからなる活性層25と、SiNからなるチャネル保護膜26を順に形成し」、その後、「チャネル保護膜26のみを等方性エッチングし、そのパターニング及びサイド・エッチングを連続して行」った上で「レジスト膜27をマスクとする活性層25の異方性エッチングを行」っているから、「ゲート絶縁膜24」は、「チャネル保護膜26」の下の部分と、「チャネル保護膜26」が上にない部分とが存在していると認められる。
そうすると、引用例1発明の「チャネル保護膜26」は、本件補正発明の「前記第1絶縁膜は、前記エッチング防止パターンの下に配置された第1領域および前記第1領域の外部に配置された第2領域を含」むことと同様の構成を有していると認められる。
e 引用例1発明は「薄膜トランジスタにより駆動される液晶表示パネル」であるから、「液晶表示パネル」は「薄膜トランジスタ」を含んでいるといえる。そうすると、引用例1発明の「液晶表示パネル」は、本件補正発明の「薄膜トランジスタを含むパネル」に相当する。
f そうすると、本件補正発明と引用例1発明とは、以下(イ)の点で一致し、また、以下(ウ)の点で相違する。
(イ)一致点
「基板と、
前記基板上の第1電極と、
前記第1電極上の第1絶縁膜と、
前記第1絶縁膜上のチャネル領域を形成するための半導体層と、
前記チャネル領域を形成するための半導体層上のエッチング防止パターン、および
前記エッチング防止パターンおよび前記チャネル領域を形成するための半導体層上の第2電極および第3電極を含み、
前記第1絶縁膜は、前記エッチング防止パターンの下に配置された第1領域および前記第1領域の外部に配置された第2領域を含む薄膜トランジスタを含むパネル。」
(ウ)相違点
[相違点1]
本件補正発明は「チャネル領域を形成する半導体層」が「酸化物半導体パターン」であるのに対して、引用例1発明は「チャネル領域を形成する半導体層」が「a-Siからなる活性層25」である点。
[相違点2]
本件補正発明は「前記第1領域の厚さは、前記第2領域の厚さより大きく」なっているのに対して、引用例1発明は「第1領域」と「第2領域」の厚さの大小について明記されていない点。
[相違点3]
本件補正発明は「前記酸化物半導体パターンの両側面と前記第1絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置」しているのに対して、引用例1発明は「a-Siからなる活性層25」の両側面と、「a-Siからなる活性層25」と重畳される領域の「ゲート絶縁膜24」の両側面との関係について明記されていない点。
(エ)以下、上記相違点について検討する。
[相違点1]について
引用例2に記載されているように、電気的ストレス耐性が良好な薄膜トランジスタを得るために、活性化層として「a-IGZOの酸化物半導体膜」を用いることは公知の技術である。
そして、引用例1発明の「液晶表示パネル」において、「薄膜トランジスタ」がより電気的ストレス耐性が良好な「薄膜トランジスタ」により構成された方が望ましいことは自明のことであり、電気的ストレス耐性が良好な「薄膜トランジスタ」を得るために、引用例1発明の「a-Siからなる活性層25」を「a-IGZOの酸化物半導体膜」とすることは当業者が適宜為し得たものであると認められる。
[相違点2]について
引用例1【0039】に「エッチングガスとしてBCl_(3)とCl_(2) の混合ガス、或いはCF_(4) とO_(2)の混合ガスを使用するRIE法を適用することにより、チャネル保護膜26及び活性層25を異方性にエッチングして、ゲート電極22よりも幅が狭い形状にパターニングする。」と記載されているように、引用例1に記載された「異方性エッチング」は「SiNからなるチャネル保護膜26」をエッチングするから、SiNをエッチングすると認められる。
そうすると、引用例1発明の「レジスト膜27をマスクとする活性層25の異方性エッチングを行」った際に、異方性エッチングが行われ「活性層25」が取り除かれた時に、「活性層25」が取り除かれた領域の下にある「SiNからなるゲート絶縁膜24」もエッチングガスに曝され、エッチングされると認められる。
そして、引用例1発明の「レジスト膜27」は、「チャネル保護膜26を残すためのパターンをもつ」ものであるから、「レジスト膜27」の下の「チャネル保護膜26」は残され、「レジスト膜27」が上に無い「チャネル保護膜26」は、「チャネル保護膜26のみを等方性エッチング」することによって除去されること、また、「活性層25の異方性エッチング」は、「レジスト膜27をマスク」としているから、「レジスト膜27」の下はエッチングされないことを考慮すると、引用例1発明の「ゲート絶縁膜24」の「チャネル保護膜26」の下である「第1領域」の厚さは、「ゲート絶縁膜24」の「第1領域の外部に配置された第2領域」の厚さより大きくなっていると認められるから、相違点2は実質的相違点ではない。
[相違点3]について
[相違点2]で検討したように、引用例1発明の「ゲート絶縁膜24」は、「活性層25の異方性エッチング」を行った際に、異方性エッチングが行われ「活性層25」が取り除かれた時に、「活性層25」が取り除かれた領域の下にある「SiNからなるゲート絶縁膜24」もエッチングガスに曝され、エッチングされるから、「活性層25」の両側面と「ゲート絶縁膜24」のうち「活性層25」と重畳される領域の両側面が互いに同一直線上に位置する構造になっていると認められる。
そして、これと同様にして、[相違点1]で検討したように、引用例1発明の「活性層25」を「a-IGZOの酸化物半導体膜」とした際に、「a-IGZOの酸化物半導体膜」の両側面と「ゲート絶縁膜24」のうち「a-IGZOの酸化物半導体膜」と重畳される領域の両側面が互いに同一直線上に位置する構造とすることは当業者が適宜為し得たものであると認められる。
エ 請求人の主張について
請求人は、平成28年1月26日付の意見書において
「2.2 補正後の本願発明の課題・目的及び作用・効果
補正後の請求項1によると、第1絶縁膜(ゲート絶縁膜32)の厚さが、エッチング防止パターンの下に配置された第1領域にて、その外部の領域である第2領域におけるよりも大きくなっています。この第1領域は、補正後の請求項2などから明らかなように、第1絶縁膜(ゲート絶縁膜32)がエッチングされていない領域であり、実際には、本願図12のように、酸化物半導体パターン(42a)と重畳する領域です。
したがって、第1絶縁膜(ゲート絶縁膜32)について、酸化物半導体パターン(42a)に重畳する領域と、それ以外の領域との間で、段差を有するようにすることができます。そして、この段差の箇所にて、第2電極(ソース電極65)及び第3電極(ドレイン電極66)が、酸化物半導体パターン(42a)の側面の少なくとも一部を覆うようにすることができます。

本願発明は、TFTを形成するなどの目的で、配線または導電層パターンが第1電極(ゲート電極24)の縁の段差部をまた(跨)いで延びる場合に、段差部での断線を効果的に防止するという、斬新な課題及び目的の設定に基づきなされたものです。
本願発明によると、具体的には、第2電極(ソース電極65)及び第3電極(ドレイン電極66)が跨いで延びる段差部が、本願図9に示すように、小刻みの階段状となっています。すなわち、図9に示すように、第2電極(ソース電極65)は、絶縁基板(10)上の第1絶縁膜(ゲート絶縁膜32)上→ゲート電極24上の第1絶縁膜(ゲート絶縁膜32)上→酸化物半導体パターン(酸化物半導体層42a)上→エッチング防止パターン上と、階段状に形成されます。これによって、第2電極を滑らかに層状に形成することができ、断線を効果的に防ぐことができます。第3電極も同様に階段状に滑らかに形成されます。」
旨主張している。
しかしながら、本件補正発明は、「第1電極(ゲート電極24)」について「前記基板上の第1電極、前記第1電極上の第1絶縁膜と、」としか記載されておらず、「配線または導電層パターンが第1電極(ゲート電極24)の縁の段差部をまた(跨)いで延びる」との限定は行っていない。
そうすると、本件補正発明は本願【図9】に示すような「第1電極」による段差を含む小刻みの階段状となっているもの以外に、「第1電極」の幅が「エッチング防止パターン」の幅より狭いために、「第1電極」による段差がないものも含んでいる。
そして、後者の場合、「前記酸化物半導体パターンの両側面と前記第1絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置」することにより生ずる段差は、「第1の領域」と「第2の領域」の厚さが同じ場合に比べ大きくなり、「第1の領域」と「第2の領域」の厚さが同じ場合に比べ、段差部での断線がしやすくなる構造となる。
そのため、本件補正発明に関する「断線を効果的に防ぐことができます。」という、請求人の上記主張は採用できない。
オ 進歩性についての結論
そして、上記相違点を総合的に勘案しても、本件補正発明の奏する作用効果は、引用例1発明及び引用例2に記載された公知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
よって、本件補正発明は、引用例1発明および引用例2記載の公知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができず、特許出願の際独立して特許を受けることができないものである。
3 むすび
「2 補正の適否について」で検討したとおり、本件補正発明は、特許出願の際独立して特許を受けることができるものではない。
したがって、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 補正却下の決定を踏まえた検討
1 本願発明
平成28年9月30日付けの手続補正は、上記のとおり却下されたので、本願の請求項1に係る発明(以下、「本願発明」という。)は、平成28年1月26日付けの手続補正書によって補正された特許請求の範囲の請求項1に記載された事項により特定される次のとおりのものである。
「基板と、
前記基板上の第1電極と、
前記第1電極上の第1絶縁膜と、
前記第1絶縁膜上の酸化物半導体パターンと、
前記酸化物半導体パターン上のエッチング防止パターン、および
前記エッチング防止パターンおよび前記酸化物半導体パターン上の第2電極および第3電極を含み、
前記第1絶縁膜は、前記エッチング防止パターンの下に配置された第1領域および前記第1領域の外部に配置された第2領域を含み、
前記第1領域の厚さは、前記第2領域の厚さより大きい薄膜トランジスタを含むパネル。」
2 引用例
原査定の拒絶の理由に引用された引用例1および2には、上記「第2 [理由]2(2)」に記載したとおりの事項が記載されている。
3 対比・判断
本願発明は、上記「第2 [理由]」で検討した本件補正発明から、上記「第2 [理由]2(1)」に記載した補正事項イに係る限定を省いたものである。
そうすると、本願発明の構成要件を全て含み、更に他の要件を付加したものに相当する本件補正発明が、前記「第2 [理由]2(2)」に記載したとおり、引用例1および2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例1および2に記載された発明に基づいて当業者が容易に発明をすることができたものである。
4 むすび
以上のとおり、本願発明は、引用例1および2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

したがって、本願は他の請求項について検討するまでもなく拒絶されるべきものである。

よって、結論のとおり審決する。
 
審理終結日 2017-04-27 
結審通知日 2017-05-09 
審決日 2017-05-22 
出願番号 特願2014-229801(P2014-229801)
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 市川 武宜、川原 光司、岩本 勉  
特許庁審判長 深沢 正志
特許庁審判官 飯田 清司
小田 浩
発明の名称 薄膜トランジスタパネル  
代理人 山下 託嗣  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ