• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特39条先願 取り消して特許、登録 G01N
審判 査定不服 2項進歩性 取り消して特許、登録 G01N
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 G01N
管理番号 1334124
審判番号 不服2016-16208  
総通号数 216 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-12-28 
種別 拒絶査定不服の審決 
審判請求日 2016-10-31 
確定日 2017-11-21 
事件の表示 特願2015- 94037「発熱点検出方法及び発熱点検出装置」拒絶査定不服審判事件〔平成27年 9月17日出願公開、特開2015-165241、請求項の数(10)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、2012年(平成24年)7月11日(優先権主張 平成23年7月13日)を国際出願日として出願した特願2013-523964号の一部を、平成27年5月1日に新たに出願したものであって、平成28年6月13日付けで拒絶理由が通知され、同年8月10日に意見書が提出され、同年8月31日付けで拒絶査定(以下、「原査定」という。)されたところ、同年10月31日に拒絶査定不服審判の請求がなされたものである。その後当審において平成29年8月4日付けで拒絶理由(以下、「当審拒絶理由」という。)が通知され、同年10月6日に意見書及び手続補正書が提出されたものである。


第2 本願発明
本願請求項1-10に係る発明(以下、それぞれ「本願発明1」-「本願発明10」という。)は、平成29年10月6日付けの手続補正により補正された特許請求の範囲の請求項1-10に記載された事項により特定される発明であり、本願発明1は当審にて分説し、以下のとおりA)-G)の見出しを付した。

「A)集積回路の発熱点の深さを検出する発熱点検出方法であって、
B)前記集積回路に4Hz以下である第1の周波数の第1の電気信号を供給し、それに応じて前記集積回路から検出される発熱量の変化を示す第1の検出信号を取得する第1の検出ステップと、
C)前記集積回路に前記第1の周波数と異なる4Hz以下である第2の周波数の第2の電気信号を供給し、それに応じて前記集積回路から検出される発熱量の変化を示す第2の検出信号を取得する第2の検出ステップと、
D)前記第1の電気信号と前記第1の検出信号との間の第1の位相差、及び前記第1の周波数の平方根である第1の値を求める第1の取得ステップと、
E)前記第2の電気信号と前記第2の検出信号との間の第2の位相差、及び前記第2の周波数の平方根である第2の値を求める第2の取得ステップと、
F)前記第1の位相差及び第1の値並びに第2の位相差及び第2の値と、下記式
【数1】


(ただし、bxは、観測点での発熱の位相遅延、fは、前記電気信号の周波数、ρは、前記集積回路の密度、qは、前記集積回路の比熱、κは、熱伝達係数)とに基づいて、前記発熱点の深さ情報xを得る算出ステップと、
G)を備える発熱点検出方法。」


第3 引用文献、引用発明等
1 引用文献1について
(1)引用文献1に記載された事項
原査定の拒絶の理由に引用された、本願の優先日前に頒布された刊行物である引用文献1(Christian Schmidt et al.,"Localization of electrical defects in system in package devices using Lock-in Thermography",Electronic System-Integration Technology Conference (ESTC), 2010 3rd,IEEE,2010年 9月13日,p.1-5)には、図面とともに次の事項が記載されている(日本語訳は当審が作成した。また、下線は当審にて付した。以下同様。)。

(引1a)「Abstract
The paper deals with demonstration of Lock-in Thermography (LIT) as a new key-method for the defect localization in modern microelectronic devices. After an introduction into the operational principle and recent advantages of LIT, three different case studies for defect localization at multi-chip, flip-chip, and stacked die devices will be presented followed by physical root cause analysis, using mechanical cross sectioning and SEM investigations.」(第1頁左欄1-10行目)

(日本語訳)「概要
この論文では、最新のマイクロエレクトロニクスデバイスの欠陥位置特定のための新しい重要な方法としてロックインサーモグラフィ(LIT)のデモンストレーションを扱うものである。LITの動作原理と最近の利点を紹介した後、マルチチップ、フリップチップ、スタックドダイデバイスにおける欠陥位置特定の3つの異なるケーススタディが提示され、機械的切断法とSEM調査を用いて、物理的な根本原因の解析が行なわれる。」

(引1b)「Operational principle of Lock-in Thermography
LIT works on the principle of detecting heat produced by applying a supply voltage to the defective area. LIT bases on the principle of thermal imaging combined with noise reduction by applying a certain frequency (so called lock-in frequency) which triggers the electrical signal driving the device under test. The duty cycle is fixed to 50% which basically switches the device between two different voltage states. A high sensitive IR camera is imaging the device surface.」(第1頁左欄最下行-同頁右欄9行目)

(日本語訳)「ロックインサーモグラフィの動作原理
LITは、欠陥領域に電源電圧を印加することにより発生する熱を検出する原理に基づいている。LITは、被検査デバイスを駆動する電気信号をトリガする特定の周波数(いわゆるロックイン周波数)を印加することにより、ノイズ低減と組み合わされた熱イメージングの原理に基づいている。デューティサイクルは50%に固定されており、基本的にデバイスを2つの異なる電圧状態に切り替える。高感度のIRカメラがデバイスの表面を撮像している。」

(引1c)「LIT investigations at stacked die devices
For a third case study, LIT is applied to defective stacked die devices enabling 3D defect localization. This investigations are more complex own to the fact that not only one layer of a specific material (e.g. mould compound) but several layer with different thermal properties (e.g. die attach tape, silicon, mould compound) are covering the defective area. Therefore, the resulting phase shift between excitation signal and thermal response at the surface is the summation of the phase shifts produced by each layer, separately. To overcome this limitation, LIT is not performed by one, but a range of lock-in frequencies which enables a finger print relation ship of phase shift and lock-in frequencies to the defect position inside of the stack. The more layers the heat has to propagate, the higher are slope and offset of the resulting graph. The method is described in detail in [6].
For the investigation of this relation ship, a point heat source was generated by circuit editing, Figure 10.
As a next step, a silicon die (thickness ~185 μm) was attached to cover the defective area and LIT was applied over a certain range of lock-in frequencies. This procedure was repeated 3 times, generating a stacked die device with a defined buried defect. This experiment enables the investigation of the resulting phase shift in relation to each attached die, Figure 11.
The relationship between phase shift and applied lock-in frequency can be described basically as a square-root function (dashed line). Figure 11 shows that the slope and offset of this function are related to the number of material layers above the defect. The other way around, knowing the thermal properties and comparing the theoretical behaviour to experimental results enables a defect depth determination. Even if this method is still under development, it shows clearly the potential of 3D LIT defect localization for recent and future stacked die devices.」(第4頁左欄11行目-同頁右欄11行目)

(日本語訳)「積層ダイデバイスにおけるLIT調査
3番目のケーススタディでは、LITは欠陥のある積層ダイデバイスに適用され、3Dでの欠陥位置特定を可能にする。この調査は、特定の材料の1つの層(例えば、モールドコンパウンド)だけでなく、異なる熱特性を有するいくつかの層(例えば、ダイアタッチテープ、シリコン、モールドコンパウンド)が欠陥領域を覆っているいう事実によって、より複雑なものとなる。したがって、励起信号と表面における熱的応答との間で結果的に生じる位相シフトは、各層によって別々に生成された位相シフトの和である。この制限を克服するために、LITは1つだけではなく、スタック内の欠陥位置についての位相シフトとロックイン周波数の特徴的な関係性を示すロックイン周波数の範囲について実行される。熱が伝播しなければならない層が多いほど、結果として得られるグラフの傾きとオフセットが高くなる。この方法については、[6]に詳述されている。
この関係の調査のために、図10のように回路編集(circuit editing)によりポイント熱源を生成した。
次のステップとして、欠陥領域をカバーするためにシリコンダイ(厚さ約185μm)を取り付け、LITをある一定範囲のロックイン周波数にわたって適用した。この手順が3回繰り返されて、定義された埋め込み欠陥を有する積層ダイデバイスを生成した。この実験により、図11のように、取り付けられた各ダイに関連した結果の位相シフトを調べることができます。
位相シフトとロックイン周波数の関係は、基本的に平方根関数(破線)として記述できます。図11は、この関数の傾きとオフセットが、欠陥の上の材料層の数に関連していることを示しています。熱特性を知り、実験結果と理論的挙動を比較することで、欠陥深さの決定が可能になります。この方法はまだ開発中ですが、最近および将来の積層ダイデバイスの3D LIT欠陥位置特定の可能性をはっきりと示しています。」

(引1d)図11は、以下のようなものである。


図11から、LITのロックイン周波数として4Hz以下の複数の周波数を含むことが読み取れる。

(2)引用文献1に記載された発明
上記(引1a)-(引1d)の下線部の事項を整理すると、引用文献1には、以下の発明(以下「引用発明」という。)が記載されている。
なお、引用発明の認定の根拠となった対応する摘記箇所等を付記した。

「被検査デバイスを駆動する電気信号をトリガする特定の周波数(いわゆるロックイン周波数)を印加し、欠陥領域に電源電圧を印加することにより発生する熱を検出する原理に基づく、ロックインサーモグラフィ(LIT)法を用いる((引1a)、(引1b))、
積層ダイデバイスにおけるLIT調査において、LITを4Hz以下の複数の周波数を含む一定範囲のロックイン周波数にわたって適用するものであり、ここで、励起信号と表面における熱的応答との間の位相シフトとロックイン周波数の関係は、基本的に平方根関数(破線)として記述でき、この関数の傾きとオフセットが、欠陥の上の材料層の数に関連しており、熱特性を知り、実験結果と理論的挙動を比較することで、欠陥深さの決定が可能になる、積層ダイデバイスの3D LIT欠陥位置特定方法((引1c)、(引1d))。」

2 引用文献2について
原査定で引用された、本願の優先日前に頒布された刊行物である特表2008-545232号公報(以下「引用文献2」という。)には、その【0064】段落の記載からみて、「ロックインサーモグラフィ技術において、IR検出器からの画像は、印加される交流電圧の周波数f_(R)の倍数の周波数nf_(R)と同期されたコンピュータで取り込まれることが好ましい」という技術的事項が記載されている。

3 引用文献3について
原査定で引用された、本願の優先日前に頒布された刊行物である米国特許出願公開第2009/0297017号明細書(以下「引用文献3」という。)には、その【0091】段落の記載からみて、「カメラは、テストサンプルに流す周期的な電流と同期しており、ロックイン法が多数の画像を繰り返し取得するために用いられる」という技術的事項が記載されている。

4 引用文献4について
原査定で引用された、本願の優先日前に頒布された刊行物である特開平11-337511号公報(以下「引用文献4」という。)には、その【0044】段落の記載からみて、「コンピュータ本体24が素子駆動回路25の電力供給のタイミングに対応させて赤外線カメラ22の撮影タイミングを制御することにより、ICチップ2の発熱の過渡応答などの経時変化を撮影することも可能である」という技術的事項が記載されている。


第4 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると、次のことがいえる。

ア A)、G)について
引用発明の「欠陥領域に電源電圧を印加することにより発生する熱を検出する原理に基づく、ロックインサーモグラフィ(LIT)法」を用いて「積層ダイデバイス」の「欠陥深さの決定」を行なう「積層ダイデバイスの3D LIT欠陥位置特定方法」は、本願発明1の「集積回路の発熱点の深さを検出する発熱点検出方法」に相当する。

イ B)、C)について
引用発明の「4Hz以下の複数の周波数を含む一定範囲のロックイン周波数にわたって適用」し「励起信号と表面における熱的応答」を取得することは、あるロックイン周波数の信号を印加して、そのときの表面における熱的応答を取得するステップを、ロックイン周波数を変えながら複数回行なうことを意味しているから、そのうちの2回の測定は、本願発明1の「前記集積回路に4Hz以下である第1の周波数の第1の電気信号を供給し、それに応じて前記集積回路から検出される発熱量の変化を示す第1の検出信号を取得する第1の検出ステップと、前記集積回路に前記第1の周波数と異なる4Hz以下である第2の周波数の第2の電気信号を供給し、それに応じて前記集積回路から検出される発熱量の変化を示す第2の検出信号を取得する第2の検出ステップ」に相当する。

ウ D)、E)について
引用発明が、「励起信号と表面における熱的応答との間の位相シフトとロックイン周波数の関係」を得るために、各ロックイン周波数において「励起信号と表面における熱的応答との間の位相シフト」を求めていることは明らかである。
したがって、引用発明の「励起信号と表面における熱的応答との間の位相シフトとロックイン周波数の関係」を「記述」することと、本願発明1の「前記第1の電気信号と前記第1の検出信号との間の第1の位相差、及び前記第1の周波数の平方根である第1の値を求める第1の取得ステップと、前記第2の電気信号と前記第2の検出信号との間の第2の位相差、及び前記第2の周波数の平方根である第2の値を求める第2の取得ステップと」は、「前記第1の電気信号と前記第1の検出信号との間の第1の位相差」「を求める第1の取得ステップと、」「前記第2の電気信号と前記第2の検出信号との間の第2の位相差」「を求める第2の取得ステップ」である点で共通する。

したがって、本願発明1と引用発明との間には、次の一致点、相違点がある。

(一致点)
「集積回路の発熱点の深さを検出する発熱点検出方法であって、
前記集積回路に4Hz以下である第1の周波数の第1の電気信号を供給し、それに応じて前記集積回路から検出される発熱量の変化を示す第1の検出信号を取得する第1の検出ステップと、
前記集積回路に前記第1の周波数と異なる4Hz以下である第2の周波数の第2の電気信号を供給し、それに応じて前記集積回路から検出される発熱量の変化を示す第2の検出信号を取得する第2の検出ステップと、
前記第1の電気信号と前記第1の検出信号との間の第1の位相差を求める第1の取得ステップと、 前記第2の電気信号と前記第2の検出信号との間の第2の位相差を求める第2の取得ステップとを有する」

(相違点)
(相違点1)深さ位置の算出方法について、本願発明1は「前記第1の位相差及び第1の値並びに第2の位相差及び第2の値と、下記式
【数1】


(ただし、bxは、観測点での発熱の位相遅延、fは、前記電気信号の周波数、ρは、前記集積回路の密度、qは、前記集積回路の比熱、κは、熱伝達係数)とに基づいて、前記発熱点の深さ情報xを得る算出ステップ」を備えるのに対し、引用発明はそのような構成を備えていない点。

(相違点2)「第1の取得ステップ」及び「第2の取得ステップ」において、本願発明1は「前記第1の周波数の平方根である第1の値」及び「前記第2の周波数の平方根である第2の値を求める」のに対し、引用発明はそのような構成を備えていない点。

(2)判断
上記相違点1について検討する。
引用発明は、「励起信号と表面における熱的応答との間の位相シフトとロックイン周波数の関係は、基本的に平方根関数(破線)として記述でき、この関数の傾きとオフセットが、欠陥の上の材料層の数に関連しており、熱特性を知り、実験結果と理論的挙動を比較することで、欠陥深さの決定が可能になる」ものであるが、引用文献1には、欠陥深さを決定するための具体的な計算手法について開示がされていない。
そして、上記相違点1に係る本願発明1の構成は、引用文献2-4には記載も示唆もされておらず、本願の優先日前に周知の技術的事項であったとも認められない。

したがって、上記相違点2について判断するまでもなく、本願発明1は、当業者であっても引用発明、引用文献2-4に記載された技術的事項に基づいて容易に発明をすることができたものであるとはいえない。

2 本願発明2-10について
本願発明2-10も、上記相違点1に係る本願発明1の構成である「前記第1の位相差及び第1の値並びに第2の位相差及び第2の値と、下記式
【数1】


(ただし、bxは、観測点での発熱の位相遅延、fは、前記電気信号の周波数、ρは、前記集積回路の密度、qは、前記集積回路の比熱、κは、熱伝達係数)とに基づいて、前記発熱点の深さ情報xを得る」という構成を備えるものであるから、本願発明1と同様の理由により、当業者であっても、引用発明、引用文献2-4に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。


第5 原査定の概要及び原査定についての判断
原査定は、請求項1-4、6-11、13-14について上記引用文献1に基づいて、請求項5、12について上記引用文献1-4に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができないというものである。
しかしながら、平成29年10月6日付け手続補正により補正された請求項1-10は、「前記第1の位相差及び第1の値並びに第2の位相差及び第2の値と、下記式
【数1】

(ただし、bxは、観測点での発熱の位相遅延、fは、前記電気信号の周波数、ρは、前記集積回路の密度、qは、前記集積回路の比熱、κは、熱伝達係数)とに基づいて、前記発熱点の深さ情報xを得る」という構成を有するものとなっており、上記のとおり、本願発明1-10は、上記引用発明及び上記引用文献2-4に記載された技術的事項に基づいて、当業者が容易に発明をすることができたものではない。
したがって、原査定を維持することはできない。


第6 当審拒絶理由について
1 特許法第36条第6項第1号について
当審では、請求項1、8、請求項2,9を引用しない請求項3-7、10-14について、「周波数の平方根と位相差とを用いてさえいればどのような演算で求めても、位相オフセットを除去した深さ情報を得られる」という点は、発明の詳細な説明に記載されていないとの拒絶の理由を通知しているが、平成29年10月6日付けの手続補正によって、「4Hz以下である第1の周波数」「の平方根である第1の値」、「第1の周波数と異なる4Hz以下である第2の周波数」「の平方根である第2の値」、「前記第1の位相差」及び「第2の位相差」と、「下記式
【数1】

(ただし、bxは、観測点での発熱の位相遅延、fは、前記電気信号の周波数、ρは、前記集積回路の密度、qは、前記集積回路の比熱、κは、熱伝達係数)とに基づいて、前記発熱点の深さ情報xを得る」と補正された結果、この拒絶の理由は解消した。

2 特許法第36条第6項第2号について
当審では、請求項1-14の「第1の変数」「第2の変数」という記載の意味が不明確であるとの拒絶の理由を通知しているが、平成29年10月6日付けの手続補正書において、それぞれ「第1の値」「第2の値」と補正された結果、この拒絶の理由は解消した。

3 特許法第39条第2項について
当審では、請求項2、9及び請求項2、9を引用する請求項3-7、10-14に係る発明は、それぞれ、同日出願である特願2013-523964号(特許第5745629号)の特許された請求項2、9及び請求項2、9を引用する請求項3-7、10-14に係る発明と同一のものであるとの拒絶の理由を通知しているが、平成29年10月6日付けの手続補正によって、「4Hz以下である第1の周波数」「の平方根である第1の値」、「第1の周波数と異なる4Hz以下である第2の周波数」「の平方根である第2の値」、「前記第1の位相差」及び「第2の位相差」と、「下記式
【数1】

(ただし、bxは、観測点での発熱の位相遅延、fは、前記電気信号の周波数、ρは、前記集積回路の密度、qは、前記集積回路の比熱、κは、熱伝達係数)とに基づいて、前記発熱点の深さ情報xを得る」と補正された結果、この拒絶の理由は解消した。


第7 むすび
以上のとおり、本願発明1-10は、当業者が引用発明及び引用文献2-4に記載された技術的事項に基づいて容易に発明をすることができたものではない。
したがって、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2017-11-09 
出願番号 特願2015-94037(P2015-94037)
審決分類 P 1 8・ 537- WY (G01N)
P 1 8・ 4- WY (G01N)
P 1 8・ 121- WY (G01N)
最終処分 成立  
前審関与審査官 北川 創  
特許庁審判長 伊藤 昌哉
特許庁審判官 松岡 智也
信田 昌男
発明の名称 発熱点検出方法及び発熱点検出装置  
代理人 黒木 義樹  
代理人 長谷川 芳樹  
代理人 阿部 寛  
代理人 柴山 健一  
代理人 諏澤 勇司  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ