• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1334280
審判番号 不服2016-15942  
総通号数 216 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-12-28 
種別 拒絶査定不服の審決 
審判請求日 2016-10-26 
確定日 2017-12-01 
事件の表示 特願2014-529882「接合障壁アレイのエレメントのための凹部を用いるショットキー・ダイオード」拒絶査定不服審判事件〔平成25年 3月14日国際公開、WO2013/036724、平成26年11月17日国内公表、特表2014-530486、請求項の数(23)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成24年(2012年)9月7日(パリ条約による優先権主張 外国庁受理2011年9月11日,米国)を国際出願日とする出願であって,その手続の経緯は以下のとおりである。
平成26年 5月13日 手続補正
平成26年 7月10日 審査請求
平成27年 6月30日 拒絶理由通知
平成27年10月 2日 意見書・手続補正
平成28年 6月28日 拒絶査定(以下,「原査定」という。)
平成28年10月26日 審判請求・手続補正
平成29年 3月 7日 上申書
平成29年 7月14日 拒絶理由通知(以下,「当審拒絶理由」という。)
平成29年10月12日 意見書・手続補正(以下,「当審補正」という。)

第2 本願発明
本願の請求項1ないし23に係る発明(以下,それぞれ「本願発明1」ないし「本願発明23」という。)は,当審補正で補正された特許請求の範囲の請求項1ないし23に記載された事項により特定される次のとおりのものと認められる。
「【請求項1】
半導体デバイスであって,
アクティブ領域をもつ第1面と,複数の接合障壁エレメント凹部とを有するドリフト層であって,前記ドリフト層は,第1導電型のドーピング材料によりドープされ,エッジ終端領域と関連し,前記エッジ終端領域は,前記アクティブ領域と実質的に横方向で隣接し,エッジ終端構造を含み,前記エッジ終端領域は前記第1面からドリフト層の中に延びるエッジ終端凹部を有し,前記エッジ終端構造は前記エッジ終端凹部に形成された複数のガード・リングを含む,ドリフト層と,
ショットキー接合を形成するために前記第1面の前記アクティブ領域の上にあるショットキー層と,
複数の第1のドープされた領域であって,前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び,前記複数の第1のドープされた領域は,第1のドープ濃度で前記第1導電型とは逆の第2導電型のドーピング材料によりドープされ,前記ドリフト層において前記ショットキー接合の下に接合障壁エレメントのアレイを形成し,前記アクティブ領域は前記ドリフト層のメサに設けられ,前記アクティブ領域の周りの前記ドリフト層の前記第1面はメサ・ガード・リング凹部を含み,メサ・ガード・リングは,前記メサ・ガード・リング凹部あたりに延びており,前記メサ・ガード・リングは,前記第1のドープ濃度とは異なる第2のドープ濃度で,前記第2導電型のドーピング材料によりドープされている,複数の第1のドープされた領域と,
前記エッジ終端凹部の底面から前記エッジ終端領域の下の前記ドリフト層の中に延びている凹部ウェルであって,前記凹部ウェルは第2の導電型のドーピング材料でドープされる,凹部ウェルと,
を含み,前記複数のガード・リングは前記エッジ終端凹部の前記底面に形成され,前記凹部ウェルの中に延びる,半導体デバイス。
【請求項2】
請求項1に記載の半導体デバイスであって,前記複数の接合障壁エレメント凹部のそれぞれは,少なくとも1つの側部と1つの底部とを有し,前記複数の第1のドープされた領域のそれぞれは,前記複数の接合障壁エレメント凹部のうちの対応するものにおける前記少なくとも1つの側部および前記1つの底部のあたりで,前記ドリフト層内へと延びる,
半導体デバイス。
【請求項3】
請求項1に記載の半導体デバイスであって,前記接合障壁エレメントのアレイにおける接合障壁エレメントは,前記ドリフト層内で互いに分離されている,半導体デバイス。
【請求項4】
請求項1に記載の半導体デバイスであって,前記複数の接合障壁エレメント凹部のうちの少なくとも1つのものの深さは少なくとも0.1ミクロンである,半導体デバイス。
【請求項5】
請求項4に記載の半導体デバイスであって,前記複数の接合障壁エレメント凹部のうちの少なくとも1つのものの幅は少なくとも0.5ミクロンである,半導体デバイス。
【請求項6】
請求項1に記載の半導体デバイスであって,前記複数の接合障壁エレメント凹部のうちの少なくとも1つのものの幅は少なくとも0.5ミクロンである,半導体デバイス。
【請求項7】
請求項1に記載の半導体デバイスであって,前記エッジ終端凹部の前記底面は複数のガード・リング凹部を含み,前記複数のガード・リングのうちの少なくとも幾つかのものは,前記複数のガード・リング凹部のうちの対応するもののあたりで前記ドリフト層の中へと延びる第2のドープされた領域であり,前記第2のドープされた領域は,前記第2導電型のドーピング材料でドープされている,半導体デバイス。
【請求項8】
請求項7に記載の半導体デバイスであって,前記エッジ終端凹部と前記複数のガード・リングとは,実質的に前記アクティブ領域の周りに延びている,半導体デバイス。
【請求項9】
請求項1に記載の半導体デバイスであって,前記メサ・ガード・リングは実質的に前記ショットキー層の周りに延び,前記メサ・ガード・リングは,前記ショットキー層と前記複数のガード・リングとの間にある,半導体デバイス。
【請求項10】
請求項1に記載の半導体デバイスであって,前記ショットキー層は,金属から形成される,半導体デバイス。
【請求項11】
請求項10に記載の半導体デバイスであって,前記ショットキー層における前記金属はタンタルを含む,半導体デバイス。
【請求項12】
請求項10に記載の半導体デバイスであって,前記ショットキー層における前記金属は,チタニウムとクロミウムとアルミニウムとからなるグループのうちの少なくとも1つを含む,半導体デバイス。
【請求項13】
請求項10に記載の半導体デバイスであって,前記ショットキー層における前記金属は本質的にタンタルからなる,半導体デバイス。
【請求項14】
請求項1に記載の半導体デバイスであって,前記ショットキー接合は0.9電子ボルト未満の障壁高さを有する,半導体デバイス。
【請求項15】
請求項1に記載の半導体デバイスであって,前記ドリフト層は,主に前記第1導電型のドーピング材料を用いて段階的様式でドープされ,前記ドリフト層は,前記第1面の近くでは低いドーピング濃度を有し,前記第1面とは実質的に反対の側にある第2面の近くでは意図的に高くしたドーピング濃度を有する,半導体デバイス。
【請求項16】
請求項1に記載の半導体デバイスであって,前記ドリフト層は炭化けい素を含む,半導体デバイス。
【請求項17】
請求項1に記載の半導体デバイスであって,前記ドリフト層と前記ショットキー層とはショットキー・ダイオードの一部である,半導体デバイス。
【請求項18】
請求項17に記載の半導体デバイスであって,順方向バイアスされたときに,少なくとも440アンペア/センチメートル^(2)のDC電流密度をサポートする,半導体デバイス。
【請求項19】
請求項17に記載の半導体デバイスであって,順方向バイアスされたときに,少なくとも500アンペア/センチメートル^(2)のDC電流密度をサポートする,半導体デバイス。
【請求項20】
請求項17に記載の半導体デバイスであって,逆方向バイアス・アノード-カソード・キャパシタンスに対するDC順方向バイアス電流密度の比率は,少なくとも0.275アンペア/ピコファラッド(A/pF)であり,逆方向バイアス・アノード-カソード電圧は,前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される,半導体デバイス。
【請求項21】
請求項17に記載の半導体デバイスであって,逆方向バイアス・アノード-カソード・キャパシタンスに対するDC順方向バイアス電流密度の比率は,少なくとも0.3アンペア/ピコファラッド(A/pF)であり,逆方向バイアス・アノード-カソード電圧は,前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される,半導体デバイス。
【請求項22】
請求項17に記載の半導体デバイスであって,逆方向バイアス・アノード-カソード・キャパシタンスに対するDC順方向バイアス電流密度の比率は,少なくとも0.35アンペア/ピコファラッド(A/pF)であり,逆方向バイアス・アノード-カソード電圧は,前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される,半導体デバイス。
【請求項23】
請求項1に記載の半導体デバイスであって,前記ドリフト層と前記ショットキー層とは炭化けい素ショットキー・ダイオードの一部である,半導体デバイス。」

第3 原査定の理由の概要
1 理由1(特許法第29条第2項)について
・請求項1?6,12,14?29
・引用文献等1?5,9?11
補正によって,本願発明は限定されたが,補正により追加された「第2の導電型のドーピング材料でドープされ」,「ドリフト層における前記エッジ終端領域の底面の下に形成され」る「凹部ウェル」については,引用文献1(特に図1Cの右側の段差を参照)に「接合終端拡張(JTE)6c」として記載され,また,引用文献2(特に図2のターミネーション領域T参照)に「p型領域4」としてそれぞれ記載されている。
したがって,請求項1?6,12,14?29に係る発明は,引用文献1?5に記載された発明の寄せ集めにすぎないとした拒絶理由は解消していない。
ここで,請求項1?6,12,14?29に係る発明は,「凹部ウェル」と「ガード・リング」との関係が必ずしも明らかではないが,図8?9に示されているように相対的に高不純物濃度の「ガード・リング」(36)が,相対的に低不純物濃度の「凹部ウェル」(34)の中に設けられているものであると善解したとしても,そのような構成は,例えば引用文献9(特に図14,及び図面説明箇所参照),引用文献10(特に図4,及び図面説明箇所参照),引用文献11(特に図7,及び図面説明箇所参照)に記載されているように周知のものであるから,引用文献1?5に記載された発明を寄せ集めるにあたり,引用文献1記載発明の「接合終端拡張(JTE)6c」の中に,引用文献3記載発明の「溝9」及び「JTE層5」を設けたものとすること,又は,引用文献2記載発明の「p型領域4」の中に,引用文献3記載発明の「溝9」及び「JTE層5」を設けたものとすることは,当業者が容易になし得たことである。
(なお,請求項1に係る発明は,補正によって,補正前の請求項1に記載されていた「エッジ終端凹部」という発明特定事項が削除されているから,引用文献5の図7Bに記載された発明において,単に上記した例えば引用文献9の図14,引用文献10の図4,引用文献11の図7に記載された周知の終端構造を適用するという論理付けによっても,進歩性は否定される。)
よって,請求項1?6,12,14?29に係る発明は,引用文献1?5に記載された発明及び例えば引用文献9?11に記載された周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
・請求項7?11
・引用文献等1?6,9?11
ショットキー電極に用いる金属材料は,必要とする素子特性に応じて適宜選択し得た事項にすぎず,例えば引用文献6(特に段落0026,0033,0038?0041参照)に記載されているような周知の材料を選択することに困難性はない。
よって,請求項7?11に係る発明は,引用文献1?5に記載された発明及び例えば引用文献6,9?11に記載された周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
・請求項13
・引用文献等1?5,7?11
・備考
ドリフト層のドーピング濃度を傾斜させる技術は,例えば引用文献7(特に図10,及び図面説明箇所参照),引用文献8(特に図2,及び図面説明箇所参照)に記載されているように周知技術である。
よって,請求項13に係る発明は,引用文献1?5に記載された発明及び例えば引用文献7?11に記載された周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
2 理由2(特許法第36条第6項第2号)について
・請求項7
補正後の請求項7には,「前記ショットキー層は,低障壁が可能な金属から形成される,半導体デバイス」と記載され,補正により,「障壁高さを低くできる金属」から「低障壁が可能な金属」に改められたが,「低障壁」の程度が依然として不明確である結果,どの「金属」が含まれるのか依然として明確でないから,請求項7に係る発明の範囲が不明確である。
よって,請求項7に係る発明は明確でないから,この出願は,特許請求の範囲の記載が,特許法第36条第6項第2号に規定する要件を満たしていない。
<引用文献等一覧>
引用文献1 特表2009-532902号公報
引用文献2 特開2003-197921号公報
引用文献3 国際公開第2009/116444号
引用文献4 特開2004-055586号公報
引用文献5 特表2011-521471号公報
引用文献6 特開2000-101100号公報
引用文献7 特表2000-512075号公報
引用文献8 特開2000-261006号公報
引用文献9 特開2008-034646号公報
引用文献10 特開2008-147362号公報
引用文献11 特開2009-277806号公報

第4 当審拒絶理由の概要
この出願の下記の請求項に係る発明は,その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
記 (引用文献等については引用文献等一覧参照)
引 用 文 献 等 一 覧(当審注:引用文献番号は原査定に合わせた。)
引用文献1 特表2009-532902号公報
引用文献9 特開2008-034646号公報
引用文献5 特表2011-521471号公報
引用文献3 国際公開第2009/116444号
引用文献6 特開2000-101100号公報
引用文献7 特表2000-512075号公報
・請求項1について
・引用文献等 1,9
・備考
本願発明と引用文献1(段落0031-0033,図1C)に記載された発明(「引用発明」)とを対比すると,引用発明の「p形トレンチ領域4」のトレンチ,「n形ドリフト領域3及び8」,「接合終端拡張(JTE)6c」,「ショットキーコンタクトを形成する金属」及び「p形トレンチ領域4」は,それぞれ本願発明の「接合障壁エレメント凹部」,「ドリフト層」,「エッジ終端構造」,「ショットキー層」及び「第1のドープされた領域」に相当する。また,引用文献1(図1C)には,接合終端拡張が凹部の底面からドリフト層の中に延びていることが記載されている。
すると本願発明と引用発明とは下記相違点で相違する。
相違点:本願発明において「エッジ終端構造は複数のガード・リングを含み,前記複数のガード・リングは前記エッジ終端凹部の前記底面に形成され,前記凹部ウェルの中に延びる」のに対し,引用発明においてはこのようになっていない点。
前記相違点について検討すると,引用文献9(段落0041-0043,図14,なお,第1のp^(-)型層6と第2のp^(-)型層7との濃度について段落0013参照。)には,第2のp^(-)型層7の中に複数のリングを有することが記載されており,これは,第2のp^(-)型層7の深さを深くすることにより,JTE外側の角における電界集中を緩和しドーズのマージンを拡げるためのものである(段落0043)から,引用発明におけるJTEについてJTE外側の角における電界集中を緩和しドーズのマージンを拡げるために,引用文献2に記載された第2のp^(-)型層7の中に複数のリングを有することを採用することが,動機づけられるというべきである。
したがって,本願発明は,引用文献1,9に記載された発明に基づいて,当業者が容易に発明をすることができたものである。
・請求項2について
・引用文献等 1,9,5
・備考
第1のドープされた領域が,トレンチの側部及び底部のあたりで延びることは,引用文献5(段落0080-0082,図7A及びB)を参照。
・請求項3について
・引用文献等 1,9,5
・備考
接合障壁エレメントが互いに分離されていることは,引用文献5(図2)参照。
・請求項4-6について
・引用文献等 1,9
・備考
接合障壁エレメント凹部の深さや幅は,引用文献1(段落0026)に記載されているように,当業者が容易に設計できることである。
・請求項7,8について
・引用文献等 1,9,3
・備考
ガードリング凹部がアクティブ領域の周りに延びていることは,引用文献3(「溝9」,[0013]-[0018],図1)を参照。
・請求項9,10について
・引用文献等 1,9,3
・備考
メサガードリングについては,引用文献1に記載された「母線5」を参照。また,凹部とすることは,引用文献3を参照。
・請求項11-15について
・引用文献等 1,9,6
・備考
ショットキー接合を生じる金属やその結果としての障壁の高さについては,引用文献6(段落0026,0033,0040-0041)を参照。
・請求項16について
・引用文献等 1,9,7
・備考
段階的様式でドープすることは,引用文献7(19頁24行-20頁11行)参照。
・請求項17-24について
・引用文献等 1,9
・備考
引用発明は,SiCを用いた接合障壁ショットキー整流器であるから,DC電流密度や逆方向バイアスキャパシタンスについて,高性能を有すると認められる。

第5 引用文献
1 引用文献1の記載
(1)引用文献1
引用文献1には,図面とともに,次の記載がある。(下線は当審で付加した。以下同じ。)
ア 「【技術分野】
【0001】
本発明は,全般に垂直p^(+)-n接合を有する接合障壁ショットキー整流器あるいはダイオード,および特にエピタキシャル成長ドリフト層,および埋め込まれていてもいなくともよいp^(+)-n接合を形成するエピタキシャルオーバーグロースドリフト領域および自己平坦化ショットキーコンタクト領域を有するこのようなデバイスに関する。デバイスは炭化ケイ素などのワイドバンドギャップ半導体材料において形成することができる。」
イ 「【0020】
p^(+)-n接合を形成する方法およびこれらの方法によって製造されるデバイスを本明細書に記載する。1つの実施形態によると,方法は平坦なN^(-)ドリフト層の上面にP^(+)層をエピタキシャル成長させた後,P^(+)層をドリフト層までエッチバックして,延長P^(+)領域を含み,且つ1つあるいはそれ以上の母線を含んでも良いパターン形成P^(+)層を形成することを含む。1つの実施形態によると,母線はデバイス外縁周囲の全てのP^(+)フィンガーを共に接続して外部の金属とショットキーコンタクト金属のコンタクトを可能とすることにより,サージ保護のための伝導性変調電流を提供する埋め込まれたp^(+)-n接合構造の順方向バイアスを可能とする。
【0021】
デバイスはエッジ終端構造を有する。エッジ終端構造はP^(+)ガードリング,エピタキシャル成長あるいはイオン注入によるP型接合終端拡張(JTE),あるいは「深い」メサエッジ終端(すなわちエピタキシャルN^(-)ドリフト層およびP^(+)層を全てエッチダウンしてN^(+)基板に達したメサ)を含むが,これに限定されない。」
ウ 「【0026】
P^(+)トレンチの深さあるいはフィンガーの高さ,P^(+)フィンガーの幅,第2のN^(-)領域を充填するための隣り合う2つのP^(+)フィンガーの距離,および第1のドリフト層および第2のドリフト層のドーピング濃度は,当業者に周知の数式に従って選択して低いR_(on)およびV_(F)とする一方,オフ状態において全てのP^(+)領域の間で連続するドリフト層の空乏をなお発生させて,ショットキー金属と第2のN^(-)ドリフト領域の表面インターフェースに存在するショットキー障壁から空乏領域内の高電界をスクリーニングすることができる。」
エ 「【0031】
これ以降,炭化ケイ素(SiC)を半導体材料として用い,本発明の実施形態が記載された付属の図面を参照しながら,半導体デバイスおよび方法をより詳細に記載する。
【0032】
図1A?ADは,異なるエッジ終端構造を例示した,接合障壁ショットキー(JBS)整流器と呼ばれる半導体デバイスの二次元模式図である。図1A?1Dに示すように,同じ伝導型のエピタキシャル成長バッファ層2の有無にかかわらず,電気的にp型とすることもn型とすることもできる,炭化ケイ素基板1上にデバイスを構築することができる。n型基板を用いる場合,デバイスは第1のエピタキシャル成長n型ドリフト層3,および続いてp型トレンチ領域4,これに続いてドーピング濃度が第1のドリフト層と同じであっても異なっていてもよい,第2の自己平坦化エピタキシャル再成長n型ドリフト領域8を含む。図示するように,p型領域は母線5を含む。デバイスの構造は,従来のフォトリソグラフィおよびプラズマドライエッチングによって区画することができる。第2のドリフト領域上にショットキーコンタクトを形成する金属は,露出したp型領域上のオーミックコンタクトと接続して,ウェーハの上面に連続した陽極10を形成する一方で,基板の背面上のn型領域とのオーミックコンタクトにより陰極11が形成される。図1Aおよび1Bに示すように,P^(+)ガードリング領域6(a)および6(b)は,図1Aに示すように不動態化絶縁層9と接触することも,あるいは図1Bに示すように低ドーピングn型ドリフト層8に埋め込むこともできる。
【0033】
図1Cは,露出したP^(+)フィンガーおよび母線領域を有するJBS整流器の二次元模式図である。図1Cは接合終端拡張(JTE)6cおよびメサエッジ終端6d構造も例示する。」
オ 図1Cには,p型トレンチ領域4及び母線5の上面と接触して陽極10が形成されること,第1のn型ドリフト層3の上にp型トレンチ領域4,第2のn型ドリフト領域8及びp型の母線5が形成されること,第1のn型ドリフト層3の上面にp型接合終端拡張6cが形成されること,複数のp型トレンチ領域4は複数の第2のn型ドリフト領域8の間に形成されること,が記載されていると認められる。
カ 図3Bには,p型トレンチ領域4が横方向に配列されること,が記載されていると認められる。
(2)引用発明1
前記(1)より,引用文献1には次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「半導体デバイスであって,第1のn型ドリフト層3の上にp型トレンチ領域4,第2のn型ドリフト領域8及びp型の母線5が形成され,第2のn型ドリフト領域8上にショットキーコンタクトを形成する金属はp型トレンチ領域4及び母線5の上面と接触して陽極10を形成し,エッジ終端構造として第1のn型ドリフト層3の上面にp型接合終端拡張6cを含むこと。」
2 引用文献2の記載
(1)引用文献2
引用文献2には,図面とともに,次の記載がある。
ア 「【0013】
【発明の実施の形態】以下,本発明の好適な実施例を図1から図8を参照して説明する。
《第1実施例》図1は本発明の第1実施例の,炭化珪素(SiC)の半導体材料を用いた高耐電圧半導体装置の上面図である。第1実施例の半導体装置は設計耐電圧が12kVのSiCpnダイオードであり,具体例の縦及び横の寸法はともに8mm(8mm×8mm)である。図2は図1のII-II断面図であり,図1の右半分の断面を示している。図2において,下面に第1の電極のカソード電極50を有する厚さ約350μmの,高不純物濃度のn型SiCのドレイン層1として働く基板の上に,厚さ約100μmの低不純物濃度のn型SiCのドリフト層2を形成している。カソード電極50には端子50Aが設けられることもある。ドリフト層2の左側部分には,厚さ約2μmの低不純物濃度,例えば1×10^(17)atm/cm^(3)の,活性領域生成層であるp型層3をエピタキシャル成長法により形成している。活性領域生成層は,通電時にドリフト層2に電荷を注入して,半導体装置をオン状態にする。p型層3の形成過程で,不純物濃度を制御して,p型層3の上層部3Aの不純物濃度を1×10^(19)atm/cm^(3)程度に高くする。p型層3の上にチタン等の金属膜による,縦横の寸法がともに7mm(7mm×7mm)の第2の電極のアノードコンタクト電極52を形成し,アノードコンタクト電極52の,図において左端部に金等による第3の電極のアノード電極51を設けている。図1の上面図に示すように,アノードコンタクト電極52及びアノード電極51は,それぞれ略四角形で,ダイオードの中央領域に同心に形成されている。アノード電極51には接続用の端子51Aが設けられることもある。
【0014】図2において,ドリフト層2をメサエッチング法の一種の反応性イオンエッチング法により浅くエッチングして,ターミネーション領域Tを形成する。ターミネーション領域Tの上面からホウ素又はアルミニウム等のイオン打ち込みをしてp型領域4を形成する。その幅(図の左右方向の長さ)は,約200μmである。p型領域4の不純物濃度は10^(16)から10^(19)atm/cm^(3)の範囲にするのが好ましい。ドリフト層2の端部領域,すなわちターミネーション領域Tの右端部(図1では外周部)には,幅が約200μmのn型のチャネルストッパー領域5を形成している。p型領域4とチャネルストッパー領域5の間隔は,約100μmである。ターミネーション領域Tの表面,ターミネーション領域Tに近接するp型層3の斜面及びアノードコンタクト電極52の表面には二酸化珪素や窒化珪素などの薄膜による表面保護膜のパッシベーション膜16が形成されている。パッシベーション膜16の膜厚は,0.4μmから5μmの範囲である。図1の上面図に示す縦及び横の寸法がともに8mm(8mm×8mm)のSiCダイオードでは,アノード電極51の端部R3は,ターミネーション領域Tの左の端部R4から最大で約1mm離れており,右の端部R1からは約1.5mm離れている。」
イ 図2には,エッチングされたターミネーション領域の上面にp型領域4とn型のチャネルストッパー領域5が形成されること,が記載されていると認められる。
(2)引用発明2
前記(1)より,引用文献2には次の発明(以下,「引用発明2」という。)が記載されていると認められる。
「高耐圧半導体装置において,エッチングされたターミネーション領域の上面にp型領域4とn型のチャネルストッパー領域5が形成されること。」
3 引用文献3の記載
(1)引用文献3
引用文献3には,図面とともに,次の記載がある。
ア 「[0013] (実施の形態1)
本実施の形態に於いては,本発明に係る半導体装置の一例として,ショットキーバリアダイオードの構造及びその製造方法について記載する。
[0014] ここで,図1は,本実施の形態に係る半導体装置を示す上面図である。又,図2は,上面図1の断線A1-A2に関する縦断面図である。以下では,本実施の形態に記載の半導体装置の各断面図は,当該半導体装置の上面図1の断線A1-A2に関する縦断面図を表しているものとする。尚,図1に於いては,図示の便宜上,図2に於いて示す絶縁膜7及び各JTE層5に対応して配設されている溝9の図示化は省略されている。
[0015] 図2に示すショットキーバリアダイオードの終端構造は,(1)n^(+)型半導体基板1の上面上に成膜されたn^(-)型半導体層(第1導電型の半導体層に該当)2と,(2)n^(-)型半導体層2の主面2S上に形成された,ショットキー電極として機能する第1電極3と,(3)n^(-)型半導体層2の主面2Sの内で第1電極3の端部3Eの直下に位置する部分及び端部3Eの周辺部の直下に位置する部分2SPからn^(-)型半導体層2の内部に向けて,リング状に第1電極3を取り囲む様に形成された第1のp型(第2導電型に相当)半導体層から成るGR層4と,(4)GR層4から離間してGR層4の周囲を取り囲む様に,n^(-)型半導体層2の主面2Sの内で端部3Eの上記周辺部よりも外側に位置する部分からn^(-)型半導体層2の内部に向けてリング状に穿設された複数個の溝9と,(5)各溝9毎に,溝9の底部9B及び側面9Sの両部からn^(-)型半導体層2の内部に向けて,GR層4を取り囲む様にリング状に形成された,第2のp型半導体層から成る複数個のJTE層5と,(6)GR層4の表面2SPと各JTE層5の表面とを覆う様に,第1電極3の端部3Eの上面上及び端部3Eよりも外側に位置するn^(-)型半導体層2の主面2Sの部分上に設けられた絶縁膜7と,(7)n^(+)型半導体基板1の裏面上に形成された,オーミック電極として機能する第2電極6とを有する。
[0016] 図1の上面図に示す様に,GR層4は第1電極3の端部3E(図2)の周囲をリング状に全体的に取り囲んでおり,GR層4と離間して形成されたリング状の複数のJTE層5の各々が,第1電極3及びGR層4を全体的に取り囲んでいる。尚,GR層4の形状はリング状に限定されるものではなく,例えば四角形の様な形状であっても良い。要は,GR層4が第1電極3の端部周囲を全体的に取り囲んでいれば良い。同様に,各溝9及びその直下の各JTE層5の形状も一例であるリング形状に限定されるものではなく,要は,各溝9及びその直下の各JTE層5が第1電極3及びGR層4を全体的に取り囲み得る形状を有していれば良い。これらの点は,後述する各変形例でも同等に成立つことである。
[0017] GR層4は,その表面がn^(-)型半導体層2の主面2S上に形成された第1電極3の端部3Eの裏面と接触することで,逆方向電圧の印可時に第1電極3の端部3E(特にそのコーナー部)に発生する電界集中を緩和するためのGRとして機能する。
[0018] 各JTE層5は,対応する溝9の底部9B及び側面9Sの直下に形成されており,GR層4と離間してGR層4の周囲に於いてリング状に位置する様に配置されている。n^(-)型半導体層2のGR層4よりも外側に位置する主面2Sには,複数個の溝9が形成され,それぞれの溝9にJTE層5が形成される。各JTE層5は,互いに離間して配置される。JTE層5は,逆方向電圧の印可時にGR層4の端部(コーナー部)に於いて発生する電界集中を緩和するためのJTEとして機能する。従って,JTE層5を図2の様に複数個形成した方が,GR層4の端部に於ける電界緩和効果が高くなる。勿論,溝9及びその直下に位置するJTE層5の数が1つの場合に於いても,GR層4の端部に於ける電界緩和効果が得られるので,溝9及びその直下に位置するJTE層5の数が1つとなる様に設定しても良い。この点は,後述する各変形例においても妥当する。」
イ 図1には,JTE層5が第一電極3の周りに形成されること,が記載されていると認められる。
(2)引用発明3
前記(1)より,引用文献3には,次の発明(以下,「引用発明3」という。)が記載されていると認められる。
「ショットキーバリアダイオードにおいて,JTE層を対応する溝の底部及び側面の直下に形成し,各溝及びその直下の各JTE層が第1電極を全体的に取り囲む形状を有すること。」
4 引用文献4の記載
(1)引用文献4
引用文献4には,図面とともに,次の記載がある。
ア 「【0001】
【発明の属する技術分野】
本発明は,ショットキー接合とPN接合とが並存した構造を有するJunction Barrier Controlled Schottky(以下JBSと称す)に関し,さらに詳細にはプラナー構造を用いた高速・中電流・中耐圧型JBS半導体装置の実現にあたり,その順電圧降下VFの低減と逆回復時間trrの短縮(トレード・オフ)に最適な電子線の照射条件の決定方法や,その製造方法に関するものである。」
イ 「【0015】
【発明の実施の形態】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
まず,図1を参照して本JBSの構造につき説明する。図1は本発明の一実施形態のJBSを示す断面図(下部)と平面図(上部)である。なお,本実施形態においては,P型活性領域4が前記第二導電型活性領域に対応し,N^(-)型領域3が前記第一導電型領域に対応する。
【0016】
図1に示すように本JBSは,N^(+)型の半導体基板1と,半導体基板1上にN^(-)型でエピタキシャル成長により形成された半導体層2とを備える。
半導体層2の表層中央部には表面視円形状の多数のP型活性領域4が不純物導入によりに等間隔に形成され,これらを包囲するようにP型のガードリング5が形成される。半導体層2の表層最外周部にはN^(+)型又はP^(+)型のチャネルストップ領域6がガードリング5と間隔を隔てて不純物導入により形成される。半導体層2の残存部がN^(-)型領域3となる。」
ウ 図1には,P型活性領域4が表面視縦及び斜め30度線上に配列されること,が記載されていると認められる。
(2)引用発明4
前記(1)より,引用文献4には次の発明(以下,「引用発明4」という。)が記載されていると認められる。
「JBSにおいて,P型活性領域が表面視縦及び斜め30度線上に配列されること。」
5 引用文献5の記載
(1)引用文献5
引用文献5には,図面とともに,次の記載がある。
ア 「【技術分野】
【0001】
(発明の分野)
本発明は,半導体デバイスおよび半導体デバイスの製造に関し,より詳細には,接合型バリアショットキー(JBS)ダイオードおよびかかるダイオードの製造に関する。」
イ 「【0080】
図7Aおよび7Bは,別の実施例に係わる構造体/方法を示す。これら図に示されるように,ドリフト層214内にトレンチ320をエッチングすることにより,サージ保護領域316のサブ領域326を形成できる。これらサブ領域326は,プラズマエッチング,誘導結合プラズマ(ICP),電子サイクロトロン共振(ECR)などのドライエッチング技術を使い,フッ素をベースとする化学薬品,例えばSF_(6),CHF_(3)を使用して,エッチングできる。
【0081】
トレンチ320は,約0.3μm?約1μmまでの深さdまでエッチングできる。トレンチを形成した後に,サブ領域326を形成するように注入マスク315を介し,トレンチ320内にイオン310,例えばアルミおよび/またはホウ素のようなp型のイオンを注入できる。これらイオンは,例えば1×10^(15)cm^(-2)のドーズ量および300keVまでのエネルギーで注入できる。これらイオンはトレンチ320の側壁に注入できるよう,30°の傾斜角で注入できる。更に25℃の温度で注入を実行できる。後に理解できるように,隣接するサブ領域326の間の垂直チャンネル326Aの深さLは,トレンチ320の深さdと注入物の接合深さとの合計となる。したがって,より高い抵抗を有するより長い垂直チャンネル326Aを得ることができる。」
ウ 図7A及び7Bには,トレンチ320の側部及び底部のあたりにサブ領域326を形成すること,が記載されている。
(2)引用発明5
前記(1)より,引用文献5には次の発明(以下,「引用発明5」という。)が記載されていると認められる。
「JBSダイオードにおいて,トレンチの側部及び底部のあたりにp型のサブ領域を形成すること。」
6 引用文献6の記載
(1)引用文献6
引用文献6には,図面とともに,次の記載がある。
ア 「【0014】
【発明の実施の形態】以下,本発明の実施形態を図面を参照して説明する。
(実施形態1)以下のようにして図1に示すようなショットキーダイオードを作製し,作製したショットキーダイオードの評価等を行った。」
イ 「【0026】なお,シリサイドを形成する金属Mとしては,仕事関数が5.2以下のものがSiCに対するバリアの高さが小さく,オン抵抗を下げることができる。金属MとしてはTi以外に,La,Zr,Hf,V,Nb,Ta,Cr,Mo,W,Mn,Re,Ni,Ru,Pd,Lu,Fe,Os,Ir,Co,Rh,Ptがあげられる。また,SiC中のSiとの反応を抑制する観点から,金属シリサイドMSi_(x) 中のSiの割合は所定以上,具体的にはxが0.3以上,さらに好ましくは1以上とすることが好ましい。」
ウ 「【0033】以上のようにして作製したサンプルに対して,電圧と容量の関係からビルトイン電圧を求めバリアハイトを求めた。なお,比較例としてTiをショットキー電極としたものも同様に作製し,バリアハイトを求めた。その結果,Tiの場合は0.9eVのバリアハイトであったが,本実施形態の場合には各試料とも0.2?0.8eVの範囲内であった。ばらつきは見られたが,どちらかというとScの割合が少ないほうがバリアハイトの値が大きい傾向であった。」
エ 「【0040】(実施形態5)第1の金属としてLaを,第2の金属としてAlを用い,これらを基板温度200℃で同時に蒸着して,La_(3) Al,LaAl_(2) をショットキー電極として用いた2種類のショットキーダイオードを第3の実施形態と同様に作製した。また,比較例として,Laをショットキー電極とした試料も作製した。
【0041】測定の結果,SiCとのショットキー接合のバリアハイトは,La_(3) Alでは0.4eV,LaAl_(2) では0.6eVであった。また電極にLaAl_(2) を用いた試料に対してアニールを行った。逆方向に100Vの電圧を印加した場合,300℃のアニールでは10^(-4)(A)のリーク電流であったが,800℃のアニールでは10^(-6)(A)に低下した。なお,電極にLaのみを用いた試料では800℃でのアニールによって電極が凝集してしまったが,電極にLaAl_(2) を用いた試料では形状に特に変化は見られなかった。
(実施形態6)第1の金属としてSc,Y或いはランタン系のLa,Ce,Gd,Ndを用い,第2の金属としてRu,Ag,Co,Zn,Cd,Hg,Ga,In,Tl,Sn,Pb,Sb,Bi,Pt,Auを用い,第1の金属/第2の金属の比率が0.3?3の合金をショットキー電極とした。作製方法は第3の実施形態と同様であり,また同様にバリアハイトを評価した。」
(2)引用発明6
前記(1)より,引用文献6には次の発明(以下,「引用発明6」という。)が記載されていると認められる。
「SiCに対するショットキー電極として,仕事関数が5.2以下の金属または合金を用いること。」
7 引用文献7の記載
(1)引用文献7
引用文献7には,図面とともに,次の記載がある。
ア 「発明の分野
本発明は,整流器,特に金属・半導体整流素子とその製造方法に関する。」(9頁3-4行)
イ 「しかしながら,およそ60ボルトの際立ってより高い逆降伏電圧が図10Aの整流器,とりわけ,第1の導電型不純物の濃度がなるべく,第2の表面12bから陰極領域12cへの方向(y軸で示された方向)に,約5×10^(16)cm^(-3)未満,より好ましくは2×10^(16)cm^(-3)未満から,約1×10^(17)cm^(-3)より大きな値まで単調増加するようにドリフト領域12dを不均一にドープすることによって達成できる。この方向は第2の表面12bと,陽極18とメサ14によって形成されたショットキー整流接合部とに直交する。特に,ドリフト領域12dでの第1の導電型不純物の濃度は,第2の表面12bにおいて,好ましくは約1×10^(16)cm^(-3)であり,非整流接合部において,好ましくは約3×10^(17)cm^(-3)である。同じく図10Bによって最も良く示されているように,ドリフト領域12dでの第1の導電型不純物の濃度分布はなるべく線形傾斜分布となるようにするのが良いが,しかしながら,階段,曲線,または類似的な傾斜分布も利用できる。当業者に理解されるであろうように,第1の導電型不純物の上記分布は,陰極領域12cの上にドリフト領域12dをエピタキシャル的に成長させることによって,かつ,成長時間の関数として第1の導電型不純物の濃度を変えるようにコンピュータ制御によって本来の場所でドープすることによって実現できる。」(19頁24行-20頁11行)
(2)引用発明7
前記(1)より,引用文献7には次の発明(以下,「引用発明7」という。)が記載されていると認められる。
「金属・半導体整流素子において,単調増加するようにドリフト領域を不均一にドープすること。」
8 引用文献8の記載
(1)引用文献8
引用文献8には,図面とともに,次の記載がある
ア 「【0001】
【発明の属する技術分野】本発明は,一導電型半導体層上に特定の不純物を含有するエピタキシャル層が形成されたショットキー接合形成用半導体基板と,この半導体基板表面に金属層が設けられたショットキー接合構造を有する半導体素子と,ショットキーバリアダイオードに関する。」
イ 「【0022】
【発明の実施の形態】以下,本発明の実施の形態について,図面を参照して詳細に説明する。図1は,本発明のショットキーバリアダイオードの一例である。図1のショットキーバリアダイオード1は,シリコン基板2,エピタキシャル層(以下,エピ層)3,金属層4,ガードリング5,5,酸化膜6,6,電極7,8とからなる。
【0023】シリコン基板2は,シリコンのバルク結晶から切り出されたものに,不純物としてヒ素あるいはアンチモン等を,公知の技術を用いて,インゴットの引上過程で特定濃度含有させて製造した,n型の半導体基板(一導電型半導体層)である。エピ層3は,エピタキシャル成長によって形成した,たとえば3?10μmの膜厚のシリコン薄膜からなるn型半導体基板であり,シリコン基板2と同様の不純物を含有する。この不純物の濃度は,エピタキシャル成長の工程時に制御されて,本発明に特徴的な深さ方向の分布を有する。これについては,後述する。本発明のショットキー接合形成用半導体基板は,シリコン基板2とエピ層3からなる。金属層4は,たとえばクロム,モリブデン,タングステン等の金属を,真空蒸着やスパッタリングなどの方法で薄膜に形成したもので,バリアメタルとして機能する。
【0024】ガードリング5,5は,p型半導体領域であり,金属層4の縁部における,逆方向電圧に対する耐圧特性が中心部より低下する現象を防ぐために形成されている。酸化膜6,6は,シリコン酸化膜からなり,絶縁膜および保護膜としての役目を担う。電極7はアノード側,電極8はカソード側の電極である。したがって,ショットキーバリアダイオード1では,図中の上から下に電流が流れるよう電圧をかける場合に順方向電圧(V_(F)),逆向きに電圧をかける場合に逆方向電圧(V_(R))となる。
【0025】前述したようにエピ層3は,本発明に特有の不純物の濃度分布を有する。この濃度分布について図2に基づいて説明する。図2中の実線は,図1のショットキーバリアダイオード1のエピ層3について,不純物の濃度分布(a),空間電荷分布(b),所定の大きさの逆方向電圧を印加したときの電界強度(c),を深さ方向の位置に対応させて示したもので,(b)(c)については,既知の方法を用い,計算により求めた値である。図2(a),(b),(c)いずれも,一点鎖線間がエピ層3に対応し,その区間より左側が金属層4,右側がシリコン基板2に対応する。また,図2(a),(b),(c)の縦軸は相対値である。」
(2)引用発明8
前記(1)より,引用文献8には次の発明(以下,「引用発明8」という。)が記載されていると認められる。
「ショットキーバリアダイオードにおいて,n型エピ層の不純物濃度が深さ方向の分布を有すること。」
9 引用文献9の記載
(1)引用文献9
引用文献9には,図面とともに,次の記載がある。
ア 「【0013】
図1に示すように,第1の実施形態のショットキーバリアダイオードは,n^(+) 型SiC半導体基板1上にエピタキシャル成長されたn^(-)型SiC半導体層2に形成されている。n^(-)型半導体層2の表面には,JTE構造としての低不純物濃度の第1のp^(-)型領域6が形成されている。第1のp^(-)型領域6は,ショットキー電極3と一部重なり接続しており,電極3の周囲に広がっている。さらに第1のp^(-)型領域6の外側に,これに接してこれより低濃度の第2のp^(-)型領域7が形成されている。第2のp^(-)型領域7の不純物濃度は,第1のp^(-)型領域6の不純物濃度よりも低く設定されている。さらに,n^(-)型半導体層2の表面端部にはn^(+) 型チャネルストッパ領域8が形成されている。また,第2のp^(-)型領域7の外側端部と,n^(+) 型チャネルストッパ領域8の内側端部は離隔している。」
イ 「【0041】
(第5の実施形態)
図14は,本発明の第5の実施形態に係る半導体装置の断面図である。第4の実施形態と同一箇所には同一番号を付して,重複する説明を省略する。
【0042】
第5の実施形態が第4の実施形態と異なる点は,第2のp^(-) 型層7の深さを第1のp^(-) 型層6よりも深くし,第1のp^(-) 型層6を下及び横から包み込むようにし,かつ第2のp^(-) 型層7の中に第1のp^(-) 型層6と同程度の濃度を有する複数のリング6´を有するようにしじたことである。
【0043】
第2のp^(-) 型層7の深さを深くすることにより,横方向電界の遮断効果を高めることが可能となる上,JTE外側の角における電界集中を緩和することができ,かつドーズのマージンを広げることが可能となる。」
ウ 図14には,第2のp^(-) 型層7の中に複数のリング6´を有すること,が記載されていると認められる。
(2)引用発明9
前記(1)より,引用文献9には次の発明(以下,「引用発明9」という。)が記載されていると認められる。
「ショットキーバリアダイオードにおいて,JTE構造として第2のp^(-) 型層7の中に複数のリング6´を有すること。」
10 引用文献10の記載
(1)引用文献10
引用文献10には,図面とともに,次の記載がある。
ア 「【0026】
図4に,半導体装置13の要部縦断面図を模式的に示す。
半導体装置13では,リサーフ層25内に複数の表面局所半導体領域226が形成されている。表面局所半導体領域226は,平面視したときに,中心領域の周囲をリサーフ層25に沿って一巡して形成されている。各表面局所半導体領域226a,226b,226cの不純物のドーズ量は,リサーフ層25のドーズ量と積算して2.7×10^(12)cm^(-2)以下である。
表面局所半導体領域226が分散して形成されていると,アバランシェ現象が発生したときの空乏層の収縮が,多段的にゆっくりと進行するようになる。この結果,半導体装置13では,急激な耐圧低下がさらに抑制され,ダイナミック特性がさらに改善される。」
イ 図4には,リサーフ層25内に複数の表面局所半導体領域226が形成されること,が記載されていると認められる。
(2)引用発明10
前記(1)より,引用文献10には次の発明(以下,「引用発明10」という。)が記載されていると認められる。
「半導体装置において,リサーフ層25内に複数の表面局所半導体領域226が形成され,表面局所半導体領域226は,平面視したときに,中心領域の周囲をリサーフ層25に沿って一巡して形成されていること。」
11 引用文献11の記載
(1)引用文献11
引用文献11には,図面とともに,次の記載がある。
ア 「【0060】
(3)上記した各実施形態においては,p型不純物領域108の表面におけるp^(++)型不純物領域110の内側及び外側にp^(+)型不純物領域112が形成された半導体装置を例にとって本発明の半導体装置を説明したが,本発明はこれに限定されるものではない。図7は,変形例1に係る半導体装置4の部分断面図である。図8は,変形例2に係る半導体装置5の部分断面図である。図7及び図8に示すように,p型不純物領域108の表面におけるp^(+)型不純物領域112の外側にp^(+)型不純物領域112と離隔してp^(+)型不純物領域114がさらに形成されていてもよいし,n^(-)型炭化珪素エピタキシャル層104の表面におけるp型不純物領域108の外側にp型不純物領域108と離隔してp型不純物領域116がさらに形成されていてもよい。」
イ 図7には,p型不純物領域108の中に複数のp^(+)型不純物領域114がさらに形成されること,が記載されていると認められる。
(2)引用発明11
前記(1)より,引用文献11には次の発明(以下,「引用発明11」という。)が記載されていると認められる。
「半導体装置において,p型不純物領域108の中に複数のp^(+)型不純物領域114がさらに形成されること。」
第6 判断
1 本願発明1について
(1)本願発明1と引用発明1との対比
ア 引用発明1の「第1のn型ドリフト層3」と「第2のn型ドリフト領域8」は,ドリフト層である点でまとめることができ,すると,この「ドリフト層」は「p型トレンチ領域4及び母線5の上面」と「p型トレンチ領域4」を有することになるから,本願発明1の「アクティブ領域をもつ第1面と,複数の接合障壁エレメント凹部とを有するドリフト層」を満たし,さらに前記「ドリフト層」は「n型」であり,「エッジ終端構造として第1のn型ドリフト層3の上面にp型接合終端拡張6cを含む」から,「エッジ終端構造」が形成される領域を「エッジ終端領域」とすれば,本願発明1の「前記ドリフト層は,第1導電型のドーピング材料によりドープされ,エッジ終端領域と関連し」を満たす。
イ 引用発明1において「第1のn型ドリフト層3の上にp型トレンチ領域4,第2のn型ドリフト領域8及びp型の母線5が形成され」かつ「エッジ終端構造として第1のn型ドリフト層3の上面にp型接合終端拡張6cを含む」もので,「p型トレンチ領域4,第2のn型ドリフト領域8及びp型の母線5が形成され」るアクティブ領域と「エッジ終端構造」とは,第1のn型ドリフト層3の上とその上面の位置関係にあるから,本願発明1の「前記エッジ終端領域は,前記アクティブ領域と実質的に横方向で隣接し,エッジ終端構造を含む」を満たす。
ウ 引用発明1において「第2のn型ドリフト領域8上にショットキーコンタクトを形成する金属はp型トレンチ領域4及び母線5の上面と接触して陽極10を形成」するから,本願発明1の「ショットキー接合を形成するために前記第1面の前記アクティブ領域の上にあるショットキー層」を満たす。
エ 引用発明1の「p型トレンチ領域4」は,「p型」にドープされており,「複数のp型トレンチ領域4は複数の第2のn型ドリフト領域8の間に形成される」(前記第5の1(1)オ)もので「横方向に配列される」(前記第5の1(1)カ)から,本願発明1の「複数の第1のドープされた領域であって,前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び,前記複数の第1のドープされた領域は,第1のドープ濃度で前記第1導電型とは逆の第2導電型のドーピング材料によりドープされ,前記ドリフト層において前記ショットキー接合の下に接合障壁エレメントのアレイを形成し」を満たす。
オ 引用発明1において,「エッジ終端構造として第1のn型ドリフト層3の上面にp型接合終端拡張6cを含む」から,「第1のn型ドリフト層3の上面」は,「第1のn型ドリフト層3の上に」形成された「p型トレンチ領域4,第2のn型ドリフト領域8及びp型の母線5」よりも下にあるから,凹部の底面ということができ,すると,引用発明1の「p型接合終端拡張6c」は,本願発明1の「前記エッジ終端凹部の底面から前記エッジ終端領域の下の前記ドリフト層の中に延びている凹部ウェルであって,前記凹部ウェルは第2の導電型のドーピング材料でドープされる,凹部ウェル」を満たす。
カ してみると,本願発明1と引用発明1とは,下記キの点で一致し,下記クの点で相違する。
キ 一致点
「半導体デバイスであって,
アクティブ領域をもつ第1面と,複数の接合障壁エレメント凹部とを有するドリフト層であって,前記ドリフト層は,第1導電型のドーピング材料によりドープされ,エッジ終端領域と関連し,前記エッジ終端領域は,前記アクティブ領域と実質的に横方向で隣接し,エッジ終端構造を含む,ドリフト層と,
ショットキー接合を形成するために前記第1面の前記アクティブ領域の上にあるショットキー層と,
複数の第1のドープされた領域であって,前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び,前記複数の第1のドープされた領域は,第1のドープ濃度で前記第1導電型とは逆の第2導電型のドーピング材料によりドープされ,前記ドリフト層において前記ショットキー接合の下に接合障壁エレメントのアレイを形成する,複数の第1のドープされた領域と,
前記エッジ終端凹部の底面から前記エッジ終端領域の下の前記ドリフト層の中に延びている凹部ウェルであって,前記凹部ウェルは第2の導電型のドーピング材料でドープされる,凹部ウェルと,
を含む,半導体デバイス。」
ク 相違点
(ア)相違点1
本願発明1において「前記エッジ終端領域は前記第1面からドリフト層の中に延びるエッジ終端凹部を有し,前記エッジ終端構造は前記エッジ終端凹部に形成された複数のガード・リングを含」み「前記複数のガード・リングは前記エッジ終端凹部の前記底面に形成され,前記凹部ウェルの中に延びる」のに対して,引用発明1においてはそうなっていない点。
(イ)相違点2
本願発明1において「前記アクティブ領域は前記ドリフト層のメサに設けられ,前記アクティブ領域の周りの前記ドリフト層の前記第1面はメサ・ガード・リング凹部を含み,メサ・ガード・リングは,前記メサ・ガード・リング凹部あたりに延びており,前記メサ・ガード・リングは,前記第1のドープ濃度とは異なる第2のドープ濃度で,前記第2導電型のドーピング材料によりドープされている」のに対して,引用発明1においてはそうなっていない点。
(2)判断
相違点2について検討する。
引用文献2ないし11には,前記第5の2ないし11に示したとおりの記載があるが,相違点2に係る構成については,記載も示唆もない。
したがって,相違点1について検討するまでもなく,本願発明1は,引用文献1ないし11に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。
(3)小括
以上のとおりであるから,本願発明1は,引用文献1ないし11に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
2 本願発明2ないし23について
本願発明2ないし23は,本願発明1を引用するものであり,本願発明1の発明特定事項をすべて含みさらに他の発明特定事項を付加したものに相当するから,前記1と同様の理由により,引用文献1ないし11に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。

第7 原査定の理由についての判断
1 理由1について
前記第6に示したとおり,本願発明1ないし23は,引用文献1ないし11に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。
よって,原査定の理由1では本願を拒絶することはできない。
2 理由2について
原査定時の請求項7に対応する当審補正後の請求項10には「低障壁」の用語は記載されていない。
よって,原査定の理由2では本願を拒絶することはできない。

第8 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2017-11-21 
出願番号 特願2014-529882(P2014-529882)
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 537- WY (H01L)
最終処分 成立  
前審関与審査官 早川 朋一  
特許庁審判長 飯田 清司
特許庁審判官 小田 浩
深沢 正志
発明の名称 接合障壁アレイのエレメントのための凹部を用いるショットキー・ダイオード  
代理人 山本 修  
代理人 小林 泰  
代理人 小野 新次郎  
代理人 竹内 茂雄  
代理人 大牧 綾子  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ