• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1334966
審判番号 不服2017-2962  
総通号数 217 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-01-26 
種別 拒絶査定不服の審決 
審判請求日 2017-02-28 
確定日 2017-12-19 
事件の表示 特願2012-249335「半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法」拒絶査定不服審判事件〔平成26年 5月29日出願公開、特開2014- 99454、請求項の数(21)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成24年11月13日の出願であって,その手続の経緯は以下のとおりである。
平成27年 8月24日 手続補正書及び上申書の提出
平成27年11月19日 拒絶理由通知(起案日)
平成28年 1月25日 意見書の提出
平成28年 4月22日 拒絶理由通知(起案日)
平成28年 8月25日 意見書の提出
平成28年11月24日 拒絶査定(起案日)
平成29年 2月28日 拒絶査定不服審判の請求


第2 原査定の概要
1 原査定
平成28年11月24日付けの拒絶査定(以下「原査定」という。)の概要は次のとおりである。
「●理由1(特許法第29条第2項)について

・請求項 1-21
・引用文献等 1-9
(i)出願人は,意見書において,
「4-1.認定1について
(B)引用文献7の図10について
引用文献7の図10は,熱処理前と1100℃で1時間熱処理した後のエピタキシャルウェーハのエピタキシャル層-シリコン基板界面付近の炭素濃度プロファイル(SIMS)の変化を示しております。この図において,点線で示された熱処理前の炭素濃度分布の半値幅は,本願発明1における濃度プロファイルの半値幅に対応するものです。
しかしながら,図10の炭素濃度分布は,ピーク近傍領域が極めて狭く表示されており,またピーク近傍領域の深さ方向の幅に対して濃度分布を示す点線の線幅が大きすぎます。こうしたことから,図10から炭素濃度分布の半値幅を正確に求めることは極めて困難であり,半値幅はおおよそ100nm程度であることが読み取れる程度です。
このように,引用文献7の図7および図10には,エピタキシャル層が形成された後の炭素濃度分布の半値幅が100nm以下であることが明らかに記載されているとは到底言えません。」と主張している。
しかしながら,引用文献7の図10の縦軸は,対数目盛であり,第7図からみて,エピタキシャル層が形成された後の炭素濃度分布の半値幅が100nm以下であることは明らかである。

続いて,出願人は,
「(C)引用文献7に記載された事項を引用発明1に適用する動機付けについて
審査官殿の上記認定1は,要するに,「引用文献7には,炭素濃度分布の半値幅が100nm以下であることが記載されているから,引用発明1において,引用文献7に記載されているように,エピタキシャル層形成後の改質層における構成元素の深さ方向濃度プロファイルの半値幅を100nm以下とすることは適宜なし得た事項である」というものです。
しかし,審査官殿は,引用文献7に記載された事項を引用発明1に適用する動機付けについて何ら述べておりません。すなわち,引用文献7に記載されていれさえすれば,引用文献7に記載された事項を引用発明1に適用する動機付けがあるわけではありません。
この点ついて,引用文献1には,引用発明1においてゲッタリング能力が不足しているといった課題認識はありません。また,引用文献7には,エピタキシャル層形成後の炭素濃度プロファイルの半値幅を100nm以下とすることによりゲッタリング能力が向上することを示す記載はおろか,半値幅とゲッタリング能力との関係や,半値幅自体に関する記載も皆無です。よって,引用文献7に記載された炭素濃度分布の半値幅を引用発明1に適用する動機付けはありません。」
と主張している。

しかしながら,引用文献1には,少なくとも,炭素および窒素の少なくとも一方を含む半導体ウェーハにゲッタリングに寄与する構成元素を含むクラスターイオンを照射して,該半導体ウェーハの表面に,前記クラスターイオンの構成元素から形成された改質層を形成する第1工程と,前記半導体ウェーハの改質層上に第1エピタキシャル層を形成する第2工程とを有する半導体エピタキシャルウェーハの製造方法,前記製造方法によって得られた所定の改質層を有する半導体エピタキシャルウェーハが記載されているし,ゲッタリング能を有する元素からなる改質層を,半値幅を狭くシャープに形成すれば,エピタキシャルウェーハにおけるゲッタリング層の占める厚さを低減できること,イオン注入したゲッタリング能を有する元素の有効利用が図れることは,自明の事項である。
ここで,引用文献7には,同じく,ゲッタリングに寄与する元素である炭素を,イオン注入した改質層を有する半導体ウェーハにエピタキシャル層を形成し,エピタキシャル層形成後の,前記炭素の深さ方向濃度プロファイルの半値幅を100nm以下とすることが記載されているのであるから,引用文献1に記載の発明において,引用文献7に記載の技術的事項を適用することに格別の困難性は認められない。

さらに,出願人は,
「(D)本願発明の効果
本願の出願当初明細書の表1には,第2工程後(エピタキシャル層形成後)の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とすることにより,ゲッタリング能力が向上することが明確に示されております。すなわち,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅が100nm以下である本発明例1?5は,第2工程後の改質層におけるモノマーイオンの構成元素の深さ方向の濃度プロファイルの半値幅が100nmを超える比較例1?5に比べて,高いゲッタリング能力を有しております。
よって,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とする構成は,設計事項ではなく,当業者が適宜なし得たことではありません。」と主張している。

しかしながら,本願明細書の段落【0082】には,半値幅が50.1?50.3nmの実施例1?5(かつ,炭素濃度ピーク位置が42.3nm)しか開示されておらず,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とすることに,格別の臨界的意義は認められない。

よって,請求項1-2,4,7-8,11-12,14,16-19に係る発明は,引用文献1,7から,進歩性を有しない。


(ii)また,出願人は,意見書において,
「4-2.認定2について
(A)引用文献8に記載された事項を引用発明1に適用する動機付けについて 引用文献8に記載された発明(以下,「引用発明8」と言います。)の課題は,n型FETの動作速度を向上させることにあります。この課題を解決するために,引用発明8においては,「デバイス形成工程において」,ゲート電極を挟むソース/ドレイン・コンタクト領域となる領域に,C7H7およびC5H5の少なくとも一方である炭素クラスターイオンを,炭素のピーク濃度が2%以上となる条件で注入するように構成されております。これにより,ソース/ドレイン・コンタクト領域となる領域を非晶質化し,Si中の格子置換位置に炭素を固溶させてSi結晶を歪ませ,n型FETのチャネル領域に引張応力を印加させて電子の移動度を増大させております。
これに対して,引用発明1は,「ウェーハ製造工程において」,炭素もしくは窒素,または窒素と炭素を同時に添加した下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域にイオンを注入することにより,結晶欠陥層を含む注入原子の高濃度層を形成し,その後,下地シリコン基板の主表面側にシリコンエピタキシャル層を成長させるように構成されております。
ここで,「デバイス形成工程」は,半導体デバイス製造会社が行う工程であるのに対して,「ウェーハ製造工程」は,ウェーハ製造会社が行う工程であり,これらは属する業界が異なるものです。当業者は,「エピタキシャルウェーハの製造」と「半導体デバイスの形成」とは,技術分野が共通するものとは解釈しません。
そして,引用発明8は,n型FETの動作速度を向上させるという,デバイス形成工程に特有の課題を解決するものです。こうした引用発明8の課題は,引用発明1においては生じ得ません。
さらに,審査官殿は,引用文献8に記載された事項を引用発明1に適用する動機付けについて何ら述べておりません。すなわち,引用文献8に記載されていれさえすれば,引用文献8に記載された事項を引用発明1に適用する動機付けがある訳ではありません。
この点について,引用文献1には,引用発明1においてゲッタリング能力が不足しているといった課題認識はありません。また,引用文献8には,エピタキシャル層形成後の炭素濃度プロファイルの半値幅を100nm以下とすることによりゲッタリング能力が向上することを示す記載はおろか,半値幅とゲッタリング能力との関係や,半値幅自体に関する記載も皆無です。よって,引用文献8に記載された炭素濃度分布の半値幅を引用発明1に適用する動機付けはありません。」と主張している。

しかしながら,引用文献1の半導体集積回路用に用いられるシリコンエピタキシャル「ウェーハ製造工程」と,引用文献8の「半導体デバイスの形成」は,いずれも半導体分野という共通する技術分野に属するものであることは明らかである。

また,引用文献1には,少なくとも,炭素および窒素の少なくとも一方を含む半導体ウェーハにゲッタリングに寄与する構成元素を含むクラスターイオンを照射して,該半導体ウェーハの表面に,前記クラスターイオンの構成元素から形成された改質層を形成する第1工程と,前記半導体ウェーハの改質層上に第1エピタキシャル層を形成する第2工程とを有する半導体エピタキシャルウェーハの製造方法,前記製造方法によって得られた所定の改質層を有する半導体エピタキシャルウェーハが記載されているし,ゲッタリング能を有する元素からなる改質層を,半値幅を狭くシャープに形成すれば,エピタキシャルウェーハにおけるゲッタリング層の占める厚さを低減できること,イオン注入したゲッタリング能を有する元素の有効利用が図れることは,自明の事項である。
ここで,引用文献8には,同じく,ゲッタリングに寄与する元素である炭素を含むクラスターイオンを,半導体ウェーハに注入して改質層を形成し,前記炭素の深さ方向濃度プロファイルの半値幅を100nm以下とすることが記載されているのであるから,引用文献1に記載の発明において,引用文献8に記載の技術的事項を適用することに格別の困難性は認められないし,このとき,請求項1-2,4,7-8,11-12,14,16-19を満たす蓋然性が高い。

さらに,出願人は,
「(B)本願発明の効果
認定1に対する意見で述べたように,本願の出願当初明細書の表1には,第2工程後(エピタキシャル層形成後)の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とすることにより,ゲッタリング能力が向上することが明確に示されております。すなわち,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅が100nm以下である本発明例1?5は,第2工程後の改質層におけるモノマーイオンの構成元素の深さ方向の濃度プロファイルの半値幅が100nmを超える比較例1?5に比べて,高いゲッタリング能力を有しております。
よって,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とする構成は,設計事項ではなく,当業者が適宜なし得たことではありません。」と主張している。

しかしながら,本願明細書の段落【0082】には,半値幅が50.1?50.3nmの実施例1?5(かつ,炭素濃度ピーク位置が42.3nm)しか開示されておらず,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とすることに,格別の臨界的意義は認められない。

よって,請求項1-2,4,7-8,11-12,14,16-19に係る発明は,引用文献1,8から,進歩性を有しない。


(iii)そして,出願人は,意見書において,
「4-3.認定3について
(A)引用文献9に記載された事項を引用発明1に適用する動機付けについて 引用文献9に記載された発明(以下,「引用発明9」と言います。)の課題は,集積回路中のPMOSトランジスタの接合特性を改善することにあります。この課題を解決するために,引用発明9においては,p型の極浅接合(USJ)を形成する際に,C16Hx+のようなクラスター炭素イオンを,これに続くホウ素インプラントとほぼ同じドーズ量でソース/ドレイン領域中に注入し,その後,好ましくはB18Hx+またはB10Hx+のようなホウ化水素クラスターを用いて浅いホウ素インプラントを行って,ソース/ドレインエクステンション(SDE)を形成するように構成されております。これにより,ホウ素を浅く注入させることができ,また,活性化のためのアニール中にホウ素が拡散するのを低減させることができます。
これに対して,引用発明1は,「ウェーハ製造工程において」,炭素もしくは窒素,または窒素と炭素を同時に添加した下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域にイオンを注入することにより,結晶欠陥層を含む注入原子の高濃度層を形成し,その後,下地シリコン基板の主表面側にシリコンエピタキシャル層を成長させるように構成されております。
上記認定2に対する意見において説明したように,「デバイス形成工程」は,半導体デバイス製造会社が行う工程であるのに対して,「ウェーハ製造工程」は,ウェーハ製造会社が行う工程であり,これらは属する業界が異なるものです。当業者は,「エピタキシャルウェーハの製造」と「半導体デバイスの形成」とは,技術分野が共通するものとは解釈しません。
そして,引用発明9は,集積回路中のPMOSトランジスタの接合特性を改善するという,デバイス形成工程に特有の課題を解決するものです。この引用発明9の課題は,引用発明1においては生じ得ません。
さらに,審査官殿は,引用文献9に記載された事項を引用発明1に適用する動機付けについて何ら述べておりません。すなわち,引用文献9に記載されていれさえすれば,引用文献9に記載された事項を引用発明1に適用する動機付けがある訳ではありません。
この点について,引用文献1には,引用発明1においてゲッタリング能力が不足しているといった課題認識はありません。また,引用文献9には,エピタキシャル層形成後の炭素濃度プロファイルの半値幅を100nm以下とすることによりゲッタリング能力が向上することを示す記載はおろか,半値幅とゲッタリング能力との関係や,半値幅自体に関する記載も皆無です。よって,引用文献9に記載された炭素濃度分布の半値幅を引用発明1に適用する動機付けはありません。」と主張している。

しかしながら,引用文献1の半導体デバイスに用いられ,ゲッタリング層を形成するシリコンエピタキシャル「ウェーハ製造工程」と,引用文献9の炭素クラスターを注入することによりゲッタリング層を形成すること,「半導体デバイスの形成」は,いずれも半導体分野という共通する技術分野に属するものであることは明らかである。

また,引用文献1には,少なくとも,炭素および窒素の少なくとも一方を含む半導体ウェーハにゲッタリングに寄与する構成元素を含むクラスターイオンを照射して,該半導体ウェーハの表面に,前記クラスターイオンの構成元素から形成された改質層を形成する第1工程と,前記半導体ウェーハの改質層上に第1エピタキシャル層を形成する第2工程とを有する半導体エピタキシャルウェーハの製造方法,前記製造方法によって得られた所定の改質層を有する半導体エピタキシャルウェーハが記載されているし,ゲッタリング能を有する元素からなる改質層を,半値幅を狭くシャープに形成すれば,エピタキシャルウェーハにおけるゲッタリング層の占める厚さを低減できること,イオン注入したゲッタリング能を有する元素の有効利用が図れることは,自明の事項である。
ここで,引用文献9には,同じく,ゲッタリングに寄与する元素である炭素を含むクラスターイオンを,半導体ウェーハに注入して改質層を形成し,前記炭素の深さ方向濃度プロファイルの半値幅を100nm以下とすることが記載されているのであるから,引用文献1に記載の発明において,引用文献9に記載の技術的事項を適用することに格別の困難性は認められないし,このとき,請求項1-2,4,7-8,11-12,14,16-19を満たす蓋然性が高い。
<当審注:上記「このとき,」に続いて,原査定には「1-2,4,7-8,11-12,14,16-19を満たす」と記載されているが,これは「請求項1-2,4,7-8,11-12,14,16-19を満たす」の誤記と認められる。>

さらに,本願明細書の段落【0082】には,半値幅が50.1?50.3nmの実施例1?5(かつ,炭素濃度ピーク位置が42.3nm)しか開示されておらず,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とすることに,格別の臨界的意義は認められない。

よって,請求項1-2,4,7-8,11-12,14,16-19に係る発明は,引用文献1,9から,進歩性を有しない。


(iv)さらに,引用文献7-9に記載のように,ゲッタリングに寄与する元素である炭素イオンや炭素を含むクラスターイオンを,半導体ウェーハに注入して改質層を形成し,前記炭素の深さ方向濃度プロファイルの半値幅を100nm以下とすることは,一般的な技術的事項であるし,第2工程後の改質層におけるクラスターイオンの構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下とすることに,格別の臨界的意義は認められないから,引用文献1に記載の発明において,引用文献7-9に記載の技術的事項を適用して,本願の請求項1-2,4,7-8,11-12,14,16-19に係る発明の構成とすることは,当業者が容易に想到し得た事項である。

その余の点については,先に述べたとおりであるから,請求項1-21に係る発明は,引用文献1-9から,進歩性を有しない。

よって,出願人の主張は採用できない。

<引用文献等一覧>
1.特開2003-163216号公報
2.特開2012-059849号公報
3.特開2008-311418号公報
4.特開2008-294245号公報
5.特表2009-540531号公報
6.特開2011-151318号公報
7.国際公開第2011/125305号
8.特開2010-062529号公報
9.特表2009-518869号公報」

2 拒絶理由通知
原査定の根拠となった平成28年4月22日付けの拒絶理由通知の概要は次のとおりである。
「1.(進歩性)この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)

●理由1.について

・請求項 1-2,4,7-8,11-12,14,16-19
・引用文献等 1,7-9
・備考
引用文献1(特に,特許請求の範囲,段落【0032】-【0049】,【0054】-【0057】,【0070】-【0088】及び第1図参照。)には,炭素濃度5×10^(15)?5×10^(17)atoms/cm^(3),窒素濃度1×10^(13)?1×10^(15)atoms/cm^(3)であるシリコン半導体ウェーハに,ゲッタリングに寄与する構成元素(炭素,ボロン)を含むクラスターイオン(一酸化炭素イオン(CO^(+)),フッ化ボロンイオン(BF^(2+)))を照射して,該半導体ウェーハの表面に,前記クラスターイオンが注入され,そのピーク体積濃度が1E17?1E21atoms/cm^(3)であるゲッタリング改質層6,4を形成する第1工程と,前記半導体ウェーハの改質層上に第1エピタキシャル層5を形成する第2工程とを有する半導体エピタキシャルウェーハの製造方法及びこの製造方法によって得られ,前記構成元素がシリコン半導体に固溶して改質層を形成している半導体エピタキシャルウェーハが記載されている。

ここで,引用文献7(特に,特許請求の範囲,段落【0068】,【0090】,【0110】-【0131】及び第1-2,7,10図参照。5°のチルティング,パッド酸化膜形成を行っている。)には,半導体エピタキシャルウェーハ及びその製造方法において,半導体ウェーハに炭素イオンを注入し,その後,エピタキシャル層を形成した場合に,注入された炭素イオンの深さ方向濃度プロファイルの半値幅が100nm以下(第7,10図から明らか。)であることが記載されているから,引用文献1に記載の発明において,ゲッタリングに寄与する構成元素(炭素,ボロン)を含むクラスターイオン(一酸化炭素イオン(CO^(+)),フッ化ボロンイオン(BF^(2+)))を照射し,第2工程後の改質層における
前記構成元素の深さ方向濃度プロファイルの半値幅を100nm以下とすることは,適宜なし得た事項である。
よって,請求項1-2,4,7-8,11-12,14,16-19に係る発明は,引用文献1,7から,進歩性を有しない。

また,引用文献8(特に,段落【0052】-【0053】及び第11図参照。)には,半導体ウェーハに炭素クラスターイオンを注入し,注入された炭素イオンの深さ方向濃度プロファイルの半値幅が100nm以下(第11図から明らか。)であることが記載されているから,引用文献1に記載の発明において,ゲッタリングに寄与する構成元素(炭素,ボロン)を含むクラスターイオン(一酸化炭素イオン(CO^(+)),フッ化ボロンイオン(BF^(2+)))を照射し,第2工程後の改質層における前記構成元素の深さ方向濃度プロファイルの半値幅を100nm以下とすることは,適宜なし得た事項である。
よって,請求項1-2,4,7-8,11-12,14,16-19に係る発明は,引用文献1,8から,進歩性を有しない。

同様に,引用文献9(特に,段落【0014】-【0015】,【0043】,【0046】及び第3,9図参照。)には,半導体ウェーハにゲッタリング層形成のために,炭素クラスターイオンを注入し,注入された炭素イオンの深さ方向濃度プロファイルの半値幅が100nm以下(第9図から明らか。)であることが記載されているから,引用文献1に記載の発明において,ゲッタリングに寄与する構成元素(炭素,ボロン)を含むクラスターイオン(一酸化炭素イオン(CO^(+)),フッ化ボロンイオン(BF^(2+)))を照射し,第2工程後の改質層における前記構成元素の深さ方向濃度プロファイルの半値幅を100nm以下とすることは,適宜なし得た事項である。
よって,請求項1-2,4,7-8,11-12,14,16-19に係る発明は,引用文献1,9から,進歩性を有しない。
……(中略)……
<引用文献等一覧>
1.特開2003-163216号公報
2.特開2012-059849号公報
3.特開2008-311418号公報
4.特開2008-294245号公報
5.特表2009-540531号公報
6.特開2011-151318号公報
7.国際公開第2011/125305号(今回,新たに追加された文献)
8.特開2010-062529号公報(今回,新たに追加された文献)
9.特表2009-518869号公報(今回,新たに追加された文献)」


第3 本願発明
本願の請求項1-21に係る発明(以下,それぞれ「本願発明1」-「本願発明21」という。)は,平成27年8月24日付けで提出された手続補正書による手続補正で補正された特許請求の範囲の請求項1-21に記載された事項により特定される,以下のとおりの発明である。
「 【請求項1】
炭素および窒素の少なくとも一方を含む半導体ウェーハにゲッタリングに寄与する構成元素を含むクラスターイオンを照射して,該半導体ウェーハの表面に,前記クラスターイオンの構成元素から形成された改質層を形成する第1工程と,
前記半導体ウェーハの改質層上に第1エピタキシャル層を形成する第2工程と,
を有し,該第2工程後の改質層における前記構成元素の深さ方向の濃度プロファイルの半値幅が100nm以下である半導体エピタキシャルウェーハを得ることを特徴とする半導体エピタキシャルウェーハの製造方法。
【請求項2】
前記半導体ウェーハはシリコンウェーハである,請求項1に記載の半導体エピタキシャルウェーハの製造方法。
【請求項3】
前記半導体ウェーハが,シリコンウェーハの表面に第2エピタキシャル層が形成されたエピタキシャルウェーハであり,前記第1工程において前記改質層は前記第2エピタキシャル層の表面に形成される,請求項1または2に記載の半導体エピタキシャルウェーハの製造方法。
【請求項4】
前記半導体ウェーハ中の炭素濃度は1×10^(15)atoms/cm^(3)以上1×10^(17)atoms/cm^(3)以下(ASTM F123 1981)であり,窒素濃度は5×10^(12)atoms/cm^(3)以上5×10^(14)atoms/cm^(3)以下である,請求項1?3のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項5】
前記半導体ウェーハ中の酸素濃度は9×10^(17)atoms/cm^(3)以上18×10^(17)atoms/cm^(3)以下(ASTM F121 1979)である,請求項1?4のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項6】
前記第1工程の後かつ前記第2工程の前に,前記半導体ウェーハに対して,酸素析出物の形成を促進するための熱処理を施す,請求項1?5のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項7】
前記クラスターイオンが構成元素として炭素を含む,請求項1?6のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項8】
前記クラスターイオンが構成元素として炭素を含む2種以上の元素を含む,請求項7に記載の半導体エピタキシャルウェーハの製造方法。
【請求項9】
前記クラスターイオンが,さらにドーパント元素を含み,該ドーパント元素がホウ素,リン,ヒ素およびアンチモンからなる群から選ばれた1以上の元素である,請求項7または8に記載の半導体エピタキシャルウェーハの製造方法。
【請求項10】
前記第1工程は,炭素1原子あたりの加速電圧が50keV/atom以下,クラスターサイズが100個以下,炭素のドーズ量が1×10^(16)atoms/cm^(2)以下の条件で行う,請求項7?9のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
【請求項11】
炭素および窒素の少なくとも一方を含む半導体ウェーハと,該半導体ウェーハの表面に形成された,該半導体ウェーハ中に固溶しゲッタリングに寄与する所定元素から形成された改質層と,該改質層上の第1エピタキシャル層と,を有し,
前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が100nm以下であることを特徴とする半導体エピタキシャルウェーハ。
【請求項12】
前記半導体ウェーハがシリコンウェーハである,請求項11に記載の半導体エピタキシャルウェーハ。
【請求項13】
前記半導体ウェーハが,シリコンウェーハの表面に第2エピタキシャル層が形成されたエピタキシャルウェーハであり,前記改質層は前記第2エピタキシャル層の表面に位置する,請求項11または12に記載の半導体エピタキシャルウェーハ。
【請求項14】
前記半導体ウェーハ中の炭素濃度は1×10^(15)atoms/cm^(3)以上1×10^(17)atoms/cm^(3)以下(ASTM F123 1981)であり,窒素濃度は5×10^(12)atoms/cm^(3)以上5×10^(14)atoms/cm^(3)以下である,請求項11?13のいずれか一項に記載の半導体エピタキシャルウェーハ。
【請求項15】
前記半導体ウェーハ中の酸素濃度は9×10^(17)atoms/cm^(3)以上18×10^(17)atoms/cm^(3)以下(ASTM F121 1979)である,請求項11?14のいずれか一項に記載の半導体エピタキシャルウェーハ。
【請求項16】
前記半導体ウェーハの表面からの深さが150nm以下の範囲内に,前記改質層における前記濃度プロファイルのピークが位置する,請求項11?15のいずれか一項に記載の半導体エピタキシャルウェーハ。
【請求項17】
前記改質層における前記濃度プロファイルのピーク濃度が,1×10^(15)atoms/cm^(3)以上である,請求項11?16のいずれか一項に記載の半導体エピタキシャルウェーハ。
【請求項18】
前記所定元素が炭素を含む,請求項11?17のいずれか一項に記載の半導体エピタキシャルウェーハ。
【請求項19】
前記所定元素が炭素を含む2種以上の元素を含む,請求項18に記載の半導体エピタキシャルウェーハ。
【請求項20】
前記所定元素がさらにドーパント元素を含み,該ドーパント元素がホウ素,リン,ヒ素およびアンチモンからなる群から選ばれた1以上の元素である,請求項18または19に記載の半導体エピタキシャルウェーハ。
【請求項21】
請求項1?10のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは請求項11?20のいずれか一項に記載の半導体エピタキシャルウェーハの,表面に位置する第1エピタキシャル層に,固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。」


第4 引用文献及び引用発明
1 引用例1について
(1)引用例1の記載事項
原査定の拒絶の理由に引用された刊行物である特開2003-163216号公報(以下「引用例1」という。)には,「エピタキシャルシリコンウエハおよびその製造方法」(発明の名称)について,図1とともに次の事項が記載されている(下線は,参考のため,当審において付したもの。以下,同様である。)。
ア 「【特許請求の範囲】
【請求項1】 下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域に,イオンを注入することにより結晶欠陥層を含む注入原子の高濃度層を形成し,その後下地シリコン基板の主表面側にエピタキシャル成長させて作製するエピタキシャルシリコンウエハにおいて,該下地シリコン基板が特に,結晶中に炭素が添加された基板を用いることを特徴とする,注入起因による結晶欠陥がシリコンエピタキシャル層に発生しないエピタキシャルシリコンウエハ。
【請求項2】 下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域に,イオンを注入することにより結晶欠陥層を含む注入原子の高濃度層を形成し,その後下地シリコン基板の主表面側にエピタキシャル成長させて作製するエピタキシャルシリコンウエハにおいて,該下地シリコン基板が特に,結晶中に窒素が添加された基板を用いることを特徴とする,注入起因による結晶欠陥がシリコンエピタキシャル層に発生しないエピタキシャルシリコンウエハ。
【請求項3】 下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域に,イオンを注入することにより結晶欠陥層を含む注入原子の高濃度層を形成し,その後下地シリコン基板の主表面側にエピタキシャル成長させて作製するエピタキシャルシリコンウエハにおいて,該下地シリコン基板が特に,結晶中に窒素と炭素が両方添加された基板を用いることを特徴とする,注入起因による結晶欠陥がシリコンエピタキシャル層に発生しないエピタキシャルシリコンウエハ。
【請求項4】 請求項1から3記載のエピタキシャルシリコンウエハにおいて,注入イオン種がヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオンを注入することを特徴としたシリコンエピタキシャルウエハ。
……(中略)……
【請求項11】 下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域に,イオンを注入することにより結晶欠陥層を含む注入原子の高濃度層を形成し,その後下地シリコン基板の主表面側にエピタキシャル成長させて作製するエピタキシャルシリコンウエハにおいて,該下地シリコン基板が特に,結晶中に炭素が添加された基板を用いることを特徴とする,注入起因による結晶欠陥がシリコンエピタキシャル層に発生しないエピタキシャルシリコンウエハの製造方法。
【請求項12】 下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域に,イオンを注入することにより結晶欠陥層を含む注入原子の高濃度層を形成し,その後下地シリコン基板の主表面側にエピタキシャル成長させて作製するエピタキシャルシリコンウエハにおいて,該下地シリコン基板が特に,結晶中に窒素が添加された基板を用いることを特徴とする,注入起因による結晶欠陥がシリコンエピタキシャル層に発生しないエピタキシャルシリコンウエハの製造方法。
【請求項13】 下地シリコン基板の主表面側から深さ30nm以上1.2μm以下の領域に,イオンを注入することにより結晶欠陥層を含む注入原子の高濃度層を形成し,その後下地シリコン基板の主表面側にエピタキシャル成長させて作製するエピタキシャルシリコンウエハにおいて,該下地シリコン基板が特に,結晶中に窒素と炭素が両方添加された基板を用いることを特徴とする,注入起因による結晶欠陥がシリコンエピタキシャル層に発生しないエピタキシャルシリコンウエハの製造方法。」

イ 「【0005】
【発明が解決しようとする課題】
……(中略)……
【0007】本発明の目的は,デバイス活性領域に近い場所において,つまり,エピ層直下のイオン注入によるゲッタリングサイトとして設けることで,エピタキシャルウエハのゲッタリング能力を付与するとともに,そのゲッタリング能力を強化するために,従来よりも注入量を増大させても,注入起因によるエピ層の結晶欠陥を発生させない製造方法の提供である。また,デバイスプロセスの前段から後段にわたって強いゲッタリング能力を維持するための技術の提供である。」

ウ 「【0008】
【課題を解決するための手段】上記課題を解決するため,本発明者らは前記エピタキシャルシリコンウエハにおいて,主表面側に注入する下地シリコン基板によってエピ層表面の結晶欠陥の発生しないドーズ量条件は拡大することを見出した。通常のミラーウエハにおいて,エピ層欠陥が発生しない注入条件は特開2001-77119公報となるが,下地シリコン基板に炭素もしくは窒素,または窒素と炭素を同時に添加したシリコン基板を用いることで,エピ層への結晶欠陥の発生が抑制されると共に,欠陥が発生しない注入量が増大することを見出した。この注入量はどのイオンについても同じであり欠陥発生は注入深さと注入時の注入原子のピーク体積濃度で記載することができることを見出した。注入ピーク濃度は注入ドーズ量とほぼ正比例の関係にあるが注入深さが深いときは浅いときよりも多くの注入量が必要になる。おおよそ1E17/cm^(3)は1E13/cm^(2)であり,1E21/cm^(3)は1E17/cm^(2)の注入ドーズ量が対応する。また,もしもプロセスの後段で注入欠陥によるゲッタリング能力が低下した場合でも,炭素および窒素が添加されたシリコン基板もしくは窒素と炭素が同時に添加されたシリコン基板を使うことにより,プロセス前段は注入欠陥,プロセス後段ではIG効果で,デバイス活性領域はプロセスの前段から後段まで強いゲッタリングの能力を持った基板で保証される。」

エ 「【0032】
【発明の実施の形態】以下,本発明を,図面を参照しつつ実施形態に基づき説明する。
【0033】上記目的を達成するために,以下の手順で実施する(図1参照)。
【0034】注入イオン種と加速エネルギーで決まる飛程距離の最頻値(濃度ピーク)が下地シリコン基板1のエピタキシャル成長面3(以下,「エピタキシャル層堆積用基板表面」と称する。)(図1(A)参照)から30nm以上1.2μm以下の深さとなるように,イオン注入する。また,注入装置による注入時に金属汚染がある場合には,該エピタキシャル層堆積用基板表面3にシリコン酸化膜2を形成させる(図1(B)参照)。該酸化膜2を形成する場合には50nm以下で形成しておくことが重要である。酸化膜形成の理由は,上記したようにイオン注入による金属汚染が多い場合,その混入の防止のためである。金属汚染の混入により,後に形成されるエピタキシャル層5に結晶欠陥が入る可能性があり,その場合には少なくとも10nm以上あることが望ましい。金属汚染が少ない場合には酸化膜を形成する必要はない。ただし,洗浄により形成される自然酸化膜はパーティクル付着などの防止に有効である。よって注入前の洗浄にて,表面を親水性にすることは有効である。フッ酸による疎水性でも問題はない。飛程距離の最頻値がエピタキシャル層堆積用基板表面3から30nmよりも深い位置になるようにする理由は,30nm未満ではエピタキシャル成長中に表面に残留した欠陥が転写もしくはそれが起因でエピ層に欠陥が発生するためである。加速エネルギーは,少なくとも30keV以上で注入を行なう(図1(C)参照)。注入加速エネルギーが低すぎると金属をゲッタリングする結晶欠陥の発生率が低下するため,ゲッタリング能力が低下する。また,数MeVもの高い加速エネルギーで作製すると,深さが深い分だけ注入欠陥領域は表面から遠ざかるものの,エピタキシャル層堆積用基板表面のダメージも大きくエピ層への欠陥が発生してしまう。さらにイオン注入装置能力とデバイス活性領域から遠ざかるために,最適製造条件が規定される。ドーズ量も同様に,低すぎるとイオン注入結晶欠陥6の量が低下する(図1(D)参照)。高すぎるとエピタキシャル層に結晶欠陥が転写されるため,その最適領域が存在する。注入ドーズ量のピーク濃度は,SIMS(二次イオン質量分析)により同定できる。注入量は各イオンすべてにおいて,ピーク体積濃度が1E17?1E21/cm^(3)の範囲にあれば問題ないが,特に1E18?1E21/cm^(3)の範囲のものが最もゲッタリングに効果があり,下地シリコン基板に炭素,もしくは窒素,または窒素および炭素が添加されたものを用いることで,結晶欠陥が発生しない。
【0035】上記内容で,エピタキシャル層の結晶欠陥はライトエッチングと光学顕微鏡により観察できる。これをウエハの面内全体を評価する場合,高感度のパーティクルカウンターを用いる。結晶欠陥が発生しないことの定義は,0.2μm以上の欠陥が零であることである。0.2μm未満の計測もできるが,その場合は結晶欠陥とごみとの区別が難しく,その場合でも0.5個/cm^(2)以下である。
【0036】これまでの何も添加しない通常の下地シリコン基板では,注入によってダメージを受けた下地シリコン基板はそのドーズ量を増加させて注入欠陥を大量に導入した場合,エピ層に欠陥を発生させてしまった。しかし,炭素単独,もしくは窒素単独,または窒素と炭素を同時に添加した下地シリコン基板では,従来のエピ層欠陥が発生するドーズ量よりも1?2桁以上もの注入ドーズ量を導入しても結晶欠陥はエピ層に発生しない。この効果とは別に,炭素添加,窒素添加および窒素と炭素同時添加基板は,デバイスプロセスの初期段階は基板全体の析出が遅れるが,デバイスプロセスが進むにつれて,その密度および量は徐々に増加するため,デバイスプロセス初期でもゲッタリング能力を発揮するイオン注入と炭素や窒素および窒素と炭素同時添加したシリコンウエハを使用することで,全デバイスプロセスを通して金属ゲッタリングに有効なエピ層が無欠陥のエピタキシャルシリコンウエハとなる。
【0037】炭素添加量は低すぎると転位などの欠陥抑制効果は少なく,5E15/cm^(3)以上が良い。さらに確実にその効果を狙うには1E16/cm^(3)以上が望ましい。また炭素濃度が5E17/cm^(3)を超えると炭素によるエピ層劣化も考えられ,5E17/cm^(3)以下が望ましい。また,窒素単独添加では,窒素の添加量が1E13/cm^(3)以上あることで,炭素持たない高温析出効果を生じるが,1E15/cm^(3)を超えるとエピ層自体に結晶欠陥が発生してしまう。しかしながらイオン注入することでエピ層へ転位が発生する窒素の限界濃度が増加し,2E15/cm^(3)まで引き上げることができる。さらに窒素と炭素同時添加では,両方の析出の効果で十分析出するとともに,エピ層欠陥が発生させない範囲を拡大させられる。転位が発生する窒素の限界濃度は窒素単独添加の2E15/cm^(3)から1E16/cm^(3)まで増加させることができる。しかしながら窒素が1E16/cm^(3)を超えると結晶育成自体の制御しにくくなる。
【0038】また,下地シリコン基板がp型である場合は,ボロンイオン(B^(+))やフッ化ボロンイオン(BF_(2)^(+))などを注入することで同型の注入原子層を形成することができる。これにより,p/p^(+)と同様の効果をもつ構造を形成できる。もちろん,p型においても,ヘリウムイオン(He^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+))等を注入しても強いゲッタリング能力が得られる。n型の基板である場合は,リンイオン(P^(+)),砒素イオン(As^(+))やアンチモンイオン(Sb^(+))などを注入することで欠陥層と同型の注入原子層を形成することができる。これにより,n/n^(+)と同様の効果をもつ構造を形成できる。もちろん,n型においても,ヘリウムイオン(He^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+))等を注入しても強いゲッタリング能力が得られる。
【0039】酸化膜形成は,熱酸化膜や化学酸化膜等,金属汚染の少ないクリーンな環境において形成された緻密な酸化膜であることが重要である。
【0040】イオン注入後,酸化膜をフッ酸にて除去し,金属除去,パーティクル除去に有効な洗浄を行う。酸化膜がない場合においても上記洗浄を実施することで表面に付着した金属やパーティクルの除去が可能となる。これは,エピタキシャル成長前の基板洗浄と兼ねることができる。
【0041】その後,酸化膜が除去されたエピタキシャル層堆積用基板表面上にエピタキシャル成長法によりシリコンエピタキシャル層を堆積する。エピタキシャル成長における1000?1200℃では,飛程付近でのイオン種による転位等の結晶欠陥は消滅せず,逆に二次欠陥等の生成が起こる。ここで,常圧エピタキシャル成長装置によるランプ加熱を用いたエピタキシャル成長の方がより作用効果を発揮できる。
【0042】なお,本発明に係るエピタキシャルシリコンウエハにおいては,前記したイオン注入により,エピタキシャル層堆積用基板表面から深さ30nm以上1.2μm以下の領域に,結晶欠陥層6が形成されるが,(図1(D)参照),この「深さ」は該基板表面3から結晶欠陥層6の中心までの距離を指すものである。そしてこの結晶欠陥層は,上記数値領域内にその中心を有するものであれば,その厚みはいかなるものであっても良い。」

オ 「【0043】
【実施例】以下本発明を実施例によりさらに具体的に説明する。これは単なる例示に過ぎず,本発明はこれらの実施例の記載によって制限されるものではない。
【0044】(実施例1)抵抗率10Ωcm程度のp型(100)の8インチシリコン基板を準備した。以下の手順で,各種エピタキシャルシリコンウエハを作製した。まず,炭素濃度が5×10^(15)atoms/cm^(3)のものと5×10^(17)atoms/cm^(3)の2種類,窒素濃度が1×10^(13)atoms/cm^(3)のものと2×10^(15)atoms/cm^(3)の2種類,窒素と炭素添加基板は,窒素が1×10^(13)atoms/cm^(3)で炭素が5×10^(15)atoms/cm^(3)のものと窒素が1×10^(13)atoms/cm^(3)で炭素が5×10^(17)atoms/cm^(3)のものまた窒素が1×10^(16)atoms/cm^(3)で炭素が5×10^(15)atoms/cm^(3),窒素が1×10^(16)atoms/cm^(3)で炭素が5×10^(17)atoms/cm^(3)のものを準備した。これらの試料について,以下の手順で行なった。なお,ゲッタリング評価にはニッケルを故意汚染した試料を用いて評価している。イオン種は注入欠陥が発生する請求項記載のどのイオンについてでも構わないが,この中からボロンイオン,カーボンイオン,アルゴンイオン,シリコンイオンについて示すことにする。
【0045】1) まず,上記イオンが透過し,酸化膜50nmおよび酸化膜を作成しない試料に飛程距離がそれぞれ30nmおよび1.2μmとなるように加速エネルギーを設定して,試料を作成した。その注入原子のピーク濃度が,約1×10^(17),1×10^(18),1×10^(20)および1×10^(21)/cm^(3)の4水準を作成した。
【0046】2) 次に,酸化膜を形成したものは0.5%の希フッ酸により酸化膜を除去し,アンモニア過酸化水素水洗浄,塩酸過酸化水素水洗浄等による金属やパーティクルの除去を行い,ランプ加熱の常圧エピタキシャル成長装置にて,1100?1150℃の温度で5μmのシリコンエピタキシャル成長を行った。
【0047】3) 続いて,得られたエピタキシャルシリコンウエハ表面に,ニッケルをそれぞれスピンコート汚染により5×10^(12)atoms/cm^(2)の故意汚染を施した。この場合も汚染していなものも比較として用意した。
【0048】4) 1000℃で60分,窒素雰囲気で拡散熱処理を施した後,ゲート酸化膜を300Å形成した。この試料の酸化膜中およびエピタキシャル層および注入欠陥層を含む注入原子層でのニッケルの濃度をフッ酸およびフッ硝酸液を用い段階エッチングと原子吸光分析にて回収量の評価を行なった。モニターによる汚染量をあらかじめ原子吸光分析により求めておき,その量を100%とする。酸化膜,エピタキシャル層,注入原子層および欠陥層,基板からのニッケルの濃度を求めた。
【0049】5) 各種イオン注入と下地シリコン基板によるのニッケル回収量結果を表1?5に示す。注入したサンプルすべてにおいて注入欠陥付近で90%以上のニッケルが回収され,飛程距離がそれぞれ30nmおよび1.2μmの試料において各イオン注入のピーク体積濃度1×10^(17)?1×10^(21)/cm^(3)の範囲でゲッタリング能力が優れている。酸化膜があってもなくてもそのゲッタリング能力はほとんど変わらず,ライトエッチング液により3μmエッチングして光学顕微鏡観察したが,エピ層表面の結晶欠陥はなかった。
【0050】なお,本実施例ではニッケルについてのゲッタリング能力を示しているが,鉄や銅等の金属についてもイオン注入による注入欠陥は有効なゲッタリングサイトになる。
【0051】(比較例1)上記実施例の4つのイオン種において,注入ピーク体積濃度が2E^(21)/cm^(3)で1E^(21)/cm^(3)を超えた場合のエピ層欠陥の発生を表33に示す。欠陥観察方法はライトエッチング液により3μmエッチングして光学顕微鏡観察した。どのイオン種もエピ層に欠陥が発生している。
【0052】(比較例2)炭素も窒素も添加していない基板に,上記の条件で試料を作成した場合,ゲッタリング能力はあるものの,注入ピークが1E20および1E21/cm^(3)ではすべて結晶欠陥が発生してしまった。
【0053】なお,各表について,表1?表8は,炭素添加した基板を用いた場合の各層におけるニッケル回収量,表9?表16は,窒素添加した基板を用いた場合の各層におけるニッケル回収量,表17?表32は,窒素と炭素を添加した基板を用いた場合の各層におけるニッケル回収量,表33は,注入ピーク体積濃度が2E21/cm^(3)の場合の各イオン種のエピ層欠陥発生状況,表34?表37は,炭素も窒素および炭素を添加していない基板を用いた場合の各層におけるニッケル回収量を表わす。」

カ 「【0091】
【発明の効果】以上の通り本発明によれば,デバイス活性領域に近い,エピタキシャル層直下に,イオンを注入することで,エピタキシャル層直下には結晶欠陥および高濃度注入原子層を導入し,エピタキシャル層にはスタッキングフォールトや転位の発生のない,高いゲッタリング能力を持ったエピタキシャルシリコンウエハの提供が可能となる。」

キ 図1には,シリコンウェハ1のエピタキシャル成長面3上にシリコン酸化膜2を形成し,当該シリコン酸化膜2を通して前記エピタキシャル成長面3側からイオン注入した後に,前記シリコンウェハ1に形成されたイオン注入欠陥層上の表面層4(注入欠陥回復)の上にエピタキシャル層5を形成することが記載されている。

(2)引用発明
ア 引用発明1
上記の「(1)引用例1の記載事項」から,引用例1には,エピタキシャルシリコンウエハの製造方法の発明として,次の発明(以下「引用発明1」という。)が記載されていると認められる。
「炭素もしくは窒素を,または,窒素と炭素を同時に添加した下地シリコン基板の主表面側から,ヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオンを注入して,強いゲッタリング能力を有する結晶欠陥層を含む注入原子の高濃度層を形成する工程と,
その後,前記下地シリコン基板の主表面上にエピタキシャル成長法によりシリコンエピタキシャル層を堆積する工程と,
を有し,
前記結晶欠陥層を含む注入原子の高濃度層は,前記下地シリコン基板の主表面から深さ30nm以上1.2μm以下の領域に形成され,
イオン注入のピーク体積濃度が1×10^(17)?1×10^(21)/cm^(3)の範囲であり,前記下地シリコン基板に炭素,もしくは窒素,または窒素および炭素が添加されたものを用いることで,注入起因による結晶欠陥が前記シリコンエピタキシャル層に発生しないことを特徴とするエピタキシャルシリコンウエハの製造方法。」

イ 引用発明2
また,上記の「(1)引用例1の記載事項」から,引用例1には,エピタキシャルシリコンウエハの発明として,次の発明(以下「引用発明2」という。)が記載されていると認められる。
「炭素もしくは窒素を,または,窒素と炭素を同時に添加した下地シリコン基板と,
前記下地シリコン基板の主表面側に,ヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオンを注入して形成された,強いゲッタリング能力を有する結晶欠陥層を含む注入原子の高濃度層と,
前記下地シリコン基板の主表面上に堆積されたシリコンエピタキシャル層と,
を有し,
前記結晶欠陥層を含む注入原子の高濃度層は,前記下地シリコン基板の主表面から深さ30nm以上1.2μm以下の領域に形成されており,注入起因による結晶欠陥が前記シリコンエピタキシャル層に発生しないことを特徴とするエピタキシャルシリコンウエハ。」

2 引用例2について
(1)引用例2の記載事項
原査定の拒絶の理由に引用された刊行物である特開2012-59849号公報(以下「引用例2」という。)には,「シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法」(発明の名称)について,図1?図3とともに次の事項が記載されている。
ア 「【0031】
ここで,図1(a)に示すように,炭素イオン注入層12が3層以上(12a,12b,12c)である場合は,シリコン単結晶基板11の酸素濃度が14ppma(JEIDA)以上であるものとすることができる。
このようにシリコン単結晶基板の酸素濃度が14ppma(JEIDA)以上と高濃度では,炭素イオン注入層が3層以上であると,バルク中からの酸素の拡散がより確実に抑制されたものとなり,より確実にシリコンエピタキシャル層の最表面部の酸素濃度が5ppma(JEIDA)以下と低いシリコンエピタキシャルウェーハとなる。
【0032】
上記のような,本発明のシリコンエピタキシャルウェーハは,以下に示すようなシリコンエピタキシャルウェーハの製造方法によって製造することができるが,もちろん本発明はこれらに限定されるものではない。図2は,本発明のシリコンエピタキシャルウェーハの製造方法の一例を示した工程フローである。
【0033】
(工程1)
まず,図2の工程1に示すように,酸素濃度が7ppma(JEIDA)以上のシリコン単結晶基板を準備する。ここで準備するシリコン単結晶基板は,酸素濃度7ppma(JEIDA)以上であれば良く,その導電型や結晶方位や結晶径等は,適宜選択することができるが,導電型はN型のほうが望ましい。例えばCZ法で育成したシリコン単結晶棒からスライスして作製したものを用いればよい。
【0034】
(工程2)
次に,図2の工程2に示すように,先に準備したシリコン単結晶基板を洗浄することができる。この洗浄はSC2溶液によって仕上げることが望ましく,これによって基板表面に薄い酸化膜を形成することができる。この酸化膜は不純物付着防止に効果的であり,また後の炭素イオン注入工程でのチャネリング防止に好適である。
【0035】
(工程3)?(工程6)
その後,図2の工程3に示すように,シリコン単結晶基板に対して,炭素イオン注入を行って,炭素イオン注入層を形成する。
【0036】
その後,図2の工程4に示すように,シリコンエピタキシャル層を形成するために,表面を清浄にするべく,洗浄(例えばHF洗浄の後に,SC1+SC2による洗浄)を行うことができる。
【0037】
その後に,図2の工程5に示すように,先の炭素イオン注入によって乱れた結晶性を回復させるために,結晶性回復熱処理を行うことができる。
この結晶性回復熱処理の実施形態は特に限定されず,枚葉式エピタキシャル成長装置での熱処理(例えば水素雰囲気で,昇温速度30?60℃/sec,温度1130℃)とすることができ,また独立した熱処理装置で実施することもできる。
【0038】
その後,図2の工程6に示すように,シリコンエピタキシャル層をエピタキシャル成長させる。
このエピタキシャル成長の条件は特に限定されず一般的なものでよく,例えば,H_(2)をキャリアガスとしてSiHCl_(3)等のソースガスをチャンバー内に導入し,サセプタ上に配置した基板の主表面上に,1050?1250℃程度でCVD法により,エピタキシャル成長させることができる。
【0039】
この工程2?工程6は,シリコンエピタキシャルウェーハを完成させるまでに2回以上行って,2層以上の炭素イオン注入層を形成する。
この時の炭素イオン注入条件は,加速エネルギーは50?100keV(注入深さは0.1?0.5μm)程度が望ましい。また,イオン注入回数や炭素イオンドーズ量は,準備したシリコン単結晶基板の酸素濃度に応じて,適宜変更することができる。」

3 引用例3について
(1)引用例3の記載事項
原査定の拒絶の理由に引用された刊行物である特開2008-311418号公報(以下「引用例3」という。)には,「エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法」(発明の名称)について,図1?図5とともに次の事項が記載されている。
ア 「【0034】
これに対して,本発明のエピタキシャルウェーハは,単結晶育成時に炭素(C_(s))がドープされたシリコン単結晶基板11に,炭素イオン(C_(i))が注入されることによって形成された炭素イオン注入層12に(C_(i)),(C_(s)),(O_(i)),(Si_(I))等からなる複合体が形成されたものであって,エピタキシャル層13が形成される際に,前述した複合体によってエピ成長中に注入される格子間シリコン(Si_(I))が捕獲されやすい形態となっており,格子間シリコンが基板のバルク中に侵入して酸素析出核と結合することを阻止することができるものである。そのため,バルク中に存在する酸素析出核(V)をエピタキシャル層が形成された後にも確保することができ,これによって,熱処理時に基板本来の酸素析出が起こり,BMDが容易に形成できるため,エピタキシャル層近傍におけるゲッタリング能力が高いエピタキシャルウェーハとすることができる。」

イ 「【実施例】
【0050】
以下,実施例及び比較例を示して本発明をより具体的に説明するが,本発明はこれらに限定されるものではない。
(実施例1)
まず,チョクラルスキー法によって,直径200mm,N型のシリコン単結晶棒の育成を行った。この際,予め石英ルツボ内に炭素粉末を入れることによって単結晶中に炭素をドープした。炭素ドープ量が1.0ppmaとなるように炭素濃度の制御を行った。また,酸素濃度が16.8ppmaとなるように単結晶棒の育成を行った。育成されたシリコン単結晶棒は0.5Ωcmとなった。
その後,シリコン単結晶棒をスライスしてシリコン単結晶基板を作製した。
その作製したシリコン単結晶基板に,1×10^(12)atoms/cm^(2)のドーズ量の条件で,高電流イオン注入機を用いて炭素をイオン注入して,炭素イオン注入層を形成した。
その後,1130℃の処理条件で炭素注入層を形成したウェーハ表面にエピタキシャル層を形成し,エピタキシャルウェーハを作製した。形成したエピタキシャル層の厚さは約6μmである。」

4 引用例4について
(1)引用例4の記載事項
原査定の拒絶の理由に引用された刊行物である特開2008-294245号公報(以下「引用例4」という。)には,「エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ」(発明の名称)について,図1?図5とともに次の事項が記載されている。
ア 「【0023】
以下,本発明について図1を用いてさらに詳細に説明するが,本発明はこれらに限定されるものではない。
まず,単結晶シリコンウェーハ11を準備する。このシリコンウェーハのいずれか一方の主表面に高電流イオン注入機を用いて,炭素イオン注入を行って,シリコンウェーハに炭素注入層12を形成する。炭素イオンのドーズ量としては1×10^(13)?5×10^(15)atoms/cm^(2)とすることができる。
上記の範囲のドーズ量とすることで,炭素イオン注入後に行う熱処理が短時間であっても,ウェーハの結晶性の回復を図ることが可能である。また,酸素析出を促進するためにも,上記ドーズ量の範囲が好ましい。
【0024】
その後,炭素イオン注入によって乱れたシリコンウェーハの結晶性を回復させるために熱処理を行う。熱処理は,急速加熱・急速冷却(RTA)装置を用いて行う。この熱処理は,アンモニアまたは窒素を含む雰囲気で行う。
上記のようにアンモニアまたは窒素を含む雰囲気でRTA装置による熱処理を行うことによって,短い熱処理時間でも結晶性の回復を図ることが可能である。またアンモニアまたは窒素を含ませることによって,熱処理中にウェーハに空孔を注入することができ,これによって酸素をより効率的に析出させ,BMD(Bulk MicroDefect)層13を形成させる。この形成したBMD層13に重金属等の不純物をゲッタリングさせることが可能となる。上記のようにすることで短時間の工程であっても強力なゲッタリング能力を備えたエピタキシャルウェーハを得ることができる。
【0025】
アンモニアを含む雰囲気で行う際のアンモニアの濃度は0.5?3%とすることができる。窒素を含む雰囲気で行う場合は窒素濃度は100?1000ppmの窒化ガスを添加した雰囲気とすることができる。
前述のような濃度範囲とすることで,空孔を注入する際に,ウェーハ中に入る窒素の総量を不必要に増加させることなく,空孔を十分量注入することが可能となる。ここでさらに,窒素添加雰囲気に100ppm以下の微量酸素雰囲気で熱処理を行うことによっても,上記と同様の効果を得ることができる。
【0026】
熱処理条件として,処理温度は1100℃?シリコン融点温度とすることができる。特に望ましくは1100?1250℃である。処理時間としては10?60秒とすることができる。前述の熱処理条件とすることで,ウェーハの結晶性を確実に回復させると共に,短時間の処理とすることができる。よって工程を短くすることが可能となり,コスト低減を図ることが可能となる。
熱処理の回数は一回でも十分だが,特に回数に制限はない。結晶性の回復を重視する場合は2?3回繰り返すことができる。
【0027】
その後,炭素イオンを注入した面に,エピタキシャル層14を形成する。エピタキシャル層14の形成には一般的な条件を用いることができる。
たとえば,H_(2)をキャリアガスとしてSiHCl_(3)等のソースガスをチャンバー内に導入し,サセプタ上に配置した上記ゲッタリング能力が高くかつ炭素注入層を有し,RTA処理したウェーハ上に,1050?1250℃程度でCVD法により,エピタキシャル成長することができる。」

5 引用例5について
(1)引用例5の記載事項
原査定の拒絶の理由に引用された刊行物である特表2009-540531号公報(以下「引用例5」という。)には,「イオンビーム装置およびイオン注入方法」(発明の名称)について,図1?図19とともに次の事項が記載されている。
ア 「【技術分野】
【0001】
本発明は,半導体ウェハおよびその他の基板ターゲットへのイオン注入に関する。特に,周期表のC,Si,GeおよびSnのようIV族の両側にあるB,P,As,Sb,In元素のような,電気的ドーパント種の原子を複数含む,分子イオンの効率的な注入に関する。また,たとえばアモルファス化,ドーパント拡散制御,ストレスエンジニアリング,欠陥ゲッタリングなどの半導体基板の改変を行うための,S,Si,Geのような原子を複数含む分子イオンの効率的な注入に関する。このような分子の注入,特に,関心原子の大きな,すなわち4より大きい多重度の分子の注入は,60nmおよびそれ以下の臨界的な集積回路の製造に有効である。本発明は,また,一般的に使用されている単一原子ドーパントイオンに好適な注入装置の注入ビームライン構成,および,特に,多目的の注入装置のビームライン構成,上述の3つのクラスのイオンの注入に有効な構成に関する。」

イ 「【0077】
説明される特徴として,商用のイオン注入装置のためのビームラインおよびイオン源システムが提供され,60nmおよびそれ以下の臨界的な寸法の集積回路の製造に必要とされる,高ドーズ,低エネルギー注入への挑戦に適合することができる。ソースから生成されるB_(10)H_(X)^(+),またはB_(18)H_(X)^(+)の強いボロハイドライドイオンビームは,ポリゲートおよびソースドレインエクステンション注入のような低エネルギー,高ドーズ応用での,商業的に許容できるウェハスループットを達成するために用いられる。イオン源からウェハへのビーム輸送要素は,注入エネルギー2-4keVで30pmAより大きいウェハボロン電流を達成する,また,200eV程度の低エネルギーで3pmAより大きい電流を達成するように構成される。これらの高電流は,低エネルギーで,ウェハの直前で減速する必要なく達成される。従って,ウェハまたは他のターゲット表面へのビームの衝突は,エネルギー的に極めて純粋であり,一般に浅い接合注入の品質を低下させる高エネルギーの素子が無い。」

ウ 「【発明を実施するための形態】
【0091】
ここで図面を参照すると,図面では,同一の部分は同一の参照符号で示され,機能的に類似の部分は図1の参照符号にアクセントをつけて示されており,これらの図は,特に分子イオンを注入するのに有効なイオン注入装置の実施形態を概略的に示している。ここで分子イオンは,B,P,As,Sb元素のような電気的ドーパント種の原子を複数含み,これらは,周期表のC,Si,GeおよびSnのIV族元素の両側に位置する。また,図面は,半導体基板を実施化するために修正するのに有効なC,Si,Ge元素のような原子を複数含む分子イオンの効率的な注入のための実施形態を示す。基板の修正は,たとえば,アモルファス化,ドーパント拡散制御,ストレスエンジニアリング,欠陥ゲッタリングなどである。このような分子イオンは,臨界的な寸法である60nmおよびそれ以下の寸法の集積回路を製造するのに有効である。以下において,このようなイオンを集合的に「クラスター」イオンと記載する。
【0092】
1価の電荷のクラスターイオンの化学構造は,一般式
M_(m)DnR_(x)H_(y)^(+) (1)
で示され,ここでMはC,SiまたはGeのような基板の材料改変に有効な原子であり,Dは,基板中に電荷キャリアを注入するためのB,P,As,SbまたはInのようなドーパント原子(周期表のIIIまたはIV族)であり,Rは,ラジカル,リガンド,または分子であり,Hは水素原子である。一般的に,RまたはHは,安定なイオンを生成または形成するために必要とされる完全な化学構造の一部であり,注入プロセスのためには特に必要ではない。一般に,Hは,注入プロセスに特に有害ではない。これは,Rにも同様に当てはまる。たとえば,Feのような金属原子,またはBrのような原子を含むRは望ましくない。上述の式において,m,n,x,yは0以上の整数であり,mとnの和は2以上,すなわちm+n≧2である。イオン注入の特別の関心は,高いMおよび/またはD原子多重度を持つ,すなわちm+n≧4のクラスターイオンである。これは,低エネルギー,高ドーズ注入のための改良された効率のためである。
【0093】
材料改変のために用いることができるクラスターイオンの例は,ベンゼン環から派生する,C_(7)H_(y)^(+),C_(14)H_(y)^(+),C_(16)H_(y)^(+),およびC_(18)Hy^(+)である。ドーピングに使うことができるクラスターイオンの例は,
・ボロハイドライドイオン:B_(18)H_(y)^(+),B_(10)H_(y)^(+)
・カルボランイオン:C_(2)B_(10)H_(y)^(+),C_(4)B_(18)H_(y)^(+)
・フォスフォラスハイドライドイオン:P_(7)H_(y)^(+),P_(5)(SiH_(3))_(5)^(+),P_(7)(SiCH_(3))_(3)^(+)
・ヒ素ハイドライドイオン:As_(5)(SiH_(3))_(5)^(+),As_(7)(SiCH_(3))_(3)^(+)
である。」

6 引用例6について
(1)引用例6の記載事項
原査定の拒絶の理由に引用された刊行物である特開2011-151318号公報(以下「引用例6」という。)には,「半導体装置およびその製造方法」(発明の名称)について,図1?図7とともに次の事項が記載されている。
ア 「【0031】
次に,本実施の形態における半導体装置100の製造手順を説明する。図2および図3は,本実施の形態における半導体装置の製造手順を示す工程断面図である。
まず,基板1に素子分離絶縁膜2を形成する。素子分離絶縁膜2は,たとえば,フィールド酸化膜とすることができる。つづいて,基板1上にゲート絶縁膜3を形成する。次いで,ゲート絶縁膜3上にゲート電極4を形成する。その後,ゲート電極4およびゲート絶縁膜3をマスクとして,イオン注入により基板1表面に不純物をドーピングし,ソース・ドレイン拡張領域5を形成する。つづいて,CVD(化学気相成長:Chemical Vapor Deposition)法でたとえばシリコン酸化膜等の絶縁膜を全面に堆積し,異方性エッチングにより,ゲート絶縁膜3およびゲート電極4の側壁に,サイドウォールスペーサ6を形成する。これにより,図2(a)に示した構成の半導体装置100が得られる。
【0032】
次いで,ゲート電極4およびサイドウォールスペーサ6をマスクとして,イオン注入により基板1表面に不純物をドーピングし,熱処理によって活性化して,深いソース・ドレイン領域7を形成する(図2(b))。
【0033】
この後,ゲート電極4およびサイドウォールスペーサ6をマスクに用いて,異方性のエッチングにより,ソース・ドレイン領域7を部分的にエッチングし,掘り込み領域11を形成する(図2(c))。ここで,掘り込み領域11は,基板1とソース・ドレイン領域7とのPN接合に達しないように形成する。つまり,掘り込み領域11は,基板1が露出しないように形成することができ,掘り込み領域11の底部および側面にソース・ドレイン領域7が露出するようにする。
【0034】
つづいて,掘り込み領域11の底部に露出したソース・ドレイン領域7表面に,不純物を浅くイオン注入して熱処理を加え,シリサイド層14を構成する金属元素のゲッタリングサイトとして機能するゲッタリング層12を形成する(図3(a))。ゲッタリング層12は,基板1とソース・ドレイン領域7とのPN接合に達しないように形成する。また,この際,ゲッタリング層12の表面にアモルファス層が残留しないように熱処理を行う。これにより,後の埋め戻し工程におけるシリコンの選択成長を容易に行うことができる。
【0035】
本実施の形態において,イオン注入する不純物は,当該不純物を半導体中にイオン注入することにより,シリサイド層14を構成する金属元素のゲッタリングサイトとして機能する領域が形成される元素とすることができる。イオン注入する不純物は,たとえばカーボン,酸素,窒素,フッ素,または希ガス元素の少なくとも一つを含む構成とすることができる。
【0036】
本実施の形態において,イオン注入する不純物は,たとえばカーボンとすることができる。カーボンは,シリコン中でいくつかの形態のSi-Cクラスタを形成し,このSi-Cクラスタが歪み場を誘起して金属元素をゲッタリングすることができる。また,カーボンは,シングルカーボンイオンとすることもできるが,シングルカーボンイオンではなく,クラスタカーボンイオンとすることもできる。クラスタカーボンイオンとしては,たとえば,C_(7)H_(7),C_(14)H_(14),C_(16)H_(10)等とすることができる。クラスタカーボンを用いることにより,不純物を浅く注入することができ,ゲッタリング層12が,基板1とソース・ドレイン領域7とのPN接合に達しないように形成しやすくすることができる。
【0037】
つづいて,ソース・ドレイン拡張領域5およびソース・ドレイン領域7と同導電型の不純物をドーピングしながら,選択成長法により掘り込み領域11上に結晶層を形成して,せり上げソース・ドレイン領域13を形成する(図3(b))。
【0038】
次いで,基板1上の全面に金属層を形成し,熱処理によって,当該金属層がシリコンと接している部分で金属層の金属元素とシリコンとを反応させ,シリサイド層14を形成する。その後,未反応の金属層を除去する(図3(c))。ここで,金属層は,ニッケル層とすることができる。この場合,シリサイド層14は,ニッケルシリサイドとすることができる。本実施の形態において,シリサイド層14は,ゲッタリング層12と接しないように形成される。
……(中略)……
【0041】
本実施の形態において,シリサイド層14とゲッタリング層12とが離れて形成されている。そのため,シリサイド層14を形成する際に,ゲッタリング層12の存在がシリサイド層14に影響を与えることがない。これにより,シリサイド層14を良好に接続することができ,シリサイド層14と半導体電極10との界面抵抗を低く保つことができる。
【0042】
また,ゲッタリング層12の存在がシリサイド層14に影響を与えないため,シリサイド層14のでき栄えを気にすることなく,ゲッタリング層12の形成条件を選択することができる。
【0043】
さらに,シリサイド層14を形成する際に,ゲッタリング層12が形成されているため,シリサイド層14またはこれを形成するための金属層からの金属元素の拡散を抑制し,リーク電流および寄生抵抗を小さくすることができる。」

7 引用例7について
(1)引用例7の記載事項
原査定の拒絶の理由に引用された国際公開第2011/125305号(以下「引用例7」という。)には,「シリコンエピタキシャルウエーハ,シリコンエピタキシャルウエーハの製造方法,及び半導体素子又は集積回路の製造方法」(発明の名称)について,図1?図10とともに次の事項が記載されている。
ア 「[0068] 図10に,シリコン基板に炭素イオンを注入し熱処理をする前と後の炭素濃度プロファイルの変化を示す。図10に示した熱処理後の炭素濃度プロファイルは,単純なガウス形の拡散プロファイルになっていないことがわかる。このように,炭素イオンの拡散も空孔型拡散と格子間型拡散の両方の機構でおこると考えられる。そのため,炭素イオンを高濃度でシリコン基板に注入することにより,シリコン基板からエピタキシャル層へのドーパント(リン,ボロン)の浮き上がり現象をエピタキシャル成長工程と素子製造工程において抑制することが可能となる。結果として,縦型トランジスタのオン抵抗低減,リーク電流の低減が実現できるようになる。
[0069] また,一方で炭素イオンを1×10^(15)atoms/cm^(2)前後のドーズ量でイオン注入すると,その領域が強力なゲッタリングサイトとなることが知られている。そのため,上記の炭素イオン注入されたエピタキシャル層-シリコン基板領域は,安定かつ強力なゲッタリングサイトにもなり,この手法を用いたデバイスの歩留まり,電気特性の向上にも寄与するという副次的な効果も当然期待される。」

イ 「[0090] ここで,炭素イオンをシリコン基板表面に注入したときの注入エネルギーと形成される炭素濃度分布の関係を図7に示す。このように,注入エネルギーが低いほどシリコン基板表面近傍に炭素イオン注入層を形成することができる。」

ウ 「実施例
[0110] 以下,実施例及び比較例を示して本発明をより具体的に説明するが,本発明はこれらに限定されるものではない。
[0111] (実施例1)
直径200mm,赤燐ドープ,抵抗率が1.2mΩcmのCZ単結晶からエピタキシャル用のシリコン基板を作製した。
そして裏面側に300nmの厚さのCVD酸化膜を形成した。
[0112] その後,このシリコン基板に大電流イオン注入装置を用いて炭素イオンの注入を行った。具体的には,シリコン基板のイオン注入を行う表面にはパッド酸化膜を形成せずに,5°のチルティングでチャネリング対策を行った。加速電圧を60keV,ドーズ量を1.0×10^(15)atoms/cm^(2)とした。
そしてイオン注入後に,RTA装置を用いて回復熱処理を行った。この熱処理条件は,昇温速度30℃/sec,窒素雰囲気1200℃,30秒とした。
[0113] その後,基板洗浄を実施し,エピタキシャル成長を行った。このエピタキシャル成長は,枚葉式反応機を用い,トリクロロシランをシリコンソースに用いて1150℃で厚さ5μmのエピタキシャル層を形成した。
形成したエピタキシャル層の厚さを赤外線の干渉法で調べた結果,5.0?5.2μmの範囲であった。また,エピタキシャル層の抵抗率はショットキーダイオードによるCV法により測定した結果,ウエーハ中央で10.0Ωcmであった。
[0114] 作製したエピタキシャルウエーハについて,以下に示す様な評価を行った。
作製したエピタキシャルウエーハのエピタキシャル層の欠陥を,プレファレンシャルエッチングで評価した。
また,プレファレンシャルエッチングを行ったウエーハについて,オートドープの影響を比較的強く受ける外周10?20mmの位置からそれぞれチップを切り出し,それぞれ角度研摩を行い,スプレデイングレジスタンスによりドーパントプロファイルを測定した。ここでスプレデイングレジスタンスは補正データで抵抗値から不純物濃度に換算した。その結果を図3に示した。なお,エピタキシャル層の厚さはプレファレンシャルエッチングでエッチングした分,約1.0μm薄くなっている。」

エ 「請求の範囲
[請求項1] シリコン基板にエピタキシャル層が形成されたシリコンエピタキシャルウエーハであって,
前記シリコン基板は,リンまたはボロンが2.0×10^(19)atoms/cm^(3)以上の濃度でドープされており,かつ少なくとも裏面側にCVD酸化膜が形成され,表面から炭素イオンが注入されたことによる炭素イオン注入層が形成されたものであり,
該炭素イオン注入層が形成された前記シリコン基板の表面に前記エピタキシャル層が形成されたものであることを特徴とするシリコンエピタキシャルウエーハ。

[請求項2] 前記炭素イオン注入層は,炭素イオンが3.0×10^(14)atoms/cm^(2)以上のドーズ量で注入されたものであることを特徴とする請求項1に記載のシリコンエピタキシャルウエーハ。」

オ 「炭素イオンの注入エネルギーと深さ方向の炭素濃度分布(ドーズ量:1×10^(15)atoms/cm^(2))を示す図である」(段落[0048])図7には,炭素イオンを注入したときの炭素濃度分布が示されており,注入エネルギーが低いほどシリコン基板表面に近い位置にピークを有することが記載されている。
また,「熱処理前と1100℃で1時間熱処理した後の本発明のエピタキシャルウエーハのエピタキシャル層-シリコン基板界面付近の炭素濃度分布(SIMS)の変化を示す図である」(段落[0048])図10からは,シリコン基板に炭素イオンを注入し熱処理をした後は,濃度が10^(16)?10^(17)atoms/cm^(3)の間で立ち上がり,濃度のピークが10^(19)atoms/cm^(3)付近にあるという,炭素濃度プロファイルの傾向は把握できるものの,同図からはピーク濃度などの炭素濃度に関する情報を特定することができない。

(2)引用例7に記載された技術事項
ア 第4の7(1)ウには,次の技術事項が記載されている。
「シリコン基板に炭素イオンの注入を行った後,昇温速度30℃/sec,窒素雰囲気1200℃,30秒の熱処理条件で回復熱処理を行い,その後,エピタキシャル成長を行ったこと。」
また,第4の7(1)アには,次の技術事項が記載されている。
「シリコン基板に炭素イオンを注入し熱処理をした後の炭素濃度プロファイルは単純なガウス形の拡散プロファイルになっていないものの,上記の炭素イオン注入されたエピタキシャル層-シリコン基板領域は,安定かつ強力なゲッタリングサイトになること。」

8 引用例8について
(1)引用例8の記載事項
原査定の拒絶の理由に引用された刊行物である特開2010-62529号公報(以下「引用例8」という。)には,「半導体装置の製造方法」(発明の名称)について,図1?図16とともに次の事項が記載されている。
ア 「【特許請求の範囲】
【請求項1】
n型FETを形成する半導体装置の製造方法であって,
シリコンを主成分とする半導体基板の表面に,前記半導体基板の素子領域を区画する素子分離絶縁膜を形成し,
前記半導体基板の前記素子領域上に,ゲート絶縁膜を形成し,
前記ゲート絶縁膜上に,ゲート電極を形成し,
前記素子領域のうち前記ゲート電極を挟むソース/ドレイン・コンタクト領域となる領域に,炭素クラスターイオン,炭素モノマーイオン,または,炭素を含んだ分子状のイオンをイオン注入することにより,前記ソース/ドレイン・コンタクト領域となる前記領域を非晶質化し,
さらに,非晶質化された前記領域に,n型の不純物として砒素および燐のうち少なくとも一つをイオン注入することにより,前記ソース/ドレイン・コンタクト領域となる不純物注入層を形成し,
熱処理により,前記不純物注入層中の前記炭素および前記不純物を活性化する
ことを特徴とする半導体装置の製造方法。」

イ 「【背景技術】
……(中略)……
【0005】
従来から認識されているように,炭素(Carbon)が添加されたシリコン(Si:C)技術は,シリコンに形成された高性能n型FETを製造するための有望な技術となっている。
【0006】
例えば,n型FETのチャネル領域に隣接するシリコン基板中にSi:Cを埋設した場合,チャネル領域に引張応力が印加される。これにより,電子の移動度が増加し,n型FETの性能を向上させることができる。
……(中略)……
【0015】
既述のようにして炭素モノマーイオンをイオン注入技術により打ち込んで埋め込みSi:C構造を形成した場合,炭素のSi中における固溶限は,3.5×10^(17)cm^(-3)(at melting point)と極めて低い。したがって,SiC析出させることなく,かつSi結晶を歪ませるため高濃度にSi中の格子置換位置に炭素を固溶させることは難しい。
【0016】
さらに,Si中における格子置換位置の炭素濃度は,1.0%?1.5%程度と低い。したがって,格子間位置の炭素濃度は,高いものとなっている。
【0017】
また,炭素イオン注入領域の結晶回復が不完全であることにより,接合リーク異常等のトランジスタ特性劣化が生じている。
【0018】
ここで,炭素イオン注入後のアモルファスSi層の結晶回復のためには,モノマーイオン注入よりも,ドーズレートを低減しセルフアニーリングを抑制可能な炭素クラスターイオン注入が有効であると考えられる。
【0019】
しかし,格子置換位置の高い炭素濃度を達成しつつ,完全な結晶回復を実現する炭素活性化手法はない。すなわち,既述のような従来技術では,n型FETの動作性能を向上させることができていない。」

ウ 「【0027】
次に,露出したp型のウェル拡散層領域103に,炭素クラスターイオンを,炭素のピーク濃度が2%以上となる条件でイオン注入技術により打ち込む。すなわち,該素子領域のうちゲート電極105を挟むソース/ドレイン・コンタクト領域となる領域に,炭素クラスターイオンをイオン注入することにより,ソース/ドレイン・コンタクト領域となる該領域を非晶質化する。なお,該炭素クラスターイオンは,C_(7)H_(7)またはC_(5)H_(5)の少なくとも何れか一方である。
【0028】
さらに,非晶質化された該領域に,n型の不純物として砒素および燐のうち少なくとも一つを1×10^(15)cm^(-2)以上のドーズ量でイオン注入技術により打ち込む。
【0029】
これにより,露出したシリコン基板101表面にn型のソース/ドレイン・コンタクト領域となる不純物注入層108を形成する(図5)。
……(中略)……
【0034】
次に,Xeフラッシュランプアニールによる高温極短時間熱処理を行う。このXeフラッシュランプアニールにより,シリコン基板101の基板表面温度が1200℃?1400℃の範囲に制御される。この処理時間は0.2m秒?2.0m秒である。
【0035】
これにより,n型のソース/ドレイン・コンタクト領域となる不純物注入層108中の炭素および不純物を活性化するとともに,n型のソース/ドレイン・エクステンション領域となる不純物注入層110中の炭素および不純物を活性化する。
【0036】
次に,シリコン窒化膜を堆積し,このシリコン窒化膜をRIE等により異方性エッチングする。これにより,シリコン窒化膜側壁111を形成する。その後,シリサイド技術により,ソース/ドレイン・コンタクト領域(不純物注入層)108の表面および多結晶ゲート電極105の表面に,ニッケルモノシリサイド(NiSi)膜112a,112bを形成する(図7)。
【0037】
次に,層間絶縁膜114をシリコン基板101上に形成する。さらに,この層間絶縁膜114中に,ニッケルモノシリサイド(NiSi)膜112a,112bに接続する配線層を形成する。これにより,トランジスタ素子である半導体装置100が完成する(図8)。
【0038】
このように,ソース/ドレイン・コンタクト領域108に,炭素クラスターイオン注入技術により,高濃度の炭素を打ち込み,非晶質化させる。これにより,該イオン注入時のセルフアニーリングが抑制され,後の熱処理により良好な結晶回復を達成できる。
【0039】
さらに,砒素や燐を炭素クラスターイオン注入の前後どちらか少なくとも一方にイオン注入技術により打ち込む。これにより,後述のように,炭素によるシリコン再結晶化(固相成長)速度の低下を補うことができる。
【0040】
さらに,炭素ならびに砒素や燐の活性化を高温極短時間熱処理で行う。これにより,結晶構造はシリコンと同様な極めて良好な結晶性を有し,格子置換位置の炭素濃度が高い歪み炭素添加シリコン結晶を,ソース/ドレイン・コンタクト領域に形成できる。
【0041】
結果として,n型FETのチャネル領域に引張応力が印加され,チャネル部分を流れるキャリア(電子)の移動度を増大させることが可能となる。すなわち,高性能なn型FETを得ることが可能となる。」

エ 「【0052】
ここで,図11は,炭素クラスターイオン(C_(7)H_(7))がイオン注入されたシリコン(100)基板の深さと,熱処理後の炭素濃度と,の関係を示す図である。なお,図11においては,Xeフラッシュランプアニールによりシリコン(100)基板の基板表面温度を,0.8m秒間,1250℃に制御することにより,シリコン(100)基板を熱処理した。
【0053】
図11に示すように,炭素クラスターイオンを注入したSi(100)基板を,Xeフラッシュランプアニールで熱処理することにより,深さ20nm?30nm近傍で,炭素濃度がピーク値(2×10^(21)cm^(-3))になっている。この炭素濃度がピーク値に到達している領域は,シリコン固相成長が止まっている領域であり,積層欠陥,双晶などの結晶欠陥が多数形成されている。なお,基板表面温度1350℃,処理時間0.8msecのレーザーアニールでも同様の結果が得られた。
【0054】
ここで,図12は,500℃の窒素雰囲気中における,(100)単結晶シリコン基板の固相成長速度の不純物濃度依存性を示す図である。
【0055】
図12に示すように,炭素は(100)単結晶シリコンの固相成長速度を減少させる。これにより,上述のように,固相成長が停止し,欠陥が生成される現象が現れる。
【0056】
一方,n型ドーパントとして用いることが可能な砒素または燐は,(100)単結晶シリコンの固相成長速度が増加する。
【0057】
そこで,n型ドーパントとして用いることが可能な砒素または燐を,炭素クラスターイオンを注入した領域にイオン注入する。さらに,Xeフラッシュランプアニールやレーザーアニールで達成される極めて熱非平衡である高温極短時間の熱処理により,炭素を活性化する。これにより,格子置換位置の高い炭素濃度を達成しつつ,結晶回復を行うことが可能となる。
【0058】
以上のように,本実施例に係る半導体装置の製造方法によれば,動作速度を向上させたn型FETを形成することができる」

オ 「炭素クラスターイオン(C_(7)H_(7))がイオン注入されたシリコン(100)基板の深さと,熱処理後の炭素濃度と,の関係を示す図」(段落【0014】)を示す図11には,炭素濃度のピーク値は2×10^(21)atom/cm^(2)であり,半値幅(炭素濃度1×10^(21)atom/cm^(2)における炭素濃度プロファイルの幅)は約30nmであることが記載されている。

(2)引用例8に記載された技術事項
ア 第4の8(1)ア?ウから,引用例8には,次の技術事項が記載されていると認められる。
「シリコンを主成分とする半導体基板の素子領域のうちゲート電極を挟むソース/ドレイン・コンタクト領域となる領域に炭素クラスターイオンを注入して非晶質化し,非晶質化された該領域にn型の不純物として砒素および燐のうち少なくとも一つをイオン注入した後に,Xeフラッシュランプアニールによる高温極短時間熱処理を行うことで注入した炭素及びn型の不純物を活性化することで,極めて良好な結晶性を有し,格子置換位置の炭素濃度が高い歪み炭素添加シリコン結晶を前記ソース/ドレイン・コンタクト領域に形成することで,
チャネル領域に引張応力が印加され,チャネル部分を流れるキャリアの移動度を増大させることが可能な,高性能なn型FETの製造方法。」

イ また,第4の8(1)エ?オには,次の技術事項が記載されている。
「炭素クラスターイオン(C_(7)H_(7))がイオン注入されたシリコン(100)基板をXeフラッシュランプアニールで熱処理すると,炭素濃度のピーク値が2×10^(21)cm^(-3)であり,半値幅は約30nmである炭素濃度プロファイルが得られるが,前記炭素濃度がピーク値に到達している領域には積層欠陥,双晶などの結晶欠陥が多数形成されているところ,
前記炭素クラスターイオンを注入した領域に,(100)単結晶シリコンの固相成長速度を増加させるn型ドーパントとして砒素または燐をイオン注入すると,高温極短時間の熱処理により炭素を活性化でき,格子置換位置の高い炭素濃度を達成しつつ,結晶回復を行うことが可能となること。」

9 引用例9について
(1)引用例9の記載事項
原査定の拒絶の理由に引用された刊行物である特表2009-518869号公報(以下「引用例9」という。)には,「炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法」(発明の名称)について,図1?図17とともに次の事項が記載されている。
ア 「【0014】
炭素注入(ゲッタリング注入)
炭素注入は,かねて欠陥または汚染物をゲッタリングする方法として用いられてきた。例えば,Stolk et alおよびUeda et alの上記参考文献参照。欠陥はシリコン中のBおよびPの拡散を一時的に増大させることが示されているので,格子間欠陥の捕捉は拡散を制限するための方法の候補であると考えられてきた。従来のプロセスでは,CO_(2)またはCOガス源のいずれかが従来のプラズマイオン源に用いられている。C^(+)のビームを発生させ,注入を工業的イオン注入システムで実施することができる。CO_(2)またはCOガスを使用すると,従来のプラズマ源の有効寿命は短くなる。これは,酸化作用および該源に見いだされる絶縁体の炭素トラッキングが原因である。
【0015】
炭素インプラントの従来の施用の一つは,高エネルギー(MeV)の炭素をシリコン中に深く,トランジスタ構造から離して注入することにより,金属不純物のゲッタリングを提供することである。シリコン中では,存在するあらゆる金属原子が,おもに漏れを増大させることにより活性構造の電気性能を低下させる可能性がある。活性デバイス領域から金属不純物を除去する方法は数多く研究されている。用いられているアプローチの一つは,活性デバイスから離してシリコン中に炭素を注入することである。シリコン中の炭素は不純物トラップとして働くので,炭素と相互作用する金属原子はすべて高温を経てもその位置にそのまま残る。このメカニズムはゲッタリングとよばれ,炭素インプラントはゲッタリングの選択肢の一つである。
【0016】
発明の概要
簡潔に述べると,本発明は,集積回路中のPMOSトランジスタ構造の製造において基板にホウ素,ヒ素およびリンをドープする場合に,炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセスに関する。この新規アプローチに由来するプロセスは二つある:(1)USJ形成のための拡散制御;および(2)ストレスエンジニアリングのための高ドーズ量炭素注入。USJ形成のための拡散制御を,PMOS中のソース/ドレイン構造のホウ素または浅いホウ素クラスターインプラントと併せて説明する。より詳細には,C_(16)H_(X)^(+)のようなクラスター炭素イオンを,これに続くホウ素インプラントとほぼ同じドーズ量でソース/ドレイン領域中に注入し;その後,好ましくはB_(18)H_(X)^(+)またはB_(10)H_(X)^(+)のようなホウ化水素クラスターを用いて浅いホウ素インプラントを行って,ソース/ドレインエクステンションを形成する。これに続くアニーリングおよび活性化において,炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散は低減する。Stolk et al.およびRobertson et alの上記参考文献では,一時的に増大したホウ素の拡散はシリコン格子中の格子間欠陥によりもたらされると主張されている。」

イ 「【0032】
ストレスエンジニアリング
上記参考文献Ang,et alで議論されているように,シリコン中のトランジスタのソース/ドレイン領域中に組み込まれる炭素はSi_(x)C_(y)材料を形成することができ,該材料は,純粋なシリコンに格子不整合をもたらし,したがって,トランジスタチャネルに機械的に応力を加え,キャリヤ移動度を増大させることが示されている。Si_(x)C_(y)材料はシリコンより小さな格子を有するので,この材料は,NMOSトランジスタの移動度を改善するのに有用な引張応力をチャネルに作り出す。したがって,本発明の重要な観点に従って,NMOSトランジスタのソース/ドレイン領域中でシリコンをSi_(x)C_(y)に選択的に転化する手段として,例えばC_(16)H_(10)^(+)での炭素クラスター注入を用いて高ドーズ量インパクトを実施する。所定のイオン電流においてC_(16)H_(10)のようなクラスターを使用すると炭素のドーズ量が16倍になり,高ドーズ量での極浅インプラントが可能になる。
【0033】
注入によりSi_(x)C_(y)材料を形成するさらなる利点は,注入装置によりもたらされる制御である。イオン注入は一般に,装置の精度および制御が他の形態の半導体処理装置の能力を大きく上回るため,半導体製造において有効なプロセスである。詳細には,提案した用途に関し,炭素濃度の綿密なプロファイルをインプラントのエネルギーおよびドーズ量の制御により詳細に管理することができる。実際,インプラント段階の手順をさまざまなドーズ量およびエネルギーと共に予見して,炭素プロファイルを任意の望ましいプロファイルの輪郭に合わせることができる。どのような詳細なプロセスがもっとも有利な結果をもたらすか明らかでないため,イオン注入により利用可能な炭素プロファイルの制御により,最終的なトランジスタの性質の詳細な最適化が可能になる。
【0034】
ストレスエンジニアリングで炭素を組み込むために炭素のクラスターを用いることの他の利点は,クラスター注入の自己非晶質化(self-amorphization)の特徴に関する。適切な応力を発生させるために,包含される炭素はSiC格子構造との置換部位を占有しなければならない。置換部位における包含の程度は,炭素を組み込む手段と材料の暴露温度の両方に依存する。従来の炭素組込手段は,エピタキシャルかモノマーインプラントかに関わらず,炭素を結晶質構造に加えることを包含するが,クラスター炭素インプラントは自己非晶質化層を提供する。クラスター炭素インプラントにより形成した非晶質層は再結晶化しなければならないが,これはドーパントインプラントのアニーリングにより自動的に達成される。しかしながら,再結晶化プロセスは置換部位中への炭素の組込を促進する。そのようなプロセスは,再結晶化プロセスで周知である置換部位中へのドーパント原子の組込と同様である。
【0035】
ストレスエンジニアリングを施したSiC格子をCMOSのプロセスの流れに組み込む方法
ストレスエンジニアリングを施したデバイスを作り出すために,本発明は,ホウ素またはホウ素クラスターのS/DインプラントまたはSDEインプラント)を実施する前に,P型の深いソース/ドレイン領域中へのかなり深い炭素インプラントを,例えば炭素1個あたり約10keV,1E15/cm^(2)?5E15/cm^(2)という高ドーズ量で実施することを含む。これは,モノマー炭素インプラントまたはクラスター炭素インプラントのいずれかであることができる。好ましい態様はクラスター炭素インプラントを含む。炭素クラスターがポリシリコンゲート構造中に注入されるのを回避するために,ゲートポリ(gate poly)上面上に窒化物キャップを付着させてもよい。炭素をP型ソース/ドレイン(S/D)領域中に注入した後,低温アニールを用いると,Si格子の置換部位を炭素に占有させることができる。約600℃?900℃のスパイクアニール,例えば5 sec RTA処理で,所望の結果が得られる可能性がある。約80kVの引出においてC_(7)H_(X)^(+)注入を用いた10keV実効Cインプラントの後,700℃,900℃および1100℃ RTAアニールを用いて,裸のSiウエハ上でわれわれが得たデータを,図10に示す。最低温度でのアニールが最良の結果,すなわち歪みの最高値をもたらした。このアニールの後,図12?17に要点をまとめたCMOS構造を実施して,ストレスエンジニアリングを施した完成デバイスを作成することができる。窒化物キャップまたは他のマスクバリヤを炭素注入に先立ちポリゲート上に付着させた場合,バリヤを除去してからS/D構造に注入する。」

ウ 「【0040】
図3は,6kV(ホウ素1個あたり300eVの実効インプラントエネルギーをもたらす)で引き出したB_(18)H_(X)^(+)によりシリコン中に注入したホウ素の二次イオン質量分析法(SIMS)での深さプロファイルおよび活性化プロファイルに対するC_(16)H_(X)^(+)共注入の効果を示している。B_(18)H_(X)^(+)のドーズ量5.6E13,すなわちホウ素の実効ドーズ量(注入されたB18とよぶ)1E15の注入された状態でのプロファイルを,Axcelis Summit高速熱アニーリングシステム(AxcelisのRapid Thermal Annealingシステムの説明については,例えばwww.axcelis.com/products/summitXT.html参照)で5秒間にわたり950℃でアニールした。アニール後のホウ素プロファイルを(B18)とよぶ。実効接合深さは,アニール中にホウ素の拡散が一時的に増大するため,約10nmから約25nmまで拡散した(接合深さの基準点として5E18cm^(-2)のドーパント濃度を使用)。他のウエハは,炭素クラスターC_(16)H_(X)^(+)を用いて1keV,2keV,3keV,4keVまたは5keVのいずれかの実効炭素ドーズ量の1E15ドーズ量で最初に注入し,このプロセスでアニールした。(B18+1keV C)および(B18+5keV C)に関するアニールしたホウ素のSIMSプロファイルを図3に示す。これらの接合深さははるかに浅く,炭素インプラントがホウ素拡散を順調に制限したことを示している。これらのプロファイルの形状はまた,まったく異なっている。約15nmのもっとも浅い(炭素がない場合の25nmの接合深さと比較して)アニールされた接合は(B18+1keV C)により得られたが,非常に急激で箱のような接合はプロセス(B18+5keV C)により約18nmの接合深さで得られた。
……(中略)……
【0046】
図9は,3つの異なるドーズ量(2E15,4E15および8E15原子/cm^(2))に関する10keVでのC_(7)H_(7)インプラントのSIMSプロファイル(炭素濃度対深さ)を示している。図10は,ドーズ量2e15で700℃,900℃および1100℃において5secにわたりアニールしたC_(7)H_(7)インプラント(炭素原子1個あたり10keV)のラマンスペクトルを示している。各試料に関しラマンピークのシフトを測定し,Gダイン/cm^(2)での応力値に変換した。得られた値は,700℃でのより低いアニール温度が,より高いアニール温度と比較してより高い応力値を与えたことを示している。この炭素分子インプラントを用いて,かなりの置換炭素を達成しうることが示されている。」

エ 「B_(18)H_(X)^(+)によりシリコン中に注入したホウ素の二次イオン質量分析法(SIMS)での深さプロファイルおよび活性化プロファイルに対するC_(16)H_(X)^(+)共注入の効果を示す図である。」(段落【0062】)図3には,炭素クラスターイオンの共注入の有無,及び,アニーリングの有無で場合分けした4つのプロファイルが示されているが,どのプロファイルも,深さ0Å近傍の位置でピーク濃度は1E+21atoms/ccと1E+22atoms/ccの中間値であり,深さ100Åの位置での濃度は1E+20atoms/cc以下であることが記載されている。
したがって,B_(18)H_(X)^(+)によりシリコン中に注入したホウ素の二次イオン質量分析法(SIMS)での深さプロファイルの半値幅は,炭素クラスターイオンを共注入した場合も,しない場合も,100nm以内であることは明らかである。

オ 「3つの異なるドーズ量(2E15,4E15および8E15原子/cm^(2))に関する10keVでのC_(7)H_(7)インプラントのSIMSプロファイル(炭素濃度対深さ)を示す図である。」(段落【0062】)図9には,3つの異なるドーズ量でのC_(7)H_(7)インプラントのSIMSプロファイルが示されており,最も傾きがなだらかなドーズ量2E15原子/cm^(2)のプロファイルは,ピーク濃度が4E+20atoms/ccであり,濃度が2E+20atoms/ccにおける半値幅は約40nmであることが記載されている。
したがって,C_(7)H_(7)インプラントのSIMSプロファイルにおける半値幅は,いずれのドーズ量であっても100nm以下であることは明らかである。

(2)引用例9に記載された技術事項
ア 第4の9(1)ア?イから,引用例9には,次の技術事項が記載されていると認められる。
「集積回路中のPMOSトランジスタ構造の製造において基板にホウ素,ヒ素およびリンをドープする場合に,炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセスであって,
P型の深いソース/ドレイン領域中へのかなり深い炭素インプラントを,前記ドープを実施する前に,C_(7)H_(7)^(+)のようなクラスター炭素インプラントにより,炭素1個あたり約10keV,1E15/cm^(2)?5E15/cm^(2)というドーズ量で実施した後に,
ホウ化水素クラスターを用いて浅いホウ素インプラントを行って,ソース/ドレインエクステンションを形成し,
これに続き,Si格子の置換部位を炭素に占有させるとともに,炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散を低減させるために,アニーリングおよび活性化を行うことで,
ソース/ドレイン領域中に組み込まれる炭素がSi_(x)C_(y)材料を形成することでNMOSトランジスタの移動度を改善する引張応力をチャネルに作り出す,ストレスエンジニアリングを施したSiC格子をCMOSのプロセスの流れに組み込む方法。」

イ また,第4の9(1)ウ?オから,次の技術事項が記載されている。
「3つの異なるドーズ量(2E15,4E15および8E15原子/cm^(2))及び10keVで炭素クラスター(C_(7)H_(7))をイオン注入すると,いずれのドーズ量であっても,C_(7)H_(7)インプラントのSIMSプロファイルの半値幅は100nm以下であること,
ホウ素クラスター(B_(18)H_(X)^(+))を6kVでシリコン中に注入すると,C_(16)H_(X)^(+)を共注入した場合もしない場合もアニール後のホウ素プロファイルの半値幅は100nm以内であるが,C_(16)H_(X)^(+)を共注入した場合は,アニール後のホウ素プロファイルは,炭素インプラントがホウ素拡散を制限するため接合深さがはるかに浅くなること。」


第5 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明1とを対比すると,次のことがいえる。
ア 引用発明1の「炭素もしくは窒素を,または,窒素と炭素を同時に添加した下地シリコン基板」は,本願発明1の「炭素および窒素の少なくとも一方を含む半導体ウェーハ」に相当する。
そして,引用発明1の「ヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオン」は,前記「下地シリコン基板」に「注入」することで「強いゲッタリング能力を有する結晶欠陥層を含む注入原子の高濃度層を形成する」から,引用発明1の「強いゲッタリング能力」に寄与していると認められる。したがって,前記「少なくとも1種のイオン」と,本願発明1の「ゲッタリングに寄与する構成元素を含むクラスターイオン」とは,「ゲッタリングに寄与する構成元素」を含む「イオン」である点で共通する。

本願明細書の段落【0047】に「本明細書における「改質層」とは,照射するイオンの構成元素がシリコンウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。」と,「改質層」を定義している。
これに対して,引用発明1の前記「少なくとも1種のイオン」を構成する元素が前記「下地シリコン基板」に固溶していることも,前記元素を活性化するための熱処理を前記「下地シリコン基板」に施すことも,引用例1には記載されていない。
したがって,引用発明1の前記「少なくとも1種のイオンを注入して,強いゲッタリング能力を有する結晶欠陥層を含む注入原子の高濃度層を形成する」ことと,本願発明1の「前記クラスターイオンの構成元素から形成された改質層を形成する」こととは,前記「イオンの構成元素から形成」された「層を形成する」点で共通する。

そして,引用発明1において「前記結晶欠陥層を含む注入原子の高濃度層は,前記下地シリコン基板の主表面から深さ30nm以上1.2μm以下の領域に形成され」ることと,本願発明1の「該半導体ウェーハの表面に,前記クラスターイオンの構成元素から形成された改質層を形成する」こととは,「該半導体ウェーハ」に前記「イオンの構成元素から形成」された「層を形成する」点で共通する。

以上から,引用発明1の「炭素もしくは窒素を,または,窒素と炭素を同時に添加した下地シリコン基板の主表面側から,ヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオンを注入して,強いゲッタリング能力を有する結晶欠陥層を含む注入原子の高濃度層を形成する工程」と,本願発明1の「炭素および窒素の少なくとも一方を含む半導体ウェーハにゲッタリングに寄与する構成元素を含むクラスターイオンを照射して,該半導体ウェーハの表面に,前記クラスターイオンの構成元素から形成された改質層を形成する第1工程」とは,「炭素および窒素の少なくとも一方を含む半導体ウェーハにゲッタリングに寄与する構成元素」を含む「イオンを照射して,該半導体ウェーハ」に,前記「イオンの構成元素から形成された」層を「形成する第1工程」である点で共通する。

イ 引用発明1の「その後,前記下地シリコン基板の主表面上にエピタキシャル成長法によりシリコンエピタキシャル層を堆積する工程」と,本願発明1の「前記半導体ウェーハの改質層上に第1エピタキシャル層を形成する第2工程」とは,「前記半導体ウェーハ」の「上に第1エピタキシャル層を形成する第2工程」である点で共通する。

ウ そして,引用発明1の「エピタキシャルシリコンウエハの製造方法」は,以下に挙げる相違点を除き,本願発明1の「半導体エピタキシャルウェーハの製造方法」に相当する。

エ したがって,本願発明1と引用発明1との間には,次の一致点,相違点があるといえる。

(一致点)
「炭素および窒素の少なくとも一方を含む半導体ウェーハにゲッタリングに寄与する構成元素を含むイオンを照射して,該半導体ウェーハに,前記イオンの構成元素から形成された層を形成する第1工程と,
前記半導体ウェーハの上に第1エピタキシャル層を形成する第2工程と,
を有することを特徴とする半導体エピタキシャルウェーハの製造方法。」

(相違点)
(相違点1)本願発明1は「クラスターイオンを照射する」のに対し,引用発明1は「ヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオンを注入」する点。
(相違点2)本願発明1は「改質層を形成する」のに対して,引用発明1の「強いゲッタリング能力を有する結晶欠陥層を含む注入原子の高濃度層」は「改質層」であるかどうか,すなわち,「注入」された前記「少なくとも1種のイオン」を構成する元素が「下地シリコン基板」の表面の結晶の格子間位置または置換位置に固溶した層であるかどうか不明である点。
(相違点3)本願発明1は「該半導体ウェーハの表面」に前記「改質層」を形成するのに対して,引用発明1は「前記結晶欠陥層を含む注入原子の高濃度層」を「前記下地シリコン基板の主表面から深さ30nm以上1.2μm以下の領域に形成」する点。
(相違点4)本願発明1は「半導体ウェーハの改質層上」に第1エピタキシャル層を形成するのに対して,引用発明1は「前記下地シリコン基板の主表面上」にエピタキシャル成長法によりシリコンエピタキシャル層を堆積する点。
(相違点5)本願発明1は「該第2工程後の改質層における前記構成元素の深さ方向の濃度プロファイルの半値幅が100nm以下である半導体エピタキシャルウェーハを得る」のに対して,引用発明1は,そのような特定を有しない点。

(2)相違点についての判断
上記相違点1ないし5のうち,相違点1,相違点3ないし5について検討する。
ア 相違点1について
(ア)本願明細書には,段落【0043】に「本明細書において「クラスターイオン」とは,原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え,イオン化したものを意味する。クラスターは,複数(通常2?2000個程度)の原子または分子が互いに結合した塊状の集団である。」と記載され,本願明細書における「改質層」とは,「原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え,イオン化したもの」をいうと定義している。
一方,引用発明1の「ヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオン」のうち,「フッ化ボロンイオン(BF_(2)^(+))」及び「一酸化炭素イオン(CO^(+))」は,分子イオンであるから複数の元素から構成されるものの,1つの分子イオンであり,「原子または分子が複数集合して塊となった」ものではない。
したがって,引用発明1の前記「少なくとも1種のイオン」の中に,本願明細書でいう「クラスターイオン」は存在しない。
仮に前記「フッ化ボロンイオン(BF_(2)^(+))」及び「一酸化炭素イオン(CO^(+))」が,2個以上の原子が集合して1つの分子イオンを形成でしているという意味で本願明細書でいう「クラスターイオン」に該当するとしても,前記「ヘリウムイオン(He^(+))……およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオン」の中から,特に,「フッ化ボロンイオン(BF_(2)^(+))」または「一酸化炭素イオン(CO^(+))」を選択する動機付けが,引用例1にあるとは認められない。
(イ)ところで,「クラスターイオン」を半導体ウェーハに照射すると,「クラスターイオン」を構成する元素が,半導体ウェーハの深さ方向の浅い領域に高濃度に集中して当該半導体ウェーハ中に固溶することは,第4の5(1)イ,第4の6(1)ア,第4の8(1)エ,及び,第4の9(1)イにそれぞれ摘記したように,引用例5,引用例6,引用例8及び引用例9に記載され,周知技術である。
しかし,引用発明1の「前記結晶欠陥層を含む注入原子の高濃度層は,前記下地シリコン基板の主表面から深さ30nm以上1.2μm以下の領域に形成され」るものである。すなわち,引用発明1の前記「高濃度層」は,「前記下地シリコン基板の主表面から」みて浅いとは言い難い「深さ」が「1.2μm」の「領域に形成され」ることも特徴としている。
したがって,引用発明1には,前記「高濃度層」を「前記下地シリコン基板の主表面から」の「深さ」が「1.2μm」の「領域に形成」するために用いる「少なくとも1種のイオン」として,上記周知技術の「クラスターイオン」を選択することの動機付けがあるとは認められない。
(ウ)以上から,当業者といえども,引用発明1において,「ヘリウムイオン(He^(+)),ボロンイオン(B^(+)),フッ化ボロンイオン(BF_(2)^(+)),炭素イオン(C^(+)),一酸化炭素イオン(CO^(+)),窒素イオン(N^(+)),酸素イオン(O^(+)),フッ素イオン(F^(+)),ネオンイオン(Ne^(+)),シリコンイオン(Si^(+)),リンイオン(P^(+)),アルゴンイオン(Ar^(+)),ゲルマニウムイオン(Ge^(+)),砒素イオン(As^(+))およびアンチモンイオン(Sb^(+))よりなる群から選ばれた少なくとも1種のイオン」を用いることに代えて,「クラスターイオン」を用いることは,引用例5,引用例6,引用例8及び引用例9に記載された周知技術を参酌しても,容易に想到することはできない。

イ 相違点3及び相違点4について
(ア)本願発明1は「該半導体ウェーハの表面」に「改質層」を形成し,「半導体ウェーハの改質層上に第1エピタキシャル層を形成する」ものである。
この点につき,本願明細書及び図面には,以下の記載がある。
・「図3(A)に示すように,クラスターイオン16は,シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350?1400℃程度の高温状態となり,シリコンが融解する。その後,シリコンは急速に冷却され,シリコンウェーハ中の表面近傍に炭素およびホウ素が固溶する。すなわち,本明細書における「改質層」とは,照射するイオンの構成元素がシリコンウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。」(段落【0047】)
・「エピタキシャル層形成の前のシリコンウェーハについて,SIMS測定を行った。得られた炭素濃度プロファイルを図4に参考に示す。ここで,図4の横軸の深さはシリコンウェーハの表面をゼロとしている。」(段落【0079】)
・図4には,クラスターイオンを照射すると,炭素は,シリコンウェーハの深さゼロを含む深さ方向のごく狭い範囲に高濃度に集中することが記載されている。
以上の本願明細書及び図面の記載を参酌すると,本願発明1の「改質層」が形成される「該半導体ウェーハの表面」とは,「半導体ウェーハ」の深さゼロである「表面」であり,本願発明1の「半導体ウェーハの改質層上に第1エピタキシャル層を形成する」とは,「半導体ウェーハの改質層」の直上の領域に「第1エピタキシャル層を形成する」ことを意味していると認められる。
(イ)一方,引用発明は,第4の1(1)イから,「そのゲッタリング能力を強化するために,従来よりも注入量を増大させても,注入起因によるエピ層の結晶欠陥を発生させない製造方法の提供」を課題としていると認められる。
そして,引用発明1は「前記下地シリコン基板の主表面上にエピタキシャル成長法によりシリコンエピタキシャル層を堆積する」ものであり,「前記結晶欠陥層を含む注入原子の高濃度層は,前記下地シリコン基板の主表面から深さ30nm以上1.2μm以下の領域に形成され」るものである。
この点について,引用例1には,段落【0034】に「飛程距離の最頻値がエピタキシャル層堆積用基板表面3から30nmよりも深い位置になるようにする理由は,30nm未満ではエピタキシャル成長中に表面に残留した欠陥が転写もしくはそれが起因でエピ層に欠陥が発生するためである。」と記載されている。
したがって,引用発明1において,「前記結晶欠陥層を含む注入原子の高濃度層は,前記下地シリコン基板の主表面から深さ30nm以上」の「領域に形成され」ることは,引用発明1の「注入起因による結晶欠陥が前記シリコンエピタキシャル層に発生しない」という課題を解決するための必須の構成であると認められる。
(ウ)よって,引用発明1において,「前記下地シリコン基板の主表面」上,すなわち,「前記下地シリコン基板の主表面」からの深さがゼロである「表面」に「前記結晶欠陥層を含む注入原子の高濃度層」を形成するとともに,「前記結晶欠陥層を含む注入原子の高濃度層」の直上の領域に「エピタキシャル成長法によりシリコンエピタキシャル層を堆積する」ことには,引用発明1の課題からみて阻害要因があるといえる。

ウ 相違点5について
(ア)引用発明1の「前記結晶欠陥層を含む注入原子の高濃度層は,前記下地シリコン基板の主表面から深さ30nm以上1.2μm以下の領域に形成され」るものである。しかし,引用発明1の前記「高濃度層」は,濃度プロファイルがシャープな層である,または,濃度プロファイルがシャープな層であることが望ましいとする記載は,引用例1には存在しない。
したがって,引用発明1の「前記結晶欠陥層を含む注入原子の高濃度層」を,「前記構成元素の深さ方向の濃度プロファイルの半値幅が100nm以下」であるという濃度プロファイルの幅がきわめて狭い層にしたいという動機付けが,引用例1にあるとは認められない。
(イ)一方,引用例7には,第4の7(1)イで摘記したように,炭素イオンをシリコン基板表面に注入したときの炭素濃度分布が図7に記載され,第4の7(1)アで摘記したように,シリコン基板に炭素イオンを注入し熱処理をした後の炭素濃度プロファイルが図10に記載されているだけであって,「クラスターイオン」たとえば炭素クラスターイオンの照射による炭素から形成される層における炭素濃度分布については,引用例7には何ら記載されていない。
さらに,第4の7(1)オに記載したとおり,前記図10から炭素濃度分布の半値幅が特定できるとは認められない。
(ウ)また,第4の8(1)オ及び第4の8(2)イで示したように,引用例8の図11には,炭素クラスターイオン(C_(7)H_(7))をイオン注入したときの熱処理後の深さ方向の炭素プロファイルが約30nmの半値幅を有することが記載されている。
しかしながら,第4の8(1)エで摘記したように,引用例8には,「図11に示すように,炭素クラスターイオンを注入したSi(100)基板を,Xeフラッシュランプアニールで熱処理することにより,深さ20nm?30nm近傍で,炭素濃度がピーク値(2×10^(21)cm^(-3))になっている。この炭素濃度がピーク値に到達している領域は,シリコン固相成長が止まっている領域であり,積層欠陥,双晶などの結晶欠陥が多数形成されている。」(段落【0053】)と記載されるように,図11に示される炭素プロファイルは「積層欠陥,双晶などの結晶欠陥が多数形成されている」領域のプロファイルであるから,第4の8(2)アで示した「極めて良好な結晶性を有し,格子置換位置の炭素濃度が高い歪み炭素添加シリコン結晶」の領域,すなわち,シリコンの格子位置が炭素で置換されて炭素がシリコン結晶に固溶することで極めて良好な結晶性を示す領域におけるプロファイルではない。
したがって,引用例8には,「クラスターイオン」たとえば炭素クラスターイオンを照射することで当該炭素クラスターイオンの構成元素である炭素が固溶して形成される「改質層」における炭素プロファイルは,何ら記載されていない。
(エ)引用例9には,第4の9(1)エ及び第4の9(2)イで示したように,図3に,ホウ素クラスターB_(18)H_(X)^(+)を6kVでシリコン中に注入すると,その前の炭素クラスターイオンC_(16)H_(X)^(+)の注入の有無にかかわらず,アニール後のホウ素プロファイルの半値幅は100nm以内であることが記載されている。
しかし,図3は,第4の9(1)ウで摘記したように,ホウ素クラスターイオンをシリコン中に注入する前に炭素クラスターイオンを注入すると,炭素インプラントがホウ素拡散を制限するために接合深さがはるかに浅くなることを具体的に示すための図面であり,図3のホウ素プロファイルが,注入したシリコンの層上にエピタキシャル層を形成した後のプロファイルであることは,記載も示唆もされていない。
また,引用例9には,第4の9(1)オ及び第4の9(2)イで示したように,図9に,10keVで炭素クラスターC_(7)H_(7)をイオン注入すると,そのドーズ量にかかわらず,C_(7)H_(7)インプラントのSIMSプロファイルの半値幅は100nm以下であることが記載されている。
しかし,引用例9には,図9に関しては,第4の9(1)ウで摘記したように,段落【0046】に「図9は,3つの異なるドーズ量(2E15,4E15および8E15原子/cm^(2))に関する10keVでのC_(7)H_(7)インプラントのSIMSプロファイル(炭素濃度対深さ)を示している。」という記載があるだけであり,当該記載の直後の「図10は,ドーズ量2e15で700℃,900℃および1100℃において5secにわたりアニールしたC_(7)H_(7)インプラント(炭素原子1個あたり10keV)のラマンスペクトルを示している。……得られた値は,700℃でのより低いアニール温度が,より高いアニール温度と比較してより高い応力値を与えたことを示している。この炭素分子インプラントを用いて,かなりの置換炭素を達成しうることが示されている。」という記載を参酌すると,図9は,単に,10keVでのC_(7)H_(7)インプラントをした場合のSIMSプロファイルを示すものにすぎないものであり,この10keVでのC_(7)H_(7)インプラントをしたシリコンに700℃でのより低いアニール温度で行うアニール処理を施すことで,シリコンの格子位置が「炭素」で「置換」されて高い応力値を与えることが可能になった炭素インプラント領域における炭素プロファイルを示すものではない。
したがって,図9の,半値幅が100nm以下であるC_(7)H_(7)インプラントのSIMSプロファイルは,炭素クラスターイオンであるC_(7)H_(7)のイオンを照射することで当該炭素クラスターイオンの構成元素である炭素がシリコン格子の置換位置に固溶して形成される「改質層」における炭素プロファイルではない。
(オ)以上の(イ)?(エ)から,引用例7ないし9には,「第2工程後の改質層における前記構成元素の深さ方向の濃度プロファイルの半値幅が100nm以下である半導体エピタキシャルウェーハ」という構成は,記載も示唆もされていない。
そして,当該構成は,引用例2ないし6にも,記載も示唆もされていない。
(カ)以上のとおりであるから,引用発明1において,引用例2ないし9に記載された技術を参酌して,「エピタキシャル成長法によりシリコンエピタキシャル層を堆積」した後の「前記結晶欠陥層を含む注入原子の高濃度層」を「改質層」にするとともに,前記「高濃度層」における前記「少なくとも1種のイオン」の構成元素の深さ方向の濃度プロファイルの半値幅を100nm以下にすることは,当業者といえども容易に想到することはできない。

エ 本願発明1の効果について
本願発明1は,相違点1,相違点3ないし5に係る構成を有することで,「炭素およびホウ素の析出領域を局所的にかつ高濃度にすることができる。また,シリコンウェーハの表面近傍に改質層18が形成されるため,より近接ゲッタリングが可能となる。その結果,より高いゲッタリング能力を得ることができる」(段落【0047】)ことにより「この半導体ウェーハの表面に前記クラスターイオンの構成元素が固溶してなる改質層を形成したので,この改質層がより高いゲッタリング能力を発揮することにより,金属汚染を抑制できる半導体エピタキシャルウェーハを製造することができる」(段落【0030】)という本願明細書に記載された格別の効果を奏するものである。

オ 小括
以上から,本願発明1は,引用例2ないし9に記載された技術を参照しても,引用発明1に基づいて当業者が容易に発明をすることができたとはいえない。

2 本願発明2ないし10について
本願発明2ないし10は,本願発明1の記載を引用しており,本願発明1をさらに限定した発明である。
したがって,本願発明1と同じ理由により,本願発明2ないし10は,引用例2ないし9に記載された技術を参照しても,引用発明1に基づいて当業者が容易に発明をすることができたとはいえない。

3 本願発明11について
本願発明11は,本願発明1に対応する「半導体エピタキシャルウェーハ」の発明であり,相違点3に係る本願発明1の「該半導体ウェーハの表面」に「改質層を形成する」に対応する「該半導体ウェーハの表面に形成された,該半導体ウェーハ中に固溶しゲッタリングに寄与する所定元素から形成された改質層」という構成を備え,相違点4に係る本願発明1の「半導体ウェーハの改質層上に第1エピタキシャル層を形成する」に対応する「該改質層上の第1エピタキシャル層」という構成を備え,相違点5に係る本願発明1の「該第2工程後の改質層における前記構成元素の深さ方向の濃度プロファイルの半値幅が100nm以下である半導体エピタキシャルウェーハを得る」に対応する「前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が100nm以下である」という構成を備えるものである。
したがって,本願発明1と同様の理由により,本願発明11は,引用例2ないし9に記載された技術を参照しても,引用発明2に基づいて当業者が容易に発明をすることができたとはいえない。

4 本願発明12ないし20について
本願発明12ないし20は,本願発明11の記載を引用しており,本願発明11をさらに限定した発明である。
したがって,本願発明11と同じ理由により,本願発明12ないし20は,引用例2ないし9に記載された技術を参照しても,引用発明2に基づいて当業者が容易に発明をすることができたとはいえない。

5 本願発明21について
本願発明21は本願発明1又は本願発明11の記載を引用しており,本願発明1又は本願発明11をさらに限定した発明である。
したがって,本願発明1又は本願発明11と同じ理由により,本願発明21は,引用例2ないし9に記載された技術を参照しても,引用発明1又は引用発明2に基づいて当業者が容易に発明をすることができたとはいえない。


第6 むすび
以上のとおり,本願発明1-21は,当業者が引用発明1ないし2,及び,引用例2ないし9に記載された技術的事項に基づいて容易に発明をすることができたものではない。
したがって,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。

よって,結論のとおり審決する。
 
審決日 2017-12-06 
出願番号 特願2012-249335(P2012-249335)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 桑原 清  
特許庁審判長 深沢 正志
特許庁審判官 加藤 浩一
鈴木 匡明
発明の名称 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法  
代理人 川原 敬祐  
代理人 杉村 憲司  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ