• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1335504
審判番号 不服2016-16084  
総通号数 218 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-02-23 
種別 拒絶査定不服の審決 
審判請求日 2016-10-27 
確定日 2017-12-06 
事件の表示 特願2014-206289「窒化物半導体素子及びその製造方法」拒絶査定不服審判事件〔平成27年 7月27日出願公開、特開2015-135946〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成26年(2014年)10月7日(パリ条約に基づく優先権主張 外国庁受理 平成2014年1月16日,大韓民国)の出願であって,その手続の経緯は以下のとおりである。
平成26年10月 7日 審査請求
平成27年11月10日 拒絶理由通知
平成28年 1月29日 意見書・手続補正
平成28年 7日15日 拒絶査定(以下、「原査定」という。)
平成28年10月27日 審判請求・手続補正

第2 審判請求と同時にした手続補正の却下の決定
[補正却下の決定の結論]
平成28年10月27日に審判請求と同時にされた手続補正(以下,「本件補正」という。)を却下する。
[理由]
1 補正の内容
本件補正により,本件補正前の特許請求の範囲の請求項1は本件補正後の請求項1へ補正された。
(1)本件補正前の特許請求の範囲
本件補正前の,特許請求の範囲の請求項1の記載は次のとおりである。
「【請求項1】
バッファ層と,
前記バッファ層上に形成されたAlGaN多重層と,
前記AlGaN多重層上に形成され,2DEGを含むGaNチャネル層と,
前記GaNチャネル層上に形成されたAlGaN障壁層と,
前記AlGaN障壁層の一部の領域上に形成されたSixNy(0≦x,y≦1)層とを含み,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って変化し,
前記AlGaN障壁層の厚さは,5nm?50nmであり,
前記AlGaN障壁層のAl組成は,10%?30%であり,
前記SixNy層は,前記AlGaN障壁層上にインサイチュ(In-Situ)で成長したものであり,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って増加し,特定のAl組成から前記AlGaN多重層の積層方向に従って減少し,
前記AlGaN障壁層には,ソース電極,ドレイン電極及びゲート電極が形成されることを特徴とする半導体素子。」

(2)本件補正後の特許請求の範囲
本件補正後の,特許請求の範囲の請求項1の記載は,次のとおりである。(当審注。補正個所に下線を付した。以下,同じ。)
「【請求項1】
バッファ層と,
前記バッファ層上に形成されたAlGaN多重層と,
前記AlGaN多重層上に形成され,2DEGを含むGaNチャネル層と,
前記GaNチャネル層上に形成されたAlGaN障壁層と,
前記AlGaN多重層による前記2DEGの減少を防止するための前記AlGaN障壁層の一部の領域上に形成されたSixNy(0≦x,y≦1)層とを含み,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って変化し,
前記AlGaN障壁層の厚さは,5nm?50nmであり,
前記AlGaN障壁層のAl組成は,10%?30%であり,
前記SixNy層は,前記AlGaN障壁層上にインサイチュ(In-Situ)で成長したものであり,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って増加し,特定のAl組成から前記AlGaN多重層の積層方向に従って減少し,
前記AlGaN障壁層には,ソース電極,ドレイン電極及びゲート電極が形成されることを特徴とする半導体素子。」

2 補正の適否
本件補正は,補正前の請求項1に記載した発明を特定するために必要な事項である「SixNy(0≦x,y≦1)層」について,当該SixNy層の機能として「AlGaN多重層による2DEGの減少を防止するため」という限定を付加するものであって,本願明細書【0071】に記載された事項に基づいて技術的事項を追加したものであり,本願の願書に最初に添付した明細書,特許請求の範囲又は図面に記載された事項の範囲内においてされたものであって,特許法第17条の2第3項の規定に適合する。
そして,本件補正事項は,補正前の請求項1に記載された発明と補正後に記載された発明の産業上の利用分野及び解決しようとする課題が同一であり,本件補正前の請求項1に記載された発明特定事項を限定的に減縮するものであるから,特許法第17条の2第4項の規定に適合することは明らかであり,また,同法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
そこで,補正後の請求項1に記載された発明(以下,「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか否か(特許法第17条の2第6項で準用する同法第126条第7項)につき,更に検討する。

(1)本願補正発明
本願補正発明は,本件補正後の特許請求の範囲の請求項1に記載された,次のとおりのものと認める。(再掲)
「【請求項1】
バッファ層と,
前記バッファ層上に形成されたAlGaN多重層と,
前記AlGaN多重層上に形成され,2DEGを含むGaNチャネル層と,
前記GaNチャネル層上に形成されたAlGaN障壁層と,
前記AlGaN多重層による前記2DEGの減少を防止するための前記AlGaN障壁層の一部の領域上に形成されたSixNy(0≦x,y≦1)層とを含み,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って変化し,
前記AlGaN障壁層の厚さは,5nm?50nmであり,
前記AlGaN障壁層のAl組成は,10%?30%であり,
前記SixNy層は,前記AlGaN障壁層上にインサイチュ(In-Situ)で成長したものであり,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って増加し,特定のAl組成から前記AlGaN多重層の積層方向に従って減少し,
前記AlGaN障壁層には,ソース電極,ドレイン電極及びゲート電極が形成されることを特徴とする半導体素子。」

(2)引用文献および引用発明等
ア 引用文献1について
(ア)引用文献1
原査定の拒絶の理由で引用された特開2011-18844号公報(以下,「引用文献1」という。)には,図面と共に,次の記載がある。(下線は,当審で付加した。以下同じ。)
「【技術分野】
【0001】
本発明は,窒化物半導体のヘテロ接合上に能動領域を具備する半導体装置の構造に関する。 」
(中略)
「【0017】
(第1の実施の形態)
図1に,第1の実施の形態に係るHEMT素子の断面構造(左),その緩衝層における組成分布(右)を示す。このHEMT素子10においては,基板11としてn-GaN(n型のGaNウェハ)が用いられる。この上に,緩衝層12として,組成pが一定でないノンドープのAl_(p)Ga_(1-p)N層が用いられる。緩衝層12上には,半絶縁性GaNからなる電子走行層13,n-AlGaNからなる電子供給層14が,MBE(Molecular Beam Epitaxy)法,MOVPE(MetalorganicVapor Phase Epitaxy)法等によって順次形成される。電子走行層13及び電子供給層14は,共にHEMT素子10における能動層として機能する。ここで,電子供給層14を構成するn-AlGaNは,n型のAl_(x)Ga_(1-x)N(x=0.20程度)である。電子供給層14上には,ソース電極15,ドレイン電極16が形成され,これらの間における電子走行層13と電子供給層14との界面の電子走行層13側に2次元電子ガスが形成される。この2次元電子ガスからなるチャンネルのオン・オフが,空乏層を介してゲート電極17に印加された電圧で制御される。ソース電極15,ドレイン電極16は,共に電子供給層14(n-AlGaN)とオーミック接触をする材料として,例えばTi/Au等で構成される。ゲート電極17は,n-AlGaNとショットキー接触をし,n-AlGaN中に空乏層を形成する材料として,例えばNi/Auで構成される。
【0018】
このHEMT素子10の特徴は,組成pが一定でないノンドープのAl_(p)Ga_(1-p)Nで緩衝層12が構成されていることである。図1右のグラフにおいては,この緩衝層12中における厚さ方向の位置を,基板11側を下側,電子走行層13側を上側として縦軸に示し,その位置における組成pの値を横軸にして示している。この組成においては,下端側(基板11側)においてp=0(GaN)となった領域(基板接続領域121)が,上端側(電子走行層13側)においてもp=0(GaN)となった領域(能動層接続領域122)が,それぞれ設けられている。これらの領域間には,p=1(AlN)となっている領域(高Al組成領域123)が設けられている。高Al組成領域123の抵抗率は,この緩衝層12中で最も高くなっている。
【0019】
また,高Al組成領域123と基板接続領域121との間には,組成pが徐々に変動する傾斜組成をもった領域(基板側傾斜組成領域124)が設けられている。この領域においては,その組成pは,高Al組成領域123側でp=1(高Al組成領域123と同一の組成)となり,基板接続領域121側でp=0(基板接続領域121と同一の組成)となるように変化する。同様に,高Al組成領域123と能動層接続領域122との間には,組成pが徐々に変動する傾斜組成をもった領域(能動層側傾斜組成領域125)が設けられている。この領域においては,その組成pは,高Al組成領域123側でp=1(高Al組成領域123と同一の組成)となり,能動層接続領域122側でp=0(能動層接続領域122と同一の組成)となるように変化する。
(中略)
【0026】
また,上記の例では,電子走行層13を半絶縁性GaN層としたが,例えばこれを半絶縁性(ノンドープ)のAl_(x)Ga_(1-x)N(0<x<1)層とすることもできる。この場合には,図3に示されるように,能動層接続領域122の組成を,この電子走行層の組成に適合させればよい。この場合には,電子走行層を半絶縁性のAl_(0.6)Ga_(0.4)N層としている。」

(イ)引用発明1
以上の記載から,引用文献1には,次の発明(以下,「引用発明1」という。)が記載されているものと認められる。
「GaNからなる基板接続領域121と,
前記基板接続領域121上に形成された基板側傾斜組成領域124と高Al組成領域123と能動層側傾斜組成領域125を含むAlGaNからなる緩衝層と,
前記緩衝層上に形成されたGaNからなる電子走行層13と,
前記GaNからなる電子走行層13上に形成されたAl_(x)Ga_(1-x)N(x=0.2程度)電子供給層14と
前記緩衝層のAl組成は,緩衝層の積層方向に従って変化し,
前記緩衝層のAl組成は,前記緩衝層の積層方向に従って増加し,高Al組成領域123のAl組成から前記緩衝層の積層方向に従って減少し,
Al_(x)Ga_(1-x)N(x=0.2程度)電子供給層14上には,ソース電極15,ドレイン電極16及びゲート電極17が形成されることを特徴とするHEMT。」

イ 引用文献2について
(ア)引用文献2
原査定の拒絶の理由で引用された特開2013-123047号公報(以下,「引用文献2」という。)には,図面と共に,次の記載がある。
「【技術分野】
【0001】
本発明は,エンハンスメントモードIII-窒化物デバイスおよびその製造方法について記載する。
(中略)
【0039】
HEMT成長は,一般には,高品質デバイスを得るために,バッファ層(201)から開始する。基板材料が活性材料と異なる場合,このバッファ層は,また,格子定数の違いにも適用する。
【0040】
本発明の関連では,バッファ層(201)の厚さは例えば200nmと10μmの間であり,好適には1μmと3μmの間である。任意的に,追加のバッファ層(201’),例えば核生成層および/または例えばAlGaN,AlN,またはGaN中間層のような中間層が,基板と活性層との間の熱膨張および格子不整合を克服するために形成されても良い。
【0041】
次に,チャネル層(202)は,GaN,GaAs,またはInGaAsを含んでも良い。チャネル層の厚さは,例えば5nmと200nmとの間,好適には50nmと200nmとの間でも良い。次に,バリア層(203)は,例えばAlGaN,AlGaAs,またはInAlAsを含んでも良い。バリア層の厚さは,例えば1nmと50nmとの間,好適には5nmと30nmとの間でも良い。代わりに,明確なチャネル層無しに,AlGaAs/GaAsトランジスタが作製されても良い。加えて,III-窒化物材料を含むキャップ層(204,図示せず)が,バリア層(203)上のエピタキシャル成長により形成しても良い。そのような追加のキャップ層はGaNを含み,1nmと10nmとの間に厚さを有する。
【0042】
次の工程では,シリコン窒化物を含むパッシベーション層(301)が,その場(in-situ)で(即ち,制御された雰囲気の下,III-窒化物層の形成工程とパッシベーション層の形成工程との間に「真空ブレイク」を行わずに)成長され,層のスタックの上層を覆い,これと接続する。上層は,バリア層(203)または追加のキャップ層(204)またはHEMTを形成するために使用されるIII-窒化物層のスタックの他のIII-窒化物層部分でも良い。パッシベーション層(301)は,層のスタックと共にその場で堆積され,即ち,MOCVDまたはMBEまたは均等の技術により同じプロセス工程で堆積される。特別な具体例では,パッシベーション層(301)は,900℃と1250℃との間,より好適には1100℃の温度でMOCVDにより,層のスタックと共にその場で堆積される。」
また,図1には,以下のものが記載されているものと認められる。
「バッファ層(201),GaNを選択し得るチャネル層(202),AlGaNを選択し得るバリア層(203),バリア層上に形成するシリコン窒化物を含むパッシベーション層(301)を備えたHEMT。」

(イ)引用発明2に記載された技術的事項
以上の記載から,引用文献2には,次の技術的事項が記載されているものと認められる。
(技術的事項2-1)
「バッファ層(201),GaNを選択し得るチャネル層(202),AlGaNを選択し得るバリア層(203)を備えたHEMTにおいて,バリア層の層厚として,例えば1nmと50nmとの間,好適には5nmと30nmの間とすること。」
(技術的事項2-2)
「バッファ層(201),GaNを選択し得るチャネル層(202),AlGaNを選択し得るバリア層(203)を備えたHEMTにおいて,バリア層上にインサイチュ(In-situ)でシリコン窒化物を含むパッシベーション層(301)を形成すること。」

ウ 引用文献3について
(ア)引用文献3
原査定の拒絶の理由で引用された特開2013-206976号公報(以下,「引用文献3」という。)には,図面と共に,次の記載がある。
「【技術分野】
【0001】
本発明は,化合物半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年,基板上方にGaN層及びAlGaN層を順次形成し,GaN層を電子走行層として用いる電子デバイス(化合物半導体装置)の開発が活発である。このような化合物半導体装置の一つとして,GaN系の高電子移動度トランジスタ(HEMT:high electron mobility transistor)が挙げられる。
(中略)
【0025】
電子走行層15の形成の際には,TMGガス及びNH3ガスの混合ガスを用いてGaN層を形成する。
(中略)
【0027】
電子供給層16の形成の際には,TMAガス,TMGガス及びNH3ガスの混合ガスを用いてAlGaN層を形成する。例えば,ノンドープのi-AlGaN層を形成し,その上にn型のn-AlGaN層を形成する。i-AlGaN層の厚さは1nm?30nm程度(例えば5nm)とし,n-AlGaN層の厚さは3nm?30nm程度(例えば15nm)程度とする。i-AlGaN層及びn-AlGaN層のAl組成は0.3以下とすることが好ましい。
(中略)
【0029】
このようにして,初期層12,バッファ層13,電子走行層15,電子供給層16及びキャップ層21を含む化合物半導体積層構造10が得られる。また,化合物半導体積層構造10においては,Feドープ領域14aがバッファ層13の低Al層13cの一部から電子走行層15の一部にかけて形成されている。」

(イ)引用文献3に記載された技術的事項
以上の記載から,引用文献3には,以下の技術的事項(以下、「技術的事項3」という。)が記載されているものと認められる。
(技術的事項3)
「バッファ層13,GaN電子走行層15,ノンドープのi-AlGaN層とその上にn型のn-AlGaN層から構成されるAlGaN層電子供給層16を含むHEMTにおいて,i-AlGaN層(5nm)とその上にn型のn-AlGaN層(15nm)から構成されるAlGaN層電子供給層16として,両者を合わせて20nm程度の層厚とすること。」

エ 引用文献4について
(ア)引用文献4
本願の優先権主張日前に日本国内において頒布された刊行物である,特開2002-359256号公報には,図面とともに次の記載がある。
「【0001】
【発明の属する技術分野】本発明は電界効果型化合物半導体装置に関するものであり,特に,キャリア走行層としてナイトライド系III-V族化合物半導体を用いたHEMT(高電子移動度トランジスタ)タイプの化合物半導体装置における特性安定化のための保護膜構造に特徴のある電界効果型化合物半導体装置に関するものである。
(中略)
【0017】
【課題を解決するための手段】図1は本発明の原理的構成の説明図であり,この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
上述の目的を達成するために,本発明においては,Al_(x)Ga_(1-x)N(0<x≦1)をキャリア供給層3とし,GaNをキャリア走行層2とした電界効果型化合物半導体装置において,キャリア供給層3の上部に走行キャリアと同導電のAl_(y)Ga_(1-y)N(0≦y≦1,且つ,y<x)からなるGaN系保護層4を設け,前記GaN系保護層4上にゲート電極6及びソース・ドレイン電極7を形成するとともに,前記各電極間をSiN膜5で被覆したことを特徴とする。
【0018】この様に,キャリア供給層3上にGaN系保護層4を配置することによって,ピエゾ電荷によってバンドを持ち上げてトンネル電流を低減しショットキー特性を向上することができ,且つ,GaN系保護層4を走行キャリアと同導電にすることによって,ピエゾ電荷によって持ち上げられすぎた界面ポテンシャルを持ち下げて導通性能を改善するともに,界面近傍に誘起されるホールを相殺してスクリーニングすることができ,さらに,Alに起因する表面トラップの影響を排除することができ,それによって,安定なI-V特性を得ることができる。なお,この場合のスクリーニングの定義とはGaN系保護層4を使わない場合のAlGaN/GaN-FET構造の場合の最大電流密度を100とした場合に,GaN系保護層4を使用しても80以上の最大電流密度を出せるようにする意味である。
【0019】特に,SiN膜5を設けることによって,界面近傍に誘起されるホールをさらに内部に追いやることができ,それによって,ヒステリシス特性が発生することを防止することができるとともに,ピエゾ電荷によって持ち上げられた界面ポテンシャルを持ち下げることができ,それによって,フェルミ準位を相対的に挙げるので,電流密度を大きくすることができる。また,GaN系保護層4を走行キャリアと同導電型とすることによって,ソース・ドレイン電極7のオーミック性を高めることができる。
【0020】なお、この場合のGaN系保護層4は、Al_(y) Ga_(1-y) N(0≦y≦1、且つ、y<x)であるが、より好適には、y≦0.1が望ましい。また、この場合の基板1としては、サファイア基板、GaN基板、或いは、SiC基板のいずれでも良い。」

(イ)引用文献4に開示された技術的事項について
前記(ア)の記載内容から,引用文献4には,以下の技術的事項(以下,「技術的事項4」という。)が開示されている。
(技術的事項4)
「GaNキャリア走行層2,AlGaNで構成されるキャリア供給層3及びGaN系保護層4,SiN層5の積層構造を有するHEMTにおいて,SiN層5には,界面近傍に誘起されるホールをさらに内部に追いやることができ,それによって,ヒステリシス特性が発生することを防止することができるとともに,ピエゾ電荷によって持ち上げられた界面ポテンシャルを持ち下げることができ,それによって,フェルミ準位を相対的に挙げるので,電流密度を大きくすることができる,換言すれば当該積層構造において,SiN層5と下部のAlGaN層のバンドエネルギー差を利用して,HEMTの2DEGの減少を防止する技術であること。」

オ 引用文献5について
(ア)引用文献5
本願の優先権主張日前に日本国内において頒布された刊行物である,特表2010-510680号公報には,図面とともに次の記載がある。
「【技術分野】
【0001】
好適な具体例は,トランジスタのような(例えば,GaN/AlGaN層を含む)III族窒化物電界効果デバイスおよびそのようでデバイスの製造方法に関する。
(中略)
【0027】
本発明は,改良された特性を有するIII族窒化物電界効果デバイスを作製する方法を提案する。高電子移動度トランジスタ(HEMT)はIII族窒化物電界効果デバイスの最も知られた例である。III族窒化物電界効果デバイスの動作は,2つの活性層の間の界面またはその近傍での2次元電子ガス(2DEG)の形成に基づく。III族窒化物電界効果デバイスの活性層は,2DEGの形成に貢献する層である。これは,例えば,その層が,自然にまたはピエゾ電気的に分極し,または代わりに層全体または層の一部が高ドープされて自由電子は2DEG層に拡散するためである。2DEG層,即ちトランジスタのチャネルは,活性層中または2つの活性層の間の界面に配置される。活性層はトランジスタ効果に対して本質的である。活性層は,以下において第1活性層(2)および第2活性層(3)と呼ばれる(図1,2参照)。
【0028】
一般に,第2活性層(3)は,第1活性層と比較して,より大きなバンドギャップを有する。膜厚,組成,および第2活性層(3)の表面への負荷効果に応じて,2次元電子ガス(2DEG)は2つの活性層の間の界面またはその近傍に現れる。膜厚,組成,および
第2活性層(3)の表面への負荷効果は,本質的に,2次元電子ガス(2DEG)が2つの活性層の間の界面またはその近傍に現れるように選択される。活性層の一例は,GaN/AlGaNの組み合わせである。
【0029】
活性層の上に,例えばSiNまたはSiO(非化学量論的組成Si_(x)N_(y)またはSi_(x)O_(y),または化学量論的組成Si_(3)N_(4)またはSiO_(2),またはそれらの層の組み合わせ)のような1のパッシベーション層(4)またはそれ以上パッシベーション層(4,5)が堆積されても良い。シリコンCMOSプロセスでは,パッシベーション層がVtのシフトを避けるために使用され,より良い信頼性が得られる。III族窒化物電界効果デバイスの場合,パッシベーション層は,表面状態に電荷がトラップやデトラップされるのを避けるために使用され,即ち,2DEG密度の変化を避けるように使用される。それで,パッシベーション層は,トランジスタを外部の変形から守り,トランジスタ特性が,表面における電荷の変形のような外部パラメータにより可能な限り影響されないようにする。パッシベーション層は,下方の(活性)層の表面に存在する状態を固定または凍結する。この結果,下方の(活性)層の表面は,環境の変化に対してより敏感でなくなり,下層の特性に対する下方の(活性)層の表面状態の影響が,環境の変化に対して敏感でなくなる。)」

(イ)引用文献5に開示された技術的事項
前記(ア)の記載内容から,引用文献5には,以下の技術的事項(以下,「技術的事項5」という。)が開示されている。
(技術的事項5)
「第1活性層GaN層,第2活性層AlGaN層上を備えたHEMTにおいて,第2活性層上に形成されたSiNから構成されるパッシベーション層は,表面状態に電荷がトラップやデトラップされるのを避けるために使用され,即ち,2DEG密度の変化を避けるために使用される技術であること」

(3)本願補正発明と引用発明1の対比
ア 引用発明1の「GaNからなる基板接続領域121」は,緩衝層としての機能を有するから,本願補正発明の「バッファ層」に相当する。
イ 引用発明1の「AlGaNからなる緩衝層」は,本願補正発明の「AlGaN多重層」に相当し,「AlGaN多重層」を構成する「基板側傾斜組成領域124」と「高Al組成領域123」と「能動層側傾斜組成領域125」のAl組成の積層小方向への変化を考慮すると、「Al組成は,AlGaN多重層の積層方向に従って変化し,前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って増加し,高Al組成領域のAl組成から前記AlGaN多重層の積層方向に従って減少」を満たす。
ウ 引用発明1の「GaNからなる電子走行層13」は,AlGaNからなる緩衝層上に形成され,2次元電子ガスのチャネルとして機能することは当業者に明らかであるから,本願補正発明の「2DEGを含むGaNチャネル層」に相当する。
エ 引用発明1の「Al_(x)Ga_(1-x)N(x=0.2程度)電子供給層14」は,GaNからなる電子走行層13上に形成され,Al_(x)Ga_(1-x)N(x=0.2程度)であるから、下記相違点(1)の点を除いて,本願補正発明の「Al組成は,10%?30%」である「AlGaN障壁層」の範囲であることを満たす。
オ 引用発明1の「ソース電極15」,「ドレイン電極16」及び「ゲート電極17」は,いずれもAl_(x)Ga_(1-x)N(x=0.2程度)電子供給層14上に形成されるから,各々,本願補正発明の「ソース電極」,「ドレイン電極」及び「ゲート電極」に相当する。
カ 引用発明1の「HEMT」は,本願補正発明1の「半導体素子」に相当する。
してみると,本願補正発明と引用発明1とは,下記キの点で一致するが,下記クの点で相違すると認められる。

キ 一致点
「バッファ層と,
前記バッファ層上に形成されたAlGaN多重層と,
前記AlGaN多重層上に形成され,2DEGを含むGaNチャネル層と,
前記GaNチャネル層上に形成されたAlGaN障壁層と,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って変化し,
前記AlGaN障壁層のAl組成は,10%?30%であり,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って増加し,特定のAl組成から前記AlGaN多重層の積層方向に従って減少し,
前記AlGaN障壁層には,ソース電極,ドレイン電極及びゲート電極が形成されることを特徴とする半導体素子。」
ク 相違点
相違点(1)
本願補正発明では AlGaN障壁層の厚さは,5nm?50nmであるのに対して,引用発明では,膜厚の範囲が記載されていない点。
相違点(2)
本願補正発明では,AlGaN多重層による2DEGの減少を防止するためのAlGaN障壁層の一部の領域上に形成されたSixNy(0≦x,y≦1)層を有し,当該SixNy層は,前記AlGaN障壁層上にインサイチュ(In-Situ)で成長したものであるのに対して,引用発明1には,SiN層を有しない点。

(4)相違点についての判断
相違点(1)について
引用文献2には,本願補正発明のGaN電子走行層,AlGaN障壁層の積層構造と同様な積層構造を有するHEMTにおいて,「バッファ層(201),GaNを選択し得るチャネル層(202),AlGaNを選択し得るバリア層(203)(本願補正発明の「AlGaN障壁層」に相当。)を備えたHEMTにおいて,バリア層の層厚として,例えば1nmと50nmとの間,好適には5nmと30nmの間とすること。」(技術的事項2-1)と記載されており,本願補正発明のAlGaN障壁層の膜厚範囲5nm?50nmに含まれる膜厚が開示されている。
また,同様に,引用文献3には,本願補正発明と同様な前記積層構造を有するHEMTにおいて,「バッファ層13,GaN電子走行層15,ノンドープのi-AlGaN層とその上にn型のn-AlGaN層から構成されるAlGaN層電子供給層16(本願補正発明の「AlGaN障壁層」に相当。)を含むHEMTにおいて,i-AlGaN層(5nm)とその上にn型のn-AlGaN層(15nm)から構成される,両者を合わせて20nm程度の膜厚とするAlGaN層電子供給層16。」(技術的事項3)が開示されており,本願補正発明のAlGaN障壁層の膜厚範囲5nm?50nmに含まれる膜厚が開示されている。
したがって,GaN電子走行層,AlGaN障壁層の積層構造を備えたHEMTにおいて,AlGaN障壁層として膜厚を5nm?50nmとすることは,技術的事項2-1及び技術的事項3に開示されているように一般的に採用される膜厚の範囲であり,当該数値限定に臨界的意義は見いだせず,当業者が容易に想到し得た技術的事項である。

相違点(2)について
引用文献4には,公知技術として当該積層構造を備えたHEMTでは,SiN層と下部のAlGaN層のバンドエネルギー差を利用して,HEMTの2DEGの減少を防止する効果が期待できる旨(技術的事項4)が記載されており,さらに,引用文献5には,公知技術として当該積層構造を備えたHEMTでは,SiNから構成されるパッシベーション層は,表面状態に電荷がトラップやデトラップされるのを避けるために使用され,即ち,2DEG密度の変化を避ける効果が期待される旨(技術的事項5)が記載されている。
したがって,引用発明1において,HEMTの電気的特性を基礎づける2DEG密度について、その減少を防止するというHEMTの一般的な技術的課題に対して、公知技術である技術的事項4及び技術的事項5に配慮して,AlGaN多重層による2DEGの減少を防止するためにAlGaN障壁層の一部の領域にSixNy(0≦x,y≦1)層を設ける事は,当業者が容易に想到し得た事項である。

よって,本願補正発明は,引用文献1ないし5に記載された発明に基づいて,当業者が容易に発明をすることができたものと認められ、特許出願の際独立して特許を受けることができるものとは認められない。

(5)本件補正についてのむすび
以上の検討から,本件補正は,特許法第17条の2第6項において準用する同法126条7項の規定に違反してなされたものであるから,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成28年10月27日付けでされた手続補正は,上記のとおり却下されたので,本願の請求項1に係る発明は,平成28年1月29日付けで補正された特許請求の範囲の請求項1に記載された次のとおりのものと認める(以下,「本願発明」という。)。(再掲)
「【請求項1】
バッファ層と,
前記バッファ層上に形成されたAlGaN多重層と,
前記AlGaN多重層上に形成され,2DEGを含むGaNチャネル層と,
前記GaNチャネル層上に形成されたAlGaN障壁層と,
前記AlGaN障壁層の一部の領域上に形成されたSixNy(0≦x,y≦1)層とを含み,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って変化し,
前記AlGaN障壁層の厚さは,5nm?50nmであり,
前記AlGaN障壁層のAl組成は,10%?30%であり,
前記SixNy層は,前記AlGaN障壁層上にインサイチュ(In-Situ)で成長したものであり,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って増加し,特定のAl組成から前記AlGaN多重層の積層方向に従って減少し,
前記AlGaN障壁層には,ソース電極,ドレイン電極及びゲート電極が形成されることを特徴とする半導体素子。」

2 引用文献の記載
引用文献1ないし引用文献3の記載事項は,前記第2の[理由]の2(2)アないしウに記載したとおりである。

3.対比・判断
前記第2の[理由]2(3)アないしカの記載を参酌すると,本願発明と引用発明1とを比較すると以下のアの点で一致し,イの点で相違する。

ア 一致点
「バッファ層と,
前記バッファ層上に形成されたAlGaN多重層と,
前記AlGaN多重層上に形成され,2DEGを含むGaNチャネル層と,
前記GaNチャネル層上に形成されたAlGaN障壁層と,,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って変化し,
前記AlGaN障壁層のAl組成は,10%?30%であり,
前記AlGaN多重層のAl組成は,前記AlGaN多重層の積層方向に従って増加し,特定のAl組成から前記AlGaN多重層の積層方向に従って減少し,
前記AlGaN障壁層には,ソース電極,ドレイン電極及びゲート電極が形成されることを特徴とする半導体素子。」

イ 相違点
相違点(1)
本願発明では AlGaN障壁層の厚さは,5nm?50nmであるのに対して,引用発明では,膜厚の範囲が記載されていない点。
相違点(2)
本願発明では,AlGaN障壁層の一部の領域上に形成されたSixNy(0≦x,y≦1)層を有し,当該SixNy層は,前記AlGaN障壁層上にインサイチュ(In-Situ)で成長したものであるのに対して,引用発明1には,SiN層を有しない点。

以下,各相違点について検討する。
相違点(1)について
前記第2の[理由]2(4)の相違点(1)に対する判断と同様の理由により,当業者が容易に想到し得た技術的事項である。

相違点(2)について
相違点(2)については,前記第2の2(4)の相違点(2)で検討した本件補正発明からSixNy(0≦x,y≦1)層について「AlGaN多重層による2DEGの減少を防止するため」という限定事項を削除したものである。
そうすると,AlGaN多重層上にSixNy(0≦x,y≦1)層を形成するための動機付けについて,「AlGaN多重層による2DEGの減少を防止するため」という目的に限定されず,デバイスの保護を目的とした動機付けによりSixNy(0≦x,y≦1)層を設ける場合も含み得る。
したがって,引用発明1において,HEMTデバイスの保護という一般的な技術的課題に配慮して、引用文献2に記載された技術的事項2-2を採用する事は,当業者が容易に想到し得た事項である。

よって,本願発明は,引用文献1ないし引用文献3に記載された発明に基づいて,当業者が容易に発明をすることができたものである。

4 結言
以上のとおり,本願発明は,特許法29条2項の規定により特許を受けることができないから,その余の請求項に係る発明について検討するまでもなく,本願は拒絶されるべきものである。

よって,結論のとおり審決する。
 
審理終結日 2017-07-07 
結審通知日 2017-07-11 
審決日 2017-07-25 
出願番号 特願2014-206289(P2014-206289)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 杉山 芳弘棚田 一也  
特許庁審判長 深沢 正志
特許庁審判官 大嶋 洋一
小田 浩
発明の名称 窒化物半導体素子及びその製造方法  
代理人 中村 健一  
代理人 鶴田 準一  
代理人 河合 章  
代理人 青木 篤  
代理人 南山 知広  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ