• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
審判 査定不服 特36条4項詳細な説明の記載不備 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1335993
審判番号 不服2016-19712  
総通号数 218 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-02-23 
種別 拒絶査定不服の審決 
審判請求日 2016-12-28 
確定日 2018-01-23 
事件の表示 特願2013-503882「エピタキシャル構造,その形成方法,および,それを含むデバイス」拒絶査定不服審判事件〔平成23年10月13日国際公開,WO2011/127147,平成25年 6月17日国内公表,特表2013-524537,請求項の数(17)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,2011年4月6日(パリ条約による優先権主張外国庁受理2010年4月6日,アメリカ合衆国)を国際出願日とする出願であって,平成26年3月28日に審査請求がなされ,平成27年11月17日付けで拒絶理由通知がされ,平成28年2月23日に意見書と手続補正書が提出され,同年8月25日付けで拒絶査定(原査定)がされ,同年12月26日及び28日に電話応対がなされ,同年12月28日に拒絶査定不服審判の請求がされるとともに手続補正書が提出され,平成29年5月29日に上申書が提出され,同年6月27日に電話応対がなされ,同年7月5日付けで拒絶理由通知(以下「当審拒絶理由通知」という。)がされ,同年10月10日に意見書と誤訳訂正書が提出されたものである。

第2 原査定の概要
原査定(平成28年8月25日付け拒絶査定)の概要は次のとおりである。

A.(新規性)この出願の請求項1ないし8に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物1に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。
B.(進歩性)この出願の請求項1ないし17に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物1,2に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

＜引用文献等一覧＞
1.国際公開第2008/137811号
2.国際公開第2009/131587号

第3 当審拒絶理由の概要
当審拒絶理由の概要は次のとおりである。

1 この出願の下記の請求項に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

記 (引用文献等については引用文献等一覧参照)
・理由1
・請求項1-17
・引用文献1-9

・備考
(1)請求項1ないし11について
ア 引例1を主引例とした検討
(ア)引例1には,次の記載がある。
・「【請求項1】基体上に多結晶性又は単結晶性半導体薄膜を形成するに際し,
前記基体上に低級結晶性半導体薄膜を形成する第1工程と,
前記低級結晶性半導体薄膜にフラッシュランプアニールを施して,溶融又は半溶融又は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進する第2工程とを有する,半導体薄膜の形成方法。」

・「【請求項3】前記第1工程と前記第2工程とを繰り返す,請求項1又は2に記載した方法。」

・「【請求項6】前記基体において所定の素子形成予定領域に所定形状及び寸法の段差付き凹部を形成し,この凹部を含む前記基体上に,錫等のIV族元素の少なくとも1種を含有するか或いは含有しない前記低級結晶性半導体薄膜を形成した後,前記フラッシュランプアニールによって前記段差の底辺角部をシードにグラフォエピタキシャル成長させて前記低級結晶性半導体薄膜を単結晶性半導体薄膜に改質させる,請求項1又は2に記載した方法。
【請求項7】前記基体において所定の素子形成予定領域に単結晶半導体と格子整合の良い結晶性サファイア等の物質層を形成し,この物質層上に,錫等のIV族元素の少なくとも1種を含有するか或いは含有しない前記低級結晶性半導体薄膜を形成した後,前記フラッシュランプアニールによって前記物質層をシードにヘテロエピタキシャル成長させて前記低級結晶性半導体薄膜を単結晶性半導体薄膜に改質させる,請求項1又は2に記載した方法。」

・「【請求項9】前記フラッシュランプアニールを再び行う前に,前記多結晶性半導体薄膜又は単結晶性半導体薄膜に対し水素又は水素含有ガスのプラズマ放電又は触媒反応で生成した水素系活性種等を作用させて,前記多結晶性半導体薄膜又は単結晶性半導体薄膜の表面クリーニング及び/又は酸化被膜の除去を行い,しかる後に前記低級結晶性半導体薄膜の形成後に前記フラッシュランプアニールを行う,請求項3に記載した方法。」

・「【請求項27】前記低級結晶性半導体薄膜がアモルファスシリコン膜,微結晶シリコン含有アモルファスシリコン膜,微結晶シリコン(アモルファスシリコン含有微結晶シリコン)膜,アモルファスシリコン及び微結晶シリコン含有多結晶シリコン膜,アモルファスゲルマニウム膜,微結晶ゲルマニウム含有アモルファスゲルマニウム膜,微結晶ゲルマニウム(アモルファスゲルマニウム含有微結晶ゲルマニウム)膜,アモルファスゲルマニウム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜,Si_(x)Ge_(1-x)(0＜ｘ＜1)で示されるアモルファスシリコンゲルマニウム膜,アモルファスカーボン膜,微結晶カーボン含有アモルファスカーボン膜,微結晶カーボン(アモルファスカーボン含有微結晶カーボン)膜,アモルファスカーボン及び微結晶カーボン含有多結晶カーボン膜,Si_(x)C_(1-x)(0＜ｘ＜1)で示されるアモルファスシリコンカーボン膜,又はGa_(x)Aｓ_(1-x)(0＜ｘ＜1)で示されるアモルファスガリウムヒ素膜等からなる,請求項1又は2に記載した方法。」

・「【請求項30】シリコン半導体装置,シリコン半導体集積回路装置,シリコン-ゲルマニウム半導体装置,シリコン-ゲルマニウム半導体集積回路装置,III-V及びII-VI族化合物半導体装置,III-V及びII-VI族化合物半導体集積回路装置,炭化ケイ素半導体装置,炭化ケイ素半導体集積回路装置,多結晶性又は単結晶性ダイヤモンド半導体装置,多結晶性又は単結晶性ダイヤモンド半導体集積回路装置,液晶表示装置,有機又は無機エレクトロルミネセンス(EL)表示装置,フィールドエミッションディスプレイ(FED)装置,発光ポリマー表示装置,発光ダイオード表示装置,CCDエリア/リニアセンサ装置,CMOSセンサ装置,太陽電池装置用等の薄膜を製造する,請求項1又は2に記載した方法。」

・「【0002】
【従来の技術】従来,MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)である例えばMOSTFT(Thin Film Transistor=薄膜絶縁ゲート型電界効果トランジスタ)のソース,ドレイン及びチャンネル領域を多結晶シリコン膜で形成するに際し,プラズマCVD(CVD:Chemical Vapor Deposition=化学的気相成長法)や減圧CVD法,触媒CVD法等の気相成長法,固相成長法,液相成長法,エキシマレーザーアニール法等が用いられている。」

・「【0027】
【発明の実施の形態】本発明において,上記低級結晶性半導体薄膜は,触媒CVDやプラズマCVD等により気相成長させてよいが,これに使用する原料ガスは,水素化ケイ素又はその誘導体,水素化ケイ素又はその誘導体と水素,窒素,ゲルマニウム,炭素又は錫を含有するガスとの混合物,水素化ケイ素又はその誘導体と周期表第III族又は第V族元素からなる不純物を含有するガスとの混合物,水素化ケイ素又はその誘導体と水素,窒素,ゲルマニウム,炭素又は錫を含有するガスと周期表第III族又は第V族元素からなる不純物を含有するガスとの混合物等が挙げられる。」

・「【0038】即ち,具体的には,次の(1)又は(2)の条件が好ましい。
(1)CVDによる成膜前に,原料ガスを流さないで水素系キャリアガスのみでプラズマ又は触媒AHA処理することにより,1回目のフラッシュランプアニールで形成された多結晶性シリコン薄膜表面のコンタミ(低級酸化膜,水分,酸素,窒素,炭酸ガス等)を除去して界面をクリーニングし,残存するアモルファスシリコン成分をエッチングして高結晶化率の多結晶シリコン薄膜化するので,この下地をシードとしてクリーンな界面上に積層する低級結晶性シリコン薄膜は,次のフラッシュランプアニールにより,良好な結晶の大粒径多結晶性又は単結晶性半導体薄膜として積層形成される。」

・「【0105】更に,この基体には,低歪点ガラス基板(ほうけい酸ガラス,アルミノけい酸ガラス,強化ガラスなど),高歪点ガラス基板(合成石英ガラス,溶融石英ガラス,結晶化ガラスなど),耐熱性樹脂基板(ポリイミドなど),金属基板(鉄,銅,アルミニウム,ステンレス等の合金など),セラミックス基板,高融点金属(チタン,タンタル,モリブデン,タングステン,それらの合金,例えばモリブデン-タンタル合金など)又は/及び金属シリサイド(WSi_(2),MｏSi_(2),TiSi_(2),TaSi_(2),CｏSi,Pd_(2)Si,Pｔ_(2)Si,CｒSi_(2),NiSi,RhSiなど)膜をコーティングした金属基板又は低歪点ガラス基板又は耐熱性樹脂基板又はセラミックス基板,シリコン基板,化合物半導体基板などが挙げられる。」

・「【0180】なお,触媒CVD及びフラッシュランプアニールはいずれも,プラズマの発生なしに行えるので,プラズマによるダメージがなく,低ストレスの生成膜が得られ,またプラズマCVD法に比べ,シンプルで安価な装置を実現できる。」

・「【0392】以上に説明したように,本例によれば,基板61上に設けた結晶性サファイア薄膜224をシードとしてフラッシュランプアニールによってヘテロエピタキシャル成長させることにより,高いキャリア移動度の単結晶性シリコン薄膜67が得られるので,高性能ドライバ内蔵のLCDの製造が可能となる。」

(イ)ヘテロエピタキシャル成長,グラフォエピタキシャル成長の前に,被成長面の清浄化等を目的として,当該成長面を洗浄またはエッチングすることは周知の手順である。
そうすると,引例1において,ヘテロエピタキシャル成長,または,グラフォエピタキシャル成長を行う,「結晶性サファイア等の物質層」,または,「凹部を含む前記基体」は,本願の請求項1に係る発明の,基板の表面を洗浄またはエッチングして,結晶性の材料を露出させたものに相当する。
また,仮に,引例1の,「結晶性サファイア等の物質層」,または,「凹部を含む前記基体」が,洗浄またはエッチングされたものであると認められないとしても,引例1の【請求項9】の記載,及び,ヘテロエピタキシャル成長,グラフォエピタキシャル成長の前に,被成長面の清浄化等を目的として,当該成長面を洗浄またはエッチングすることは周知であることに照らして,引例1に記載された発明において,ヘテロエピタキシャル成長,グラフォエピタキシャル成長の前に,当該成長面を洗浄またはエッチングして,結晶性の材料を露出することは当業者が容易になし得たことである。

(ウ)引例1には,低級結晶性半導体薄膜の形成について,「触媒CVDやプラズマCVD等により気相成長させてよい」ことが記載されているだけであって,「『印刷またはコーティングによって』『(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを含む液相インクを堆積させる』」ことは記載されていない。
しかしながら,引例1には,「【従来の技術】従来,・・・多結晶シリコン膜で形成するに際し,・・・気相成長法,固相成長法,液相成長法,エキシマレーザーアニール法等が用いられている。」と記載されており,さらに,以下の引例2ないし5の記載から,結晶性の低い半導体薄膜を,「『印刷またはコーティングによって』『(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを含む液相インクを堆積させ』」,その後,加熱して,結晶性を向上させる方法は,周知であると認められる。(具体的な材料等については,引例2ないし5の全文を参照されたい。)
また,印刷法による薄膜形成が,CVDに比べて安価であることも知られている。
してみれば,「触媒CVD及びフラッシュランプアニールはいずれも,プラズマの発生なしに行えるので,プラズマによるダメージがなく,低ストレスの生成膜が得られ,またプラズマCVD法に比べ,シンプルで安価な装置を実現できる。」として,安価であることを効果の一つとして明示する引例1に記載された発明において,よりコストを低減し,また,引例3に,「プラズマCVD法を利用するシリコン膜の形成においては,(1)気相反応が用いられるため,気相においてシリコンの粒子が発生して装置の汚染や異物の発生が生じそれにより生産歩留まりが低くなる,(2)原料がガス状であるため表面に凹凸のある基板上には均一膜厚のシリコン膜を形成し難い,(3)膜の形成速度が遅いため生産性が低い,(4)プラズマCVD法においては複雑で高価な高周波発生装置や真空装置などが必要である,などの問題があり更なる改良が待たれていた」として記載される各問題点を解消するために,前記CVD法を,周知の印刷法に変更すること,すなわち,引例1に記載された発明において,低級結晶性半導体薄膜の形成を,「『印刷またはコーティングによって』『(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを含む液相インクを堆積させる』」ことによって行うことは当業者が適宜なし得たことである。
したがって,本願の請求項1に係る発明は,引例1ないし5に記載された発明から当業者が容易に発明をすることができたものである。
さらに,請求項2ないし11に記載された発明で特定される事項は,引例1ないし8に記載された事項であるか,当業者が適宜なし得た設計事項であるから,請求項2ないし11に記載された発明は,引例1ないし8に記載された発明から当業者が容易に発明をすることができたものである。

・引例2には,次の記載がある。
・「[0048]基板はまた,露出されたシリコン含有層(例えば,1つ以上のデバイス電極など)を含んでいてもよい。典型的な実施形態において,シリコン及び/又はゲルマニウムを含有する層は,例えばインクジェット印刷,グラビア印刷などの印刷技術によって基板上に形成される。半導体層は,シリコン含有半導体インク及び/又はゲルマニウム含有半導体インク,又はシリコン/ゲルマニウム前駆体インクから形成された,シリコン含有層及び/又はゲルマニウム含有層を有していてもよい。半導体インク又はシリコン前駆体インクは,1つ以上の前駆体化合物(例えば,(ポリ)ゲルマン及び/又はドーパント源を更に含み得る,(ポリ)シラン若しくは(ポリ)シラゲルマンなどの(ドープされた)シリコン含有化合物)と,該化合物が溶解可能あるいは懸濁可能な溶媒とを有し得る。シリコン層又はシリコン前駆体層は,従来からのフォトリソグラフィ及びエッチングの工程の必要性を排除あるいは低減するよう,所定のパターンで印刷され得る。代替的に,半導体層は,従来からの気相成長技術(例えば,PECVD,MOCVD,LPCVD,熱線CVD,スパッタリングなど)によって堆積されて,従来からのフォトリソグラフィ及びエッチングによってパターニングされてもよい。」(公表公報の【0044】参照)

・「[0087]代替的に,導電層33は,高濃度ドープされた半導体層であってもよい(あるいは,有していてもよい)。高濃度ドープされた半導体層33は好ましくは,基板31(誘電体層32を含む)の上に半導体インク組成物(例えば,(ポリ)シランを有するインク)を印刷(例えば,インクジェット印刷,スクリーン印刷,グラビア印刷,又はスリット押し出し)し,その後,該インク組成物の乾燥とキュア及び/又はアニールとを行うことによって形成される。そのような実施形態において,半導体層33はドーム状の断面形状を有し得る。代替的に,半導体層33は従来からの方法(例えば,蒸着,物理気相成長(例えばスパッタリング),化学気相成長(例えば,PECVD,LPCVDなど),ALD,スピンコーティングなど)によって形成されてもよい。半導体インク組成物は更に,約10^(16)から約10^(21)原子/cm^(3)の濃度でドーパント(B,P,Aｓ又はSbのソース又は化合物を有し得る)を有していてもよい。代替的に,ドーパントは,半導体層33が堆積された後に,半導体層33内に注入されてもよい。半導体層の典型的な厚さは,約30,75若しくは100nmから,約200,500若しくは1000nmまで,又はこの範囲内のその他の値域とし得る。膜厚は,ダイオードの電気特性を最適化するように選定され得る。
[0088]堆積の後,インク組成物は,非晶質の水素化されたドープされた或いはアンドープの半導体(例えば,a-Si:H)層を形成するよう,乾燥且つキュアされ得る。キュアが実行された後,高濃度ドープされた半導体層33は,ドープされた或いはアンドープの多結晶(例えば,ポリシリコン)膜を形成するように,部分的あるいは実質的に完全に結晶化され得る。一実施形態において,結晶化はレーザで照射することを有し得る(例えばレーザ結晶化;これはまた,薄膜内のドーパント(存在すれば)の一部又は全てを活性化し得る)。高濃度ドープされた半導体層33は好ましくは,後に更なる層を堆積する前に結晶化される。」(公表公報の【0083】-【0084】参照)

・引例3には,次の記載がある。
・「【請求項1】塗布法で形成されたシリコン膜に閃光を照射してシリコン膜に分子形態学的変化を生じさせることを特徴とするシリコン膜の形態学的変化法。
【請求項2】塗布法で形成されたシリコン膜が,下記シラン組成物(i)または(ii)を溶媒の存在下または不存在下で塗布し,次いで熱および/または光で処理することにより製造されたものである請求項1に記載の方法。
シラン組成物(i):
(A)式Si_(n)R_(m)
・・・＜途中省略＞・・・
【請求項3】塗布法で形成されたシリコン膜がアモルファスシリコン膜でありそしてこの膜を多結晶シリコン膜または単結晶シリコン膜に変化させる請求項1に記載の方法。」

・「【0002】
【従来の技術】従来,太陽電池の製造に用いられるアモルファスシリコン膜や多結晶シリコン膜の形成方法としては,モノシランガスやジシランガスの熱CVD(Chemical Vaｐｏｒ Deｐｏｓiｔiｏn)法,プラズマCVD法あるいは光CVD法等が利用されている。
・・・＜途中省略＞・・・
【0004】また,材料面では毒性,反応性の高いガス状の水素化ケイ素を用いるため取り扱いに難点があるのみでなく,ガス状であるため密閉状の真空装置が必要である。一般にこれらの装置は大掛かりなもので装置自体が高価であるのみでなく,真空系やプラズマ系に多大のエネルギーを消費するため製品のコスト高につながっている。
・・・＜途中省略＞・・・
【0008】さらに,太陽電池などに用いるための多結晶シリコン膜の製造は,モノシランガスやジシランガスを原料とした熱CVD法(J.Vac.Sci.Technｏlｏgｙ.,14巻1082頁(1977年)等)によるか,またはプラズマCVD法(Sｏlid Sｔaｔe Cｏm.,17巻1193頁(1975年)等)等により先ずアモルファスシリコン膜を形成し,次いでレーザーアニールや水素プラズマ処理等で多結晶シリコン膜に変換する方法によるのが主流である。このような熱またはプラズマCVD法を利用するシリコン膜の形成においては,(1)気相反応が用いられるため,気相においてシリコンの粒子が発生して装置の汚染や異物の発生が生じそれにより生産歩留まりが低くなる,(2)原料がガス状であるため表面に凹凸のある基板上には均一膜厚のシリコン膜を形成し難い,(3)膜の形成速度が遅いため生産性が低い,(4)プラズマCVD法においては複雑で高価な高周波発生装置や真空装置などが必要である,などの問題があり更なる改良が待たれていた。
・・・＜途中省略＞・・・
【0012】
【発明が解決しようとする課題】本発明の目的は,上記の如き従来技術の欠点を解消して,所望の分子形態学的状態にあるシリコン膜を低コストで,効率的且つ簡便に形成ないし製造する方法を提供することにある。」(【0002】-【0012】)

・「【0076】本願の目的とする塗布法により得られたシリコン膜例えばアモルファスシリコン膜を多結晶シリコン膜あるいは単結晶シリコン膜に変化させるのに十分なエネルギーを付与するとともに塗布シリコン膜を形成する基板材料への配慮が必要である。原理的にはシリコンが溶融する温度あるいはそれに近い温度にまで昇温することが可能であれば溶融再結晶の通常のメカニズムにより結晶性のシリコン膜を作成できる。」

・引例4には,次の記載がある。
・「本発明の実施形態は,ポリシラン,ポリシランインク組成物,その製造方法及びいれを用いた半導体膜を作製する方法に関する。」(第1欄第21-24行)

・引例5には,次の記載がある。
・「a)1から40重量%までの量の(ポリ)シラン類,(ポリ)ゲルマン類,(ポリ)ゲルマシラン類,並びにシリコン及び/又はゲルマニウムのナノ粒子からなる群から選択される1つ又は複数の半導体の前駆体であって,前記(ポリ)シラン類,(ポリ)ゲルマン類,及び(ポリ)ゲルマシラン類が,(i)少なくとも15個のシリコン及び/又はゲルマニウム原子,並びに(ii)水素を有する化学種から本質的になる前駆体と
b)該1つ又は複数の半導体の前駆体を溶解できる溶媒とを含み,2から100cPまでの粘度を有する組成物。」(請求項1)

・「[0082]別の実施形態において,MOSキャパシタ等の薄膜キャパシタは,半導体層(例えば,ドープした又はドープしてないアモルファスSi又はポリシリコン)をその上に形成(例えば本発明に従って)することができるAl_(2)O_(3)等の酸化物層の下にAl等の下の金属層を含む。一般に,上の金属層(例えば,Al,Al合金,Ni又はAgの)を次にドープした半導体層の上に形成する。別の実施形態において,該半導体層は(i)下のドープしてないか又は軽度にドープしたアモルファスシリコン又はポリシリコン層及び(ii)上の重度にドープしたアモルファスシリコン又はポリシリコン層を含む。一般に,上のより重度にドープしたシリコン層は,底部のより少なくドープした又はドープしてないシリコン層よりも薄い。別法では,そのキャパシタ層は逆にすることができる(例えば,下の金属の上にドープしたシリコン,その上に酸化物,その上に上の金属)。ツェナーダイオードは,同様の工程によって製造することができ,そこでは異なるドーパントのタイプ(例えば,ｐ,n又はi)及び/又は濃度レベルを有する複数の(ドープした)半導体層を,当技術分野では周知のように連続して順次形成することができる。ショットキーダイオードもまた同様の工程によって製造することができ,そこでは1つ又は複数の(ドープした)半導体層(本発明に従って形成される)及び金属層を互いに接触させて(例えば,積み重ね又はラミネートタイプの構造の状態で)当技術分野では周知のような金属-半導体接合を形成するように形成される。かかるキャパシタ類及びダイオード類中の金属及び/又は半導体層のどれか又はすべては,本発明に従って形成する(例えば,印刷する)ことができる。目下の印刷された,ドーム型の,ドープした半導体膜を含む光ダイオードは,また,本明細書の(1つ又は複数の)説明及び当技術分野では周知の技術に従って,光伝導性又は感光性材料(例えば,目下のドープした半導体膜)が光を受け,かかる光に応えて変化する(しかし予測可能な及び/又は既定の)電気的性質及び/又は機能を提供するように構成することができるように形成することもできる。かかるダイオード構造物の例及びその同じものを如何に製造及び使用するかは,米国特許出願公開第2007/0273515号明細書及び米国特許第7152804号明細書に開示されている。」(公表公報の【0076】参照)

・引例6の図4には,領域毎に異なるインクを堆積させること,図1B,Cには,ドーパントインクから拡散させることが記載されている。

イ 引例9を主引例とした検討
単結晶基板上に,非単結晶膜を形成し,その後エネルギービームを照射して単結晶化する方法は,引例9に記載されるように周知である。
そして,前記非単結晶膜の形成を,引例2-5に記載される液相インクを用いて形成することは当業者が適宜なし得たことである。
したがって,本願の請求項1ないし11に係る発明は,引例9及び引例2ないし6に記載された発明から当業者が容易に発明をすることができたものである。

ウ 引例3を主引例とした検討
引例3の【0065】に,基板の材質として,シリコン等が例示されている。引例3のシリコン基板の結晶構造が,多結晶であるか,単結晶であるかは明示されていないが,引例3の請求項3に係る発明を実施する際に,多結晶シリコン基板に,多結晶シリコン膜を形成すること,あるいは,単結晶シリコン基板に単結晶シリコン膜を形成することは当業者が適宜なし得たことである。また,このような組合せを選択したことによる効果は,本願の明細書の記載からは,格別のもとは認められない。なお,薄膜形成前に,基板表面の洗浄・エッチングを行うことは周知の手順であって,引例3の方法において,薄膜形成前に,結晶性の材料が露出するように,洗浄・エッチングを行うことは適宜なし得たことである。
したがって,本願の請求項1に係る発明は,引例3に記載された発明から当業者が容易に発明をすることができたものである。
さらに,請求項2ないし11に記載された発明で特定される事項は,引例1ないし8に記載された事項であるか,当業者が適宜なし得た設計事項であるから,請求項2ないし11に記載された発明は,引例1ないし8に記載された発明から当業者が容易に発明をすることができたものである。

エ 引例4,又は,引例5を主引例とした検討
引例4,引例5には,基板の結晶構造を,多結晶とするか,単結晶とするかは明示されていないが,引例4,引例5の発明を実施する際に,多結晶シリコン基板に,多結晶シリコン膜を形成することは当業者が適宜なし得たことである。また,このような組合せを選択したことによる効果は,本願の明細書の記載からは,格別のもとは認められない。なお,薄膜形成前に,基板表面の洗浄・エッチングを行うことは周知の手順であって,引例4,引例5の方法において,薄膜形成前に,結晶性の材料が露出するように,洗浄・エッチングを行うことは適宜なし得たことである。
したがって,本願の請求項1に係る発明は,引例4,又は,引例4に記載された発明から当業者が容易に発明をすることができたものである。
さらに,請求項2ないし11に記載された発明で特定される事項は,引例1ないし8に記載された事項であるか,当業者が適宜なし得た設計事項であるから,請求項2ないし11に記載された発明は,引例1ないし8に記載された発明から当業者が容易に発明をすることができたものである。

(2)請求項12ないし17について
ア 引例7,または,引例8を主引例とした検討(その1)
引例7,引例8に記載されている選択エミッタ型の太陽電池等のように,1以上のコンタクトの下の第1のドープ領域を,前記1以上のコンタクトの下に位置しない第2のドープ領域よりも高いドーパント濃度を有する構造は周知である。
そして,このような構造を有する構造を,引例1の方法,及び,引例2ないし5に記載されたインクを用いたエピタキシャル構造の製造方法によって作製することは当業者が容易になし得たことである。
したがって,本願の請求項12に係る発明は,引例1ないし8に記載された発明から当業者が容易に発明をすることができたものである。
さらに,請求項13ないし17に記載された発明で特定される事項は,引例1ないし8に記載された事項であるか,当業者が適宜なし得た設計事項であるから,請求項13ないし17に記載された発明は,引例1ないし8に記載された発明から当業者が容易に発明をすることができたものである。

イ 引例7,または,引例8を主引例とした検討(その2)
引例7,引例8に記載されている選択エミッタ型の太陽電池等のように,1以上のコンタクトの下の第1のドープ領域を,前記1以上のコンタクトの下に位置しない第2のドープ領域よりも高いドーパント濃度を有する構造は周知である。
また,単結晶基板上に,非単結晶膜を形成し,その後エネルギービームを照射して単結晶化する方法も,引例9に記載されるように周知である。
そして,前記非単結晶膜の形成を,引例2-5に記載される液相インクを用いて形成することは当業者が適宜なし得たことである。
したがって,本願の請求項12ないし17に係る発明は,引例9及び引例2ないし8に記載された発明から当業者が容易に発明をすることができたものである。

ウ 引例7,または,引例8を主引例とした検討(その3)
引例7,引例8に記載されている選択エミッタ型の太陽電池等のように,1以上のコンタクトの下の第1のドープ領域を,前記1以上のコンタクトの下に位置しない第2のドープ領域よりも高いドーパント濃度を有する構造は周知である。
また,引例3の【0065】に,基板の材質として,シリコン等が例示されている。引例3のシリコン基板の結晶構造が,多結晶であるか,単結晶であるかは明示されていないが,引例3の請求項3に係る発明を実施する際に,多結晶シリコン基板に,多結晶シリコン膜を形成すること,あるいは,単結晶シリコン基板に単結晶シリコン膜を形成することは当業者が適宜なし得たことである。また,このような組合せを選択したことによる効果は,本願の明細書の記載からは,格別のもとは認められない。なお,薄膜形成前に,基板表面の洗浄・エッチングを行うことは周知の手順であって,引例3の方法において,薄膜形成前に,結晶性の材料が露出するように,洗浄・エッチングを行うことは適宜なし得たことである。
したがって,本願の請求項12ないし17に係る発明は,引例3ないし8に記載されている発明から当業者が容易に発明をすることができたものである。

エ 引例7,または,引例8を主引例とした検討(その4)
引例7,引例8に記載されている選択エミッタ型の太陽電池等のように,1以上のコンタクトの下の第1のドープ領域を,前記1以上のコンタクトの下に位置しない第2のドープ領域よりも高いドーパント濃度を有する構造は周知である。
また,引例4,引例5には,基板の結晶構造が,多結晶であるか,単結晶であるかは明示されていないが,引例4,引例5の発明を実施する際に,多結晶シリコン基板に,多結晶シリコン膜を形成することは当業者が適宜なし得たことである。また,このような組合せを選択したことによる効果は,本願の明細書の記載からは,格別のもとは認められない。なお,薄膜形成前に,基板表面の洗浄・エッチングを行うことは周知の手順であって,引例4,引例5の方法において,薄膜形成前に,結晶性の材料が露出するように,洗浄・エッチングを行うことは適宜なし得たことである。
したがって,本願の請求項12ないし17に係る発明は,引例4ないし8に記載されている発明から当業者が容易に発明をすることができたものである。

＜引用文献等一覧＞
1.特開2002-252174号公報
2.国際公開第2010/011974号(日本語訳は,対応する日本国公表特許公報である特表2011-529126号公報による。)
3.特開2004-134440号公報
4.米国特許第7485691号明細書
5.国際公開第2008/137811号(日本語訳は,対応する日本国公表特許公報である特表2010-526445号公報による。)
6.国際公開第2009/131587号
7.特開2006-12913号公報
8.特開2002-314115号公報
9.特開昭58-93218号公報

2 この出願は,明細書,特許請求の範囲及び図面の記載が下記の点で不備のため,特許法第36条第6項第2号,及び,第36条第4項第1号に規定する要件を満たしていない。
記
(1)特許法第36条第6項第2号(発明の明確性)について
ア 「エピタキシャル構造」を発明特定事項として含む請求項1,請求項12,及び,これらの請求項を引用する請求項に係る発明は明確でない。
すなわち,「エピタキシャル」という技術用語は,半導体装置に関連する技術分野において広く用いられている用語である。
そして,日本国において販売された辞書である,「半導体大事典」85ページ,発行所:工業調査会,1999年12月20日発行には,「エピタキシャル成長 epitaxial growth」が,「”エピタキシャル”とは,ギリシャ語の『?の上に』という意味の接頭語epi-と『ある方向に配列させること』という意味のtaxisの合成語で,単結晶基板上にその基板と同じ面方位を持った結晶を成長させることである。・・・」と説明されており,また,「半導体用語大辞典」273ページ,日刊工業新聞社,1999年3月20日発行には,「エピタキシャル結晶〔epitaxial crystal〕」が,「単結晶基板上へその基板の結晶方位と一定の関係を保って成長させた単結晶。・・・」と説明されている。
そうすると,当業者であれば,「エピタキシャル構造」という用語を,一般的な定義に従って,「単結晶基板と,その基板の結晶方位と同じ面方位を持つように,前記単結晶基板上に成長させた単結晶とから構成される構造。」という程度の意味を有する用語であると理解するものと認められる。
すなわち,請求項1,請求項12,及び,これらの請求項を引用する請求項に係る発明における「エピタキシャル構造」は,通常の意味を有する用語,すなわち,先に示した「単結晶基板と,その基板の結晶方位と同じ面方位を持つように,前記単結晶基板上に成長させた単結晶とから構成される構造。」という程度の意味を有する用語であると理解されるから,各請求項の記載は,それ自体としては明確であると認められる。
他方,発明の詳細な説明には,以下の記載がある。
・「【0009】本発明の実施形態は,エピタキシャル構造を形成する方法に関し,当該方法は,(a)基板の表面を洗浄またはエッチングして,結晶性材料,多結晶性材料,または,微晶性材料を露出させる段階と,・・・露出した材料の結晶構造を持つために十分な温度および時間にわたって加熱する段階とを備える。」
そうすると,本願明細書においては,例えば,「多結晶構造を有する基板と,多結晶構造を有する膜とを積層した構造」,すなわち,粒径1μmの多結晶構造を有する鉄板の上に形成された粒径100μmの多結晶構造を有するシリコン膜からなる構造もまた,「エピタキシャル構造」に含まれるものとして扱っているように理解される。
そうすると,請求項の記載がそれ自体で明確であると認められる本願の請求項に係る発明は,請求項に記載された用語が有する通常の意味とは異なる説明が発明の詳細な説明に記載されていることから,「請求項に係る発明の認定を,請求項の記載に基づくことを基本としつつ発明の詳細な説明等の記載をも考慮する」という運用からみて,いずれと解すべきか不明となり,特許を受けようとする発明が不明確なものとなっている。
したがって,「エピタキシャル構造」を発明特定事項として含む請求項に係る発明は明確とはいえない。

なお,審判請求人は,平成29年5月29日に提出した上申書において,「仮に,『結晶性』という言葉が,多結晶,微結晶および単結晶の全てを包含するものであるとしても,(1)本願の請求項においては,『エピタキシャル構造』と限定されているし,加えて,(2)平成28年2月23日提出の最初の拒絶理由通知に対する補正書において,『結晶性,多結晶性または微結晶の材料』を『結晶性の材料』と補正されている。係る経緯を鑑みれば,本願請求項における『結晶性』の言葉が『多結晶性または微結晶』を包含しないことは明らかである。」と主張する。
しかしながら,発明の詳細な説明の【0009】等の前記記載は,審判請求人の前記主張とは整合しない。
なお,審判請求人の前記主張は,本願明細書における「結晶性」は,「単結晶性」を意味することを意図しているものとも解されるが,日本語の技術用語として,「結晶性」と,「単結晶性」は,明らかに意味が異なり,しかも,本願の明細書中においても,例えば,【0089】等においては,「単結晶性」という用語を用いており,「結晶性」と,「単結晶性」とを使い分けているものと認められるから,審判請求人の前記主張は,明細書の記載に基づかないものであって採用することができない。
そのため,上申書の説明によっても,請求項に係る発明は,依然として不明確といえる。

(審判請求人は,平成29年5月29日に提出した上申書において,「なお,エピタキシャルが示すところについては,例えば次の文件を参照されたい:Wolf, S., "Microchip Manufacturing," Lattice Press, Sunset Beach, California USA [2004], p. 305」と主張するが,本願明細書とは異なる,他の文献の記載を引用するのであれば,当該文献を意見書に添付するとともに,必要箇所の日本語訳を提出されたい。)

イ 請求項1の「結晶性の材料を露出させる」,及び,請求項12の「結晶性の材料が上方に材料が無く露出している表面を有する」が,どのような事項を特定しようとしているのか明確に理解することができない。
発明の詳細な説明には,以下の記載がある。
「【0033】・・・構造の表面を洗浄またはエッチングすることによって,基板表面への(ポリ)シランインクの接着および/または湿潤に悪影響を与える,および/または,形成されているエピタキシャル構造のエピタキシャル成長または電子特性に悪影響を与える,任意の本来存在する酸化物,残留有機材料,粒子,および/または,他の汚染物質(例えば,金属等)を除去するとしてよい。」,「【0035】例えば,一実施形態によると,基板は,基板を液相の洗浄剤および/または溶剤型洗浄剤(例えば,有機残留物を除去するもの)に浸漬させ,および/または,液相の洗浄剤および/または溶剤型洗浄剤で基板をリンスし,この後で,希釈酸性水溶液(例えば,アンモニアおよび/またはフッ化アンモニウムでバッファーされる希釈水溶性HF)を用いたウェットエッチングで洗浄される。これに代わるエッチングプロセスとしては,従来のピラニアエッチングがあり,これに代わって基板をウェットエッチングする際に用いる酸には,硝酸,硫酸,塩酸等が含まれる。これらは,利用する基板および基板に処理を行う温度に応じて選択される。」,及び,「【0036】一部の実施形態によると,エッチングの前後で,基板を(例えば,純水で)リンスするとしてよい。その後,任意で,有機溶媒または有機溶媒混合物で浸漬および/リンスして,基板の表面に存在している不要な有機残留物を除去してさらに洗浄するとしてよい。これに代えて,基板をさらに洗浄する場合には,界面活性剤の懸濁液または水溶液で浸漬および/またはリンスする(この後で,純粋でリンスする)ことを含むとしてよい。」
そうすると,本願の「結晶性の材料を露出させる」,及び,「結晶性の材料が上方に材料が無く露出」は,「基板表面への(ポリ)シランインクの接着および/または湿潤に悪影響を与える,および/または,形成されているエピタキシャル構造のエピタキシャル成長または電子特性に悪影響を与える,任意の本来存在する酸化物,残留有機材料,粒子,および/または,他の汚染物質(例えば,金属等)を除去する」洗浄またはエッチングであって,例えば,希釈酸性水溶液を用いたウェットエッチング,あるいは,従来のピラニアエッチングで洗浄し,さらに,純水・界面活性剤等でリンスしたことによって得られる程度の基板表面の状態であると理解される。
すなわち,本願の発明の詳細な説明において説明された方法によって得られた,エッチング及びリンス後の基板表面は,例えば基板がシリコンの場合には,基板の最表面のシリコンの未結合手は,-H,-OH等によって終端化されるか,あるいは,雰囲気に含まれるガスの原子等が吸着するか,あるいは,純水等に含まれる溶存酸素等によって極薄い自然酸化膜が形成されたものをも含むものと理解することが自然といえる。
一方,審判請求人は,平成29年5月29日に提出した上申書において,「しかしながら,上述のように,ピラニア溶液は,シリコン表面を酸化するまたはシリコン表面にヒドロキシル基を導入するので,引用文献1の段落0059は露出された基板を開示していない。」と主張する。
すなわち,上記上申書における審判請求人の主張に照らせば,本願の請求項に記載された発明の「露出された」基板は,基板表面の原子が,-H,-OH等によって終端化されていない状態のみを特定するものとも解される。
そうすると,発明の詳細な説明の記載と,上申書での審判請求人の主張が対応しないから,本願の請求項に係る発明を明確に理解することができない。

ウ 「微晶性」の定義が明確でない。「微晶性材料」を,「多結晶性材料」及び「アモルファス材料」と判別する基準を説明されたい。

エ 請求項12の「(a)結晶性の材料が上方に材料が無く露出している表面を有する基板と,(b)前記結晶性の材料上に直接設けられ,・・・膜または構造であって,(i)露出している結晶性の前記材料の結晶構造および(ii)第1のドープ領域を有する,膜または構造と,(c)・・・とを備え」は不明瞭な記載である。
すなわち,上記(a)の「結晶性の材料が上方に材料が無く」との特定と,上記(b)の「前記結晶性の材料上に直接設けられ・・・膜または構造」との特定は,互いに両立しない。(結晶性の材料上に,膜または構造が直接設けられているのであれば,そのようなエピタキシャル構造は,結晶性の材料が上方に材料が無いという条件を満たすことはできない。)
したがって,請求項12に係る発明を明確に理解することができない。

(2)特許法第36条第4項第1号(実施可能性)について
ア 本願発明の「エピタキシャル構造」が,「多結晶の結晶構造を有する基板上に形成された多結晶の結晶構造を有する薄膜から構成される構造」,及び,「微晶性の結晶構造を有する基板上に形成された微晶性の結晶構造を有する薄膜から構成される構造」を含むのであれば,そのような構造を作製する方法が,本願の明細書には記載されていないから,本願の請求項1ないし17に係る発明を当業者が実施できるとは認められない。
すなわち,発明の詳細な説明の,【0085】-【0091】には,単結晶(100)Si基板(単結晶＜100＞,＜111＞ウェハ)上に,単結晶からなるエピタキシャル膜を形成したことが記載されているが,これ以外の結晶構造を有するエピタキシャル構造,すなわち,「多結晶の結晶構造を有する基板と,前記多結晶の結晶構造を有する基板上に形成された多結晶の結晶構造を有する薄膜とから構成されるエピタキシャル構造」,及び,「微晶性の結晶構造を有する基板と,前記微晶性の結晶構造を有する基板上に形成された微晶性の結晶構造を有する薄膜とから構成されるエピタキシャル構造」を作製する方法は,明細書に記載されておらず,また,明細書の記載から自明であるとも認められない。

イ 請求項1の「結晶性の材料を露出させる」,及び,請求項12の「結晶性の材料が上方に材料が無く露出している表面を有する」における「露出」が,平成29年5月29日に提出した上申書において主張するように,シリコン表面を酸化するまたはシリコン表面にヒドロキシル基を導入するピラニアエッチングのような洗浄またはエッチングを含まないものであるとすれば,本願の発明の詳細な説明の記載からは,審判請求人が上申書で主張するような「露出」を得る方法を明確に理解することができない。(本願の発明の詳細な説明の【0035】の記載からは,従来のピラニアエッチングによって,本願発明が実施できるように理解されるが,この理解が正しくないのであれば,本願の発明の詳細な説明の記載をどのように理解すればよいか,その指針が不明である。)
したがって,発明の詳細な説明の記載は,当業者が本願発明を実施することができる程度に明確かつ十分に記載したものであるとは認められない。

第4 本願発明
本願請求項1ないし17に係る発明(以下,それぞれ「本願発明1」ないし「本願発明17」という。)は,平成29年10月10日に提出された誤訳訂正書で訂正された特許請求の範囲の請求項1ないし17に記載された事項により特定される発明であり,独立形式で記載された請求項に係る発明である,本願発明1及び本願発明12は,以下のとおりである。

「【請求項1】
エピタキシャル構造の製造方法であって,
(a)基板の表面を洗浄またはエッチングして,単結晶性の材料を露出させる段階と,
(b)印刷またはコーティングによって,前記単結晶性の材料に,(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを含む液相インクを堆積させる段階と,
(c)前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つで形成する膜または構造が,露出した前記単結晶性の材料の結晶構造を持ち,かつ,前記エピタキシャル構造を形成するために十分な温度および時間で,前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを加熱する段階と
を備える製造方法。」

「【請求項12】
(a)被覆材料が無く単結晶性の材料が露出している表面を有する基板と,
(b)前記単結晶性の材料上に直接設けられ,第4A族半導体元素を含み,架橋されたオリゴマーおよび/またはポリマー水素化(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを硬化させた膜または構造であって,(i)露出している前記単結晶性の材料の結晶構造および(ii)第1のドープ領域を有する,膜または構造と,
(c)前記膜または構造の前記第1のドープ領域上に設けられている1以上のコンタクトと
を備え,
前記1以上のコンタクトの下の前記第1のドープ領域は,前記1以上のコンタクトの下に位置しない第2のドープ領域よりも高いドーパント濃度を有する
エピタキシャル構造。」

第5 引用文献,引用発明等
1 引用文献1について
平成29年7月5日付けの拒絶の理由に引用された引用文献1(特開2002-252174号公報)には,図面とともに次の事項が記載されている。(下線は,当審で付与した。以下同じ。)
「【請求項1】基体上に多結晶性又は単結晶性半導体薄膜を形成するに際し,
前記基体上に低級結晶性半導体薄膜を形成する第1工程と,
前記低級結晶性半導体薄膜にフラッシュランプアニールを施して,溶融又は半溶融又は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進する第2工程とを有する,半導体薄膜の形成方法。」

「【請求項3】前記第1工程と前記第2工程とを繰り返す,請求項1又は2に記載した方法。」

「【請求項9】前記フラッシュランプアニールを再び行う前に,前記多結晶性半導体薄膜又は単結晶性半導体薄膜に対し水素又は水素含有ガスのプラズマ放電又は触媒反応で生成した水素系活性種等を作用させて,前記多結晶性半導体薄膜又は単結晶性半導体薄膜の表面クリーニング及び/又は酸化被膜の除去を行い,しかる後に前記低級結晶性半導体薄膜の形成後に前記フラッシュランプアニールを行う,請求項3に記載した方法。」

「【請求項27】前記低級結晶性半導体薄膜がアモルファスシリコン膜,微結晶シリコン含有アモルファスシリコン膜,微結晶シリコン(アモルファスシリコン含有微結晶シリコン)膜,アモルファスシリコン及び微結晶シリコン含有多結晶シリコン膜,アモルファスゲルマニウム膜,微結晶ゲルマニウム含有アモルファスゲルマニウム膜,微結晶ゲルマニウム(アモルファスゲルマニウム含有微結晶ゲルマニウム)膜,アモルファスゲルマニウム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜,Si_(x)Ge_(1-x)(0＜ｘ＜1)で示されるアモルファスシリコンゲルマニウム膜,アモルファスカーボン膜,微結晶カーボン含有アモルファスカーボン膜,微結晶カーボン(アモルファスカーボン含有微結晶カーボン)膜,アモルファスカーボン及び微結晶カーボン含有多結晶カーボン膜,Si_(x)C_(1-x)(0＜ｘ＜1)で示されるアモルファスシリコンカーボン膜,又はGa_(x)Aｓ_(1-x)(0＜ｘ＜1)で示されるアモルファスガリウムヒ素膜等からなる,請求項1又は2に記載した方法。」
「【0002】
【従来の技術】従来,MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)である例えばMOSTFT(Thin Film Transistor=薄膜絶縁ゲート型電界効果トランジスタ)のソース,ドレイン及びチャンネル領域を多結晶シリコン膜で形成するに際し,プラズマCVD(CVD:Chemical Vapor Deposition=化学的気相成長法)や減圧CVD法,触媒CVD法等の気相成長法,固相成長法,液相成長法,エキシマレーザーアニール法等が用いられている。」

「【0027】
【発明の実施の形態】本発明において,上記低級結晶性半導体薄膜は,触媒CVDやプラズマCVD等により気相成長させてよいが,これに使用する原料ガスは,水素化ケイ素又はその誘導体,水素化ケイ素又はその誘導体と水素,窒素,ゲルマニウム,炭素又は錫を含有するガスとの混合物,水素化ケイ素又はその誘導体と周期表第III族又は第V族元素からなる不純物を含有するガスとの混合物,水素化ケイ素又はその誘導体と水素,窒素,ゲルマニウム,炭素又は錫を含有するガスと周期表第III族又は第V族元素からなる不純物を含有するガスとの混合物等が挙げられる。」

「【0038】即ち,具体的には,次の(1)又は(2)の条件が好ましい。
(1)CVDによる成膜前に,原料ガスを流さないで水素系キャリアガスのみでプラズマ又は触媒AHA処理することにより,1回目のフラッシュランプアニールで形成された多結晶性シリコン薄膜表面のコンタミ(低級酸化膜,水分,酸素,窒素,炭酸ガス等)を除去して界面をクリーニングし,残存するアモルファスシリコン成分をエッチングして高結晶化率の多結晶シリコン薄膜化するので,この下地をシードとしてクリーンな界面上に積層する低級結晶性シリコン薄膜は,次のフラッシュランプアニールにより,良好な結晶の大粒径多結晶性又は単結晶性半導体薄膜として積層形成される。」

「【0180】なお,触媒CVD及びフラッシュランプアニールはいずれも,プラズマの発生なしに行えるので,プラズマによるダメージがなく,低ストレスの生成膜が得られ,またプラズマCVD法に比べ,シンプルで安価な装置を実現できる。」

したがって,上記引用文献1には次の発明(以下「引用発明1」という。),及び,次の技術的事項が記載されていると認められる。

・引用発明1
「基体上に低級結晶性半導体薄膜を形成する第1工程と,
前記低級結晶性半導体薄膜にフラッシュランプアニールを施して,溶融又は半溶融又は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進する第2工程とを繰り返す,基体上に単結晶性半導体薄膜を形成する方法であって,
前記フラッシュランプアニールを再び行う前に,前記単結晶性半導体薄膜に対し水素又は水素含有ガスのプラズマ放電又は触媒反応で生成した水素系活性種等を作用させて,前記単結晶性半導体薄膜の表面クリーニング及び/又は酸化被膜の除去を行い,しかる後に前記低級結晶性半導体薄膜の形成後に前記フラッシュランプアニールを行う方法であり,
前記低級結晶性半導体薄膜がアモルファスシリコン膜,微結晶シリコン含有アモルファスシリコン膜,微結晶シリコン(アモルファスシリコン含有微結晶シリコン)膜,アモルファスシリコン及び微結晶シリコン含有多結晶シリコン膜,アモルファスゲルマニウム膜,微結晶ゲルマニウム含有アモルファスゲルマニウム膜,微結晶ゲルマニウム(アモルファスゲルマニウム含有微結晶ゲルマニウム)膜,アモルファスゲルマニウム及び微結晶ゲルマニウム含有多結晶ゲルマニウム膜,Si_(x)Ge_(1-x)(0＜ｘ＜1)で示されるアモルファスシリコンゲルマニウム膜であり,
上記低級結晶性半導体薄膜は,触媒CVDやプラズマCVD等により気相成長させてよく,
前記CVD等による成膜前に,原料ガスを流さないで水素系キャリアガスのみでプラズマ又は触媒AHA処理することにより,1回目のフラッシュランプアニールで形成されたシリコン薄膜表面のコンタミ(低級酸化膜,水分,酸素,窒素,炭酸ガス等)を除去して界面をクリーニングし,残存するアモルファスシリコン成分をエッチングして高結晶化率のシリコン薄膜化するので,この下地をシードとしてクリーンな界面上に積層する低級結晶性シリコン薄膜は,次のフラッシュランプアニールにより,良好な結晶の単結晶性半導体薄膜として積層形成される,
基体上に単結晶性半導体薄膜を形成する方法。」

・引用文献1の記載から理解される技術的事項
(1)従来,MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)である例えばMOSTFT(Thin Film Transistor=薄膜絶縁ゲート型電界効果トランジスタ)のソース,ドレイン及びチャンネル領域を多結晶シリコン膜で形成するに際し,プラズマCVD(CVD:Chemical Vapor Deposition=化学的気相成長法)や減圧CVD法,触媒CVD法等の気相成長法,固相成長法,液相成長法,エキシマレーザーアニール法等が用いられていること。

2 引用文献2ないし9について
ア 平成29年7月5日付けの拒絶の理由に引用された引用文献2(国際公開第2010/011974号)には,図面とともに次の事項が記載されている。
「[0048] The substrate may also include an exposed silicon-containing layer (e.g., one or more device electrodes, etc.). In exemplary embodiments, the layer containing silicon and/or germanium is formed on the substrate by printing techniques such as inkjet printing, gravure printing. The semiconductor layer may comprise silicon- and/or germanium- containing layer, formed from a silicon- and/or germanium-containing semiconductor ink or a silicon/germanium precursor ink. The semiconductor or silicon precursor ink may comprise one or more precursor compounds (e.g., a [doped] silicon-containing compound such as a [poly]silane or a [poly]silagermane, which may further include a [poly]germane and/or a dopant source) and a solvent in which the compounds are soluble or suspendable. The silicon or silicon precursor layer may be printed in a predetermined pattern, avoiding or reducing the need for conventional photolithography and etching steps. Alternatively, the semiconductor layer may be deposited by conventional vapor deposition techniques (e.g. PECVD, MOCVD, LPCVD, Hot-wire CVD, sputtering, etc.) and patterned by conventional photolithography and etching.」(日本語訳:[0048]基板はまた,露出されたシリコン含有層(例えば,1つ以上のデバイス電極など)を含んでいてもよい。典型的な実施形態において,シリコン及び/又はゲルマニウムを含有する層は,例えばインクジェット印刷,グラビア印刷などの印刷技術によって基板上に形成される。半導体層は,シリコン含有半導体インク及び/又はゲルマニウム含有半導体インク,又はシリコン/ゲルマニウム前駆体インクから形成された,シリコン含有層及び/又はゲルマニウム含有層を有していてもよい。半導体インク又はシリコン前駆体インクは,1つ以上の前駆体化合物(例えば,(ポリ)ゲルマン及び/又はドーパント源を更に含み得る,(ポリ)シラン若しくは(ポリ)シラゲルマンなどの(ドープされた)シリコン含有化合物)と,該化合物が溶解可能あるいは懸濁可能な溶媒とを有し得る。シリコン層又はシリコン前駆体層は,従来からのフォトリソグラフィ及びエッチングの工程の必要性を排除あるいは低減するよう,所定のパターンで印刷され得る。代替的に,半導体層は,従来からの気相成長技術(例えば,PECVD,MOCVD,LPCVD,熱線CVD,スパッタリングなど)によって堆積されて,従来からのフォトリソグラフィ及びエッチングによってパターニングされてもよい。)

「[0087] Alternatively, conductive layer 33 may be (or may comprise) a heavily doped semiconductor layer. Heavily doped semiconductor layer 33 is preferably formed by printing (e.g., inkjetting, screen printing, gravure printing, or slit extruding) a semiconductor ink composition (e.g., an ink comprising a [poly]silane) on or over the substrate 31 (including the dielectric layer 32), and then drying and curing and/or annealing the ink composition. In such embodiments, the semiconductor layer 33 may have a dome-shaped cross-sectional profile. Alternatively, the semiconductor layer 33 may be formed by conventional methods (e.g., by evaporation, physical vapor deposition [e.g., sputtering], chemical vapor deposition [e.g., PECVD, LPCVD, etc.], ALD, spin coating, etc.). The semiconductor ink composition may further comprise a dopant (which may comprise a B, P, As or Sb source or compound) in a concentration of from about 10 ^(16 ) to about 10 ^(21) atoms/cm ^(3) . Alternatively, dopant may be implanted into the semiconductor layer 33 after it has been deposited. Typical semiconductor layer thicknesses may be from about 30, 75 or 100 nm to about 200, 500 or 1000 nm, or any range of values therein. The film thickness may be chosen to optimize the electrical properties of the diode.
[0088] After deposition, the ink composition may be dried and cured to form an amorphous, hydrogenated doped or undoped semiconductor (e.g., a-Si:H) layer. After curing is performed, the heavily doped semiconductor layer 33 may be partially or substantially completely crystallized to form a doped or undoped polycrystalline (e.g., polysilicon) film. In one embodiment, crystallization may comprise irradiating with a laser (e.g., laser crystallization, which may also activate some or all of the dopant in the thin film, if present). The heavily doped semiconductor layer 33 is preferably crystallized before subsequently depositing further layers.」(日本語訳:[0087]代替的に,導電層33は,高濃度ドープされた半導体層であってもよい(あるいは,有していてもよい)。高濃度ドープされた半導体層33は好ましくは,基板31(誘電体層32を含む)の上に半導体インク組成物(例えば,(ポリ)シランを有するインク)を印刷(例えば,インクジェット印刷,スクリーン印刷,グラビア印刷,又はスリット押し出し)し,その後,該インク組成物の乾燥とキュア及び/又はアニールとを行うことによって形成される。そのような実施形態において,半導体層33はドーム状の断面形状を有し得る。代替的に,半導体層33は従来からの方法(例えば,蒸着,物理気相成長(例えばスパッタリング),化学気相成長(例えば,PECVD,LPCVDなど),ALD,スピンコーティングなど)によって形成されてもよい。半導体インク組成物は更に,約10^(16)から約10^(21)原子/cm^(3)の濃度でドーパント(B,P,Aｓ又はSbのソース又は化合物を有し得る)を有していてもよい。代替的に,ドーパントは,半導体層33が堆積された後に,半導体層33内に注入されてもよい。半導体層の典型的な厚さは,約30,75若しくは100nmから,約200,500若しくは1000nmまで,又はこの範囲内のその他の値域とし得る。膜厚は,ダイオードの電気特性を最適化するように選定され得る。
[0088]堆積の後,インク組成物は,非晶質の水素化されたドープされた或いはアンドープの半導体(例えば,a-Si:H)層を形成するよう,乾燥且つキュアされ得る。キュアが実行された後,高濃度ドープされた半導体層33は,ドープされた或いはアンドープの多結晶(例えば,ポリシリコン)膜を形成するように,部分的あるいは実質的に完全に結晶化され得る。一実施形態において,結晶化はレーザで照射することを有し得る(例えばレーザ結晶化;これはまた,薄膜内のドーパント(存在すれば)の一部又は全てを活性化し得る)。高濃度ドープされた半導体層33は好ましくは,後に更なる層を堆積する前に結晶化される。)

上記記載から,引用文献2には,(ポリ)シランなどのシリコン含有化合物を有するシリコン含有半導体インクを,インクジェット印刷などの印刷技術によって基板上に堆積し,その後,前記インク組成物を,非晶質の水素化された半導体(例えば,a-Si:H)層を形成するよう,乾燥且つキュアし,当該キュアを実行した後,前記半導体層は,多結晶(例えば,ポリシリコン)膜を形成するように,部分的あるいは実質的に完全に結晶化され得るように,レーザを照射することで結晶化するという技術的事項,及び,
前記半導体層は,従来からの気相成長技術(例えば,PECVD,MOCVD,LPCVD,熱線CVD,スパッタリングなど)によって堆積されてもよいとする技術的事項が記載されていると認められる。

イ 平成29年7月5日付けの拒絶の理由に引用された引用文献3(特開2004-134440号公報)には,図面とともに次の事項が記載されている。
「【請求項1】
塗布法で形成されたシリコン膜に閃光を照射してシリコン膜に分子形態学的変化を生じさせることを特徴とするシリコン膜の形態学的変化法。
【請求項2】
塗布法で形成されたシリコン膜が,下記シラン組成物(i)または(ii)を溶媒の存在下または不存在下で塗布し,次いで熱および/または光で処理することにより製造されたものである請求項1に記載の方法。
シラン組成物(i):
(A)式Si_(n)R_(m)
・・・＜途中省略＞・・・
【請求項3】
塗布法で形成されたシリコン膜がアモルファスシリコン膜でありそしてこの膜を多結晶シリコン膜または単結晶シリコン膜に変化させる請求項1に記載の方法。」

「【0002】
【従来の技術】
従来,太陽電池の製造に用いられるアモルファスシリコン膜や多結晶シリコン膜の形成方法としては,モノシランガスやジシランガスの熱CVD(Chemical Vaｐｏｒ Deｐｏｓiｔiｏn)法,プラズマCVD法あるいは光CVD法等が利用されている。
・・・＜途中省略＞・・・
【0004】
また,材料面では毒性,反応性の高いガス状の水素化ケイ素を用いるため取り扱いに難点があるのみでなく,ガス状であるため密閉状の真空装置が必要である。一般にこれらの装置は大掛かりなもので装置自体が高価であるのみでなく,真空系やプラズマ系に多大のエネルギーを消費するため製品のコスト高につながっている。
・・・＜途中省略＞・・・
【0008】
さらに,太陽電池などに用いるための多結晶シリコン膜の製造は,モノシランガスやジシランガスを原料とした熱CVD法(J.Vac.Sci.Technｏlｏgｙ.,14巻1082頁(1977年)等)によるか,またはプラズマCVD法(Sｏlid Sｔaｔe Cｏm.,17巻1193頁(1975年)等)等により先ずアモルファスシリコン膜を形成し,次いでレーザーアニールや水素プラズマ処理等で多結晶シリコン膜に変換する方法によるのが主流である。このような熱またはプラズマCVD法を利用するシリコン膜の形成においては,(1)気相反応が用いられるため,気相においてシリコンの粒子が発生して装置の汚染や異物の発生が生じそれにより生産歩留まりが低くなる,(2)原料がガス状であるため表面に凹凸のある基板上には均一膜厚のシリコン膜を形成し難い,(3)膜の形成速度が遅いため生産性が低い,(4)プラズマCVD法においては複雑で高価な高周波発生装置や真空装置などが必要である,などの問題があり更なる改良が待たれていた。
・・・＜途中省略＞・・・
【0012】
【発明が解決しようとする課題】本発明の目的は,上記の如き従来技術の欠点を解消して,所望の分子形態学的状態にあるシリコン膜を低コストで,効率的且つ簡便に形成ないし製造する方法を提供することにある。
【0013】
本発明の他の目的は,所望の分子形態学的状態にあるシリコン膜を,耐熱性が必ずしも十分とはいえないプラスチック基板上においても形成ないし製造しうる方法を提供することにある。」

「【0065】
基板の材質の具体例としては,ガラス,金属,プラスチック,セラミックスなどを挙げることができる。ガラスとしては,例えば石英ガラス,ホウ珪酸ガラス,ソーダガラス,鉛ガラス,ランタン系ガラス等が使用できる。金属としては,例えば金,銀,銅,ニッケル,シリコン,アルミニウム,鉄の他ステンレス鋼などが使用できる。プラスチックとしては,例えばポリイミド,ポリエーテルスルホン,ノルボルネン系開環重合体およびその水素添加物等を使用することができる。これらのプラスチックは,ガラスや金属に比べ周知のとおり耐熱性が劣り,必ずしも十分な耐熱性を有しているとはいえないが,本発明方法ではプラスチック基板も用いることができる。さらにこれらの基板の形状は塊状,板状,フィルム形状などで特に制限されるものではない。」

「【0076】
本願の目的とする塗布法により得られたシリコン膜例えばアモルファスシリコン膜を多結晶シリコン膜あるいは単結晶シリコン膜に変化させるのに十分なエネルギーを付与するとともに塗布シリコン膜を形成する基板材料への配慮が必要である。原理的にはシリコンが溶融する温度あるいはそれに近い温度にまで昇温することが可能であれば溶融再結晶の通常のメカニズムにより結晶性のシリコン膜を作成できる。」

上記記載から,引用文献3には,プラスチック,シリコン等の基板上に,シラン組成物を塗布し,次いで熱および/または光で処理することによりアモルファスシリコン膜を製造し,その後,前記シリコン膜に閃光を照射してシリコン膜に分子形態学的変化を生じさせて,この膜を単結晶シリコン膜に変化させるという発明,及び,
プラズマCVD法を利用するシリコン膜の形成においては,(1)気相反応が用いられるため,気相においてシリコンの粒子が発生して装置の汚染や異物の発生が生じそれにより生産歩留まりが低くなる,(2)原料がガス状であるため表面に凹凸のある基板上には均一膜厚のシリコン膜を形成し難い,(3)膜の形成速度が遅いため生産性が低い,(4)プラズマCVD法においては複雑で高価な高周波発生装置や真空装置などが必要である,などの問題があり更なる改良が待たれていたという技術的事項が記載されていると認められる。

ウ 平成29年7月5日付けの拒絶の理由に引用された引用文献4(米国特許第7485691号明細書)には,図面とともに次の事項が記載されている。
「Embodiments of the present invention relate to polysilanes, polysilane ink compositions, methods for making the same and methods of making a semiconducting film using the same.」」(第1欄第21-24行: 日本語訳:本発明の実施形態は,ポリシラン,ポリシランインク組成物,その製造方法及びそれを用いた半導体膜を作製する方法に関する。)

「A further aspect of the invention relates to a method of forming a semiconductor film from the present composition, comprising the steps of (A) spin-coating or printing the composition onto a substrate (optionally, with simultaneous or immediately subsequent UV irradiation); (B) heating the composition sufficiently to form an amorphous, hydrogenated semiconductor; and (C) annealing and/or irradiating the amorphous, hydrogenated semiconductor sufficiently to at least partially crystallize and/or reduce a hydrogen content of the amorphous, hydrogenated semiconductor and form the semiconductor film. Preferably, the method of forming a semiconductor film comprises printing (e.g., inkjetting) the composition onto a substrate (e.g., a conventional silicon wafer, glass plate, ceramic plate or disc, plastic sheet or disc, metal foil, metal sheet or disc, or laminated or layered combination thereof, any of which may have an insulator layer such as an oxide layer thereon), and/or irradiating the amorphous, hydrogenated semiconductor with a sufficient dose of laser radiation to crystallize and/or electrically activate the amorphous, hydrogenated semiconductor and form the semiconductor film.」(第12欄第45-65行: 日本語訳:本発明のさらなる態様は,本組成物から以下の工程によって半導体膜を形成する方法に関係する,(A)組成物を基材にスピンコーティングか印刷する工程(必要に応じて,同時またはその直後にUV照射をする);(B)組成物を,非晶質,水素化半導体とするのに十分な加熱をする工程,及び(C)非晶質,水素化半導体を,アニーリングおよび/または照射することで,少なくとも部分的に結晶化および/または非晶質,水素化半導体の水素含有量を減少させる工程。好ましくは,半導体膜を形成する方法は,組成物を基材(例えば,従来のシリコンウェハ,ガラスプレート,セラミックプレートまたはセラミックディスク,プラスチックシートまたはプラスチックディスク,金属箔,金属シートまたは金属ディスク,または積層または層状の組み合わせであり,それらのいずれかは,その上に酸化物層等の絶縁層を有していてもよい)の上に(例えば,インクジェット)を印刷し,および/または結晶化に十分な線量のレーザー光を,非晶質,水素化半導体に照射しおよび/または電気的に非晶質,水素化半導体を活性化させ,半導体膜を形成することを含む。)

上記記載から,引用文献4には,ポリシランインク組成物を,従来のシリコンウェハ,ガラスプレート,セラミックプレートまたはセラミックディスク,プラスチックシートまたはプラスチックディスク,金属箔,金属シートまたは金属ディスク等の基材にスピンコーティングか印刷し,加熱をして非晶質,水素化半導体となし,その後,アニーリングおよび/またはレーザー光の照射によって,少なくとも部分的に結晶化して半導体膜を形成するという発明が記載されていると認められる。

エ 平成29年7月5日付けの拒絶の理由に引用された引用文献5(国際公開第2008/137811号:原査定の引用文献1)には,図面とともに次の事項が記載されている。
「What is claimed is:
1. A composition, comprising:
a) one or more semiconductor precursors selected from the group consisting of (poly)silanes, (poly)germanes, (poly)germasilanes, and nanoparticles of silicon and/or germanium in an amount of from 1 to 40% by weight, said (poly)silanes, (poly)germanes, and (poly)germasilanes consisting essentially of species having (i) at least 15 silicon and/or germanium atoms and (ii) hydrogen; and
b) a solvent in which the one or more semiconductor precursors is soluble, wherein the composition has a viscosity of from 2 to 100 cP.」(日本語訳:請求項1:a)1から40重量%までの量の(ポリ)シラン類,(ポリ)ゲルマン類,(ポリ)ゲルマシラン類,並びにシリコン及び/又はゲルマニウムのナノ粒子からなる群から選択される1つ又は複数の半導体の前駆体であって,前記(ポリ)シラン類,(ポリ)ゲルマン類,及び(ポリ)ゲルマシラン類が,(i)少なくとも15個のシリコン及び/又はゲルマニウム原子,並びに(ii)水素を有する化学種から本質的になる前駆体と,b)該1つ又は複数の半導体の前駆体を溶解できる溶媒とを含み,2から100cPまでの粘度を有する組成物。)

「[0059] Contact angles between the substrate and the printed ink can be further lowered (to as low as 0°) by cleaning a Si surface with aqueous H _(2) O _(2) for 10 min, or with a "piranha" clean (a concentrated aqueous H _(2) SO _(4) ZH_( 2) O_( 2) solution) for 10 min that may optionally be followed by an aqueous H _(2) O _(2 ) clean for 10 min. In addition, medium contact angles (e.g., between 5° and 30°) can be created by taking an HMDS coated surface and reducing the coverage by controlled UV/ozone treatment for a predetermined time and at a predetermined UV power (e.g., 0.1-15 milliwatt/cm^( 2) , for 10 seconds to 30 minutes), or controlled O_( 2) /plasma treatment for a predetermined time and at a predetermined RF power (e.g., 1-5000 W, for 1 second to 60 minutes). Another method of partially or fully removing HMDS may include a high temperature bath (e.g., 30-90 °C) of H_( 2) O _(2) and H _(2) SO _(4 ) (piranha) for a predetermined time (e.g., 1-60 minutes). These same methods or variations thereof may be adapted to other surface modifications and surfaces. For instance, the methods may be adapted to hydrophilic or hydrophobic surfaces.」(日本語訳:[0059]該基板と印刷されたインクとの間の接触角は,Si表面を,H_(2)O_(2)水で10分間又は場合によって10分間のH_(2)O_(2)水洗浄が後に続く「ピラニア」洗浄(濃H_(2)SO_(4)/H_(2)O_(2)水溶液)で10分間洗浄することによって,さらに低下(0°の低さまで)させることができる。加えて,中間の接触角(例えば5°と30°の間)を,HMDSコーティング表面を採用し,所定時間及び所定UV出力(例えば,0.1?15ミリワット/cm^(2),10秒?30分)の制御されたUV/オゾン処理,又は所定時間及び所定RF出力(例えば1?5000W,1秒?60分)の制御されたO_(2)/プラズマ処理により,その被覆率を減少させることによって生み出すことができる。HMDSを部分的に又は完全に除去する別の方法としては,所定時間(例えば1?60分)のH_(2)O_(2)及びH_(2)SO_(4)(ピラニア)の高温浴(例えば30?90℃)が挙げられる。これらの同じ方法又はそれらの変形をその他の表面改質及び表面に適合させることができる。例えば,該方法は,親水性又は疎水性表面に適合させることができる。)

「[0082] In another embodiment, a thin film capacitor, such as a MOS capacitor, comprises a lower metal layer, such as Al, under an oxide layer, such as AI _(2) O _(3) , on which a semiconductor layer (e.g., doped or undoped amorphous Si or polysilicon) may be formed (e.g., in accordance with the present invention). Generally, an upper metal layer (e.g., of Al, an Al alloy, Ni or Ag) is then formed on the doped semiconductor layer. In another embodiment, the semiconductor layer comprises (i) a lower undoped or lightly doped amorphous silicon or polysilicon layer and (ii) an upper heavily doped amorphous silicon or polysilicon layer. Generally the upper, more heavily doped silicon layer is thinner than the bottom, less doped or undoped, silicon layer. Alternatively, the capacitor layers may be reversed (e.g., upper metal on oxide on doped silicon on lower metal). Zener diodes may be made by a similar process, in which a plurality of (doped) semiconductor layers having different dopant types (e.g., p, n or i) and/or concentration levels may be formed sequentially, one on another, as is known in the art. Schottky diodes may also be made by a similar process, in which one or more (doped) semiconductor layers (formed in accordance with the present invention) and a metal layer are formed in contact with one another (e.g., in a stacked or laminate-type structure) so to form a metal-semiconductor junction, as is known in the art. Any or all of the metal and/or semiconductor layers in such capacitors and diodes can be formed (e.g., printed) in accordance with the present invention. Photodiodes comprising the present printed, dome-shaped, doped semiconductor film may also be formed in accordance with the description(s) herein and with techniques known in the art, such that a photoconductive or photosensitive material (e.g., the present doped semiconductor film) may be configured to receive light and provide variable (but predictable and/or predetermined) electrical properties and/or functions in response to such light. Examples of such diode structures and how to make and use the same are disclosed in U.S. Pat. Appl. Publ. No. 2007/0273515 and U.S. Pat. No. 7,152,804.」(日本語訳:[0082]別の実施形態において,MOSキャパシタ等の薄膜キャパシタは,半導体層(例えば,ドープした又はドープしてないアモルファスSi又はポリシリコン)をその上に形成(例えば本発明に従って)することができるAl_(2)O_(3)等の酸化物層の下にAl等の下の金属層を含む。一般に,上の金属層(例えば,Al,Al合金,Ni又はAgの)を次にドープした半導体層の上に形成する。別の実施形態において,該半導体層は(i)下のドープしてないか又は軽度にドープしたアモルファスシリコン又はポリシリコン層及び(ii)上の重度にドープしたアモルファスシリコン又はポリシリコン層を含む。一般に,上のより重度にドープしたシリコン層は,底部のより少なくドープした又はドープしてないシリコン層よりも薄い。別法では,そのキャパシタ層は逆にすることができる(例えば,下の金属の上にドープしたシリコン,その上に酸化物,その上に上の金属)。ツェナーダイオードは,同様の工程によって製造することができ,そこでは異なるドーパントのタイプ(例えば,ｐ,n又はi)及び/又は濃度レベルを有する複数の(ドープした)半導体層を,当技術分野では周知のように連続して順次形成することができる。ショットキーダイオードもまた同様の工程によって製造することができ,そこでは1つ又は複数の(ドープした)半導体層(本発明に従って形成される)及び金属層を互いに接触させて(例えば,積み重ね又はラミネートタイプの構造の状態で)当技術分野では周知のような金属-半導体接合を形成するように形成される。かかるキャパシタ類及びダイオード類中の金属及び/又は半導体層のどれか又はすべては,本発明に従って形成する(例えば,印刷する)ことができる。目下の印刷された,ドーム型の,ドープした半導体膜を含む光ダイオードは,また,本明細書の(1つ又は複数の)説明及び当技術分野では周知の技術に従って,光伝導性又は感光性材料(例えば,目下のドープした半導体膜)が光を受け,かかる光に応えて変化する(しかし予測可能な及び/又は既定の)電気的性質及び/又は機能を提供するように構成することができるように形成することもできる。かかるダイオード構造物の例及びその同じものを如何に製造及び使用するかは,米国特許出願公開第2007/0273515号明細書及び米国特許第7152804号明細書に開示されている。)

上記記載から,引用文献5には,(ポリ)シラン類等から選択される1つ又は複数の半導体の前駆体と溶媒とを含む組成物を,10分間のH_(2)O_(2)水洗浄が後に続く10分間の「ピラニア」洗浄(濃H_(2)SO_(4)/H_(2)O_(2)水溶液)をしたSi表面あるいはAl_(2)O_(3)等の酸化物層の上に印刷し,半導体層(例えば,ドープした又はドープしてないアモルファスSi又はポリシリコン)を形成するという発明が記載されていると認められる。

オ 平成29年7月5日付けの拒絶の理由に引用された引用文献6(国際公開第2009/131587号:原査定の引用文献2)には,図面とともに次の事項が記載されている。
図4には,領域毎に異なるインクを堆積させること,図1B,Cには,ドーパントインクからドーパント原子を拡散させることが記載されている。

カ 平成29年7月5日付けの拒絶の理由に引用された引用文献7(特開2006-12913号公報)には,図面とともに次の事項が記載されている。
「【請求項1】
基板表面に拡散剤を含んだ溶液またはペーストを塗布,乾燥した後,熱処理してPN接合を形成する太陽電池の製造方法において,集電電極形成領域と前記集電電極形成領域以外の領域とで異なる乾燥条件が設定されることにより,前記集電電極形成領域と前記集電電極形成領域以外の領域とに異なるドーピング濃度が付与される,太陽電池セルの製造方法。」

上記記載から,引用文献7には,基板表面に拡散剤を含んだ溶液またはペーストを塗布し,集電電極形成領域と前記集電電極形成領域以外の領域とで異なる乾燥条件を設定することで,前記集電電極形成領域と前記集電電極形成領域以外の領域とに異なるドーピング濃度を付与し,乾燥し,その後熱処理してPN接合を形成した太陽電池に係る発明が記載されていると認められる。

キ 平成29年7月5日付けの拒絶の理由に引用された引用文献8(特開2002-314115号公報)には,図面とともに次の事項が記載されている。
「【請求項1】 半導体製の本体と,該本体の一面であって太陽光が所定の倍率で集光される太陽光受光面と,該太陽光受光面に所定の間隔で配設された複数本の電極と,集光時における該複数本の電極の接触抵抗の急増を防止するために半導体製の本体のうち該複数本の電極の直下に位置する部分に設けられ,不純物の濃度が他の部分よりも局所的に高くされた不純物高濃度領域とを備えた太陽電池セルであって,
前記集光倍率をc,前記電極面積に対する開口部面積の倍率をｒとすると,前記不純物高濃度領域の不純物濃度N_(c )は,次式
1×10^(22)/cm^(3) ＞N_(c) ＞1×10^(17)×c×ｒ/cm^(3)
を満足するように設定されていることを特徴とする太陽電池セル。」

上記記載から,引用文献8には,半導体製の本体と,該本体の一面であって太陽光が所定の倍率で集光される太陽光受光面と,該太陽光受光面に所定の間隔で配設された複数本の電極と,集光時における該複数本の電極の接触抵抗の急増を防止するために半導体製の本体のうち該複数本の電極の直下に位置する部分に設けられ,不純物の濃度が他の部分よりも局所的に高くされた不純物高濃度領域とを備えた太陽電池セルに係る発明が記載されていると認められる。

ク 平成29年7月5日付けの拒絶の理由に引用された引用文献9(特開昭58-93218号公報)には,図面とともに次の事項が記載されている。
「2.特許請求の範囲
半導体単結晶面に絶縁薄膜を選択的に形成し,半導体のアモルファス層或は多結晶を半導体単結晶表面から絶縁薄膜上に連続して延在せしめ次にエネルギー密度の高いレーザー光線,電子ビーム等のエネルギービームを走査照射して半導体単結晶上アモルファス或は多結晶半導体をエピタキシャル単結晶化し次いで絶縁膜上アモルファス半導体をも単結晶化せしめた半導体薄膜構造において,面内に＜211＞方向を有せしめ,エネルギービームを＜211＞方向又はこれと直角方向に走査照射することを特徴とする半導体薄膜構造の製造方法。」

「〔実施例1〕
オリエンテーションカット方向が・・・(111)Si(21)を用意し,・・・開孔部Siの表面処理を良く行ない清浄化し,この構造のウェハ上に減圧CVD法で多結晶Si膜を5000Å堆積する。1000℃で30分熱処理を行ない,次にAｒレーザー(23)を出力1.3Wにし,面上で光束が60μmφになるように絞り20cm/ｓecの線速度で該ウェハ面上を照射した。・・・その結果SiO_(2)上面積の約90%が(111)方位の単結晶薄膜であり,基板単結晶と連続であった。」(第2ページ左下欄第3行-同ページ右下欄第3行)

上記記載から,引用文献9には,(111)Siの清浄化した表面上に,減圧CVD法で多結晶Si膜を堆積し,1000℃で30分の熱処理後にAｒレーザーの照射を行うことで,基板単結晶と連続である(111)方位の単結晶薄膜を得るという発明が記載されていると認められる。

第6 対比・判断
1 本願発明1について
(1)引用文献1を主引例とした進歩性の検討
ア 対比
本願発明1と引用発明1とを対比すると,次のことがいえる。
(ア)引用発明1の「基体上に低級結晶性半導体薄膜を形成する第1工程と,前記低級結晶性半導体薄膜にフラッシュランプアニールを施して,溶融又は半溶融又は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進する第2工程とを繰り返す,基体上に単結晶性半導体薄膜を形成する方法」における,第1工程と第2工程とが少なくとも1回行われ,その結果,表面に単結晶性半導体薄膜が形成された「基体」は,本願発明1の「基板」に相当する。

(イ)引用発明1の「前記単結晶性半導体薄膜に対し水素又は水素含有ガスのプラズマ放電又は触媒反応で生成した水素系活性種等を作用させて,前記単結晶性半導体薄膜の表面クリーニング及び/又は酸化被膜の除去を行」う工程,すなわち,「前記CVD等による成膜前に,原料ガスを流さないで水素系キャリアガスのみでプラズマ又は触媒AHA処理することにより,1回目のフラッシュランプアニールで形成されたシリコン薄膜表面のコンタミ(低級酸化膜,水分,酸素,窒素,炭酸ガス等)を除去して界面をクリーニングし,残存するアモルファスシリコン成分をエッチングして高結晶化率のシリコン薄膜化する」工程は,本願発明1の「基板の表面を洗浄またはエッチングして,単結晶性の材料を露出させる段階」に相当する。

(ウ)引用発明1の「『基体上に低級結晶性半導体薄膜を形成する第1工程と,前記低級結晶性半導体薄膜にフラッシュランプアニールを施して,溶融又は半溶融又は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進する第2工程とを繰り返す,基体上に単結晶性半導体薄膜を形成する方法』における,『上記低級結晶性半導体薄膜は,触媒CVDやプラズマCVD等により気相成長させてよく』,『前記低級結晶性半導体薄膜にフラッシュランプアニールを施して,溶融又は半溶融又は非溶融状態の加熱と冷却により前記低級結晶性半導体薄膜の結晶化を促進』して,『良好な結晶の単結晶性半導体薄膜として積層形成される』」工程と,本願発明1の「『(b)印刷またはコーティングによって,前記単結晶性の材料に,(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを含む液相インクを堆積させる段階』と,『(c)前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つで形成する膜または構造が,露出した前記単結晶性の材料の結晶構造を持ち,かつ,前記エピタキシャル構造を形成するために十分な温度および時間で,前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを加熱する段階』とからなる」工程とは,膜を形成する工程である点で一致する。

したがって,本願発明1と引用発明1との間には,次の一致点,相違点があるといえる。

(一致点)
「(a)基板の表面を洗浄またはエッチングして,単結晶性の材料を露出させる段階と,
(b)前記単結晶性の材料に膜を形成する段階と
を備える製造方法。」

(相違点)
(相違点1)一致点に係る「単結晶性の材料に膜を形成する」段階が,本願発明1では,「『(b)印刷またはコーティングによって,前記単結晶性の材料に,(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを含む液相インクを堆積させる段階』と,『(c)前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つで形成する膜または構造が,露出した前記単結晶性の材料の結晶構造を持ち,かつ,前記エピタキシャル構造を形成するために十分な温度および時間で,前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを加熱する段階』とからなる」工程であるのに対して,引用発明1では,CVD等の気相成長によりアモルファスシリコン膜等の低級結晶性半導体薄膜を形成し,フラッシュランプアニールにより当該低級結晶性半導体薄膜の結晶化を促進して単結晶性半導体薄膜として積層形成する工程である点。

イ 相違点についての判断
上記引用文献1ないし9には,単結晶性の材料に液相インクを堆積し,エピタキシャル構造を形成するために十分な温度および時間で,前記液相インクを加熱して膜を形成するという技術的事項は記載されておらず,本願優先日前において周知技術であるともいえない。
してみれば,単結晶性の材料への膜の形成を,CVD等の気相成長によりアモルファスシリコン膜等の低級結晶性半導体薄膜を形成し,フラッシュランプアニールにより当該低級結晶性半導体薄膜の結晶化を促進して単結晶性半導体薄膜として積層形成することにより行う引用発明1において,引用発明1の前記「CVD等の気相成長によりアモルファスシリコン膜等の低級結晶性半導体薄膜を形成する」ことに替えて,本願発明1の「(b)印刷またはコーティングによって,前記単結晶性の材料に,(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを含む液相インクを堆積させる」ことを行い,さらに,引用発明1の「フラッシュランプアニールにより当該低級結晶性半導体薄膜の結晶化を促進して単結晶性半導体薄膜として積層形成する」ことに替えて,本願発明1の「c)前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つで形成する膜または構造が,露出した前記単結晶性の材料の結晶構造を持ち,かつ,前記エピタキシャル構造を形成するために十分な温度および時間で,前記(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを加熱する」ことを行うことは,当業者が容易になし得たこととはいえない。
そして,本願発明1は,上記相違点1に係る構成を備えることによって,本願の発明の詳細な説明に記載された,「テクスチャ(平滑性),密度,コンフォーマル性,接着性,導電性,および,純度に関して,第4A族半導体元素ナノ粒子系インクから形成される同様の膜に比べると,比較的質の高い膜が形成される」という利点(本願明細書【0006】)及び,「従来の真空エピタキシャル成長工程およびフォトリソグラフィーパターニング工程に比べて大幅にコストを削減しつつ,エピタキシャル膜またはエピタキシャルフィーチャと,この膜またはフィーチャが接触する材料(例えば,基板)との間の領域において略完璧な界面を形成するので,太陽光発電デバイス,光センサデバイス,画像センサデバイス,発光デバイス,MEMSデバイス,表示デバイス,センサデバイス等のデバイスで,特に有用性が高くなる」という利点(本願明細書【0008】)を有するという顕著な効果を奏するものと認められる。
したがって,本願発明1は,引用発明1,引用文献1ないし9に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

(2)引用文献9,引用文献3ないし5のそれぞれを主引例とした進歩性の検討
引用文献1ないし9のいずれにも,単結晶性の材料に液相インクを堆積し,エピタキシャル構造を形成するために十分な温度および時間で,前記液相インクを加熱して膜を形成するという技術的事項は記載されておらず,本願優先日前において周知技術であるともいえないから,引用文献9,引用文献3ないし5のいずれを主引用例とした場合においても,本願発明1は,引用文献9,引用文献3ないし5のいずれかに記載された発明と,引用文献1ないし9に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえないことは明らかである。

2 本願発明2ないし11について
本願の請求項2ないし11は,請求項1を直接または間接に引用する発明であって,本願発明1の発明特定事項を全て含むから,本願発明2ないし11もまた,本願発明1と同じ理由により,引用文献1,9あるいは3ないし5のいずれを主引例としても,引用文献1,9あるいは3ないし5のいずれかに記載された発明と,引用文献1ないし9に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

3 本願発明12,及び本願発明13ないし17について
ア 引用文献7または引用文献8を主引例とした進歩性の検討
本願発明12は,「エピタキシャル構造の製造方法」に係る本願発明1を,「1以上のコンタクトの下の前記第1のドープ領域は,前記1以上のコンタクトの下に位置しない第2のドープ領域よりも高いドーパント濃度を有するエピタキシャル構造」の製造方法に適用した発明と解され,本願発明12は,本願発明1の上記相違点1に相当する構成,すなわち,「(b)前記単結晶性の材料上に直接設けられ,第4A族半導体元素を含み,架橋されたオリゴマーおよび/またはポリマー水素化(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを硬化させた膜または構造であって,(i)露出している前記単結晶性の材料の結晶構造および(ii)第1のドープ領域を有する,膜または構造と,・・・を有するエピタキシャル構造」を備えるものである。
そして,引用文献1ないし9のいずれにも,単結晶性の材料に液相インクを堆積し,エピタキシャル構造を形成するために十分な温度および時間で,前記液相インクを加熱して膜を形成するという技術的事項は記載されておらず,本願優先日前において周知技術であるともいえない。
そうすると,本願発明12における,上記構成は,引用文献1ないし9に記載された技術的事項に基づいて,当業者が容易に想到し得たものとは認めることはできないから,本願発明12は,引用文献7または引用文献8に記載された発明と,引用文献1ないし9に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。
さらに,本願発明13ないし17は,請求項12を引用する発明であって,本願発明12の発明特定事項を全て含むから,本願発明13ないし17もまた,本願発明12と同じ理由により,引用文献7または引用文献8に記載された発明と,引用文献1ないし16に記載された技術的事項に基づいて,当業者が容易に発明できたものであるとはいえない。

第7 特許法第36条第6項第2号(発明の明確性要件)について
当審では,「ア 『エピタキシャル構造』を発明特定事項として含む請求項1,請求項12,及び,これらの請求項を引用する請求項に係る発明は明確でない。」,「イ 請求項1の「結晶性の材料を露出させる」,及び,請求項12の「結晶性の材料が上方に材料が無く露出している表面を有する」が,どのような事項を特定しようとしているのか明確に理解することができない。」,「ウ 『微晶性』の定義が明確でない。『微晶性材料』を,『多結晶性材料』及び『アモルファス材料』と判別する基準を説明されたい。」及び「エ 請求項12の『(a)結晶性の材料が上方に材料が無く露出している表面を有する基板と,(b)前記結晶性の材料上に直接設けられ,・・・膜または構造であって,(i)露出している結晶性の前記材料の結晶構造および(ii)第1のドープ領域を有する,膜または構造と,(c)・・・とを備え』は不明瞭な記載である。」との拒絶理由を通知しているが,平成29年10月10日付けの誤訳訂正書による訂正と,同日に提出された意見書における説明によって,この拒絶の理由は解消した。

第8 特許法第36条第4項第1号(発明の実施可能要件)について
当審では,「ア 本願発明の「エピタキシャル構造」が,「多結晶の結晶構造を有する基板上に形成された多結晶の結晶構造を有する薄膜から構成される構造」,及び,「微晶性の結晶構造を有する基板上に形成された微晶性の結晶構造を有する薄膜から構成される構造」を含むのであれば,そのような構造を作製する方法が,本願の明細書には記載されていないから,本願の請求項1ないし17に係る発明を当業者が実施できるとは認められない。」及び「イ 請求項1の「結晶性の材料を露出させる」,及び,請求項12の「結晶性の材料が上方に材料が無く露出している表面を有する」における「露出」が,平成29年5月29日に提出した上申書において主張するように,シリコン表面を酸化するまたはシリコン表面にヒドロキシル基を導入するピラニアエッチングのような洗浄またはエッチングを含まないものであるとすれば,本願の発明の詳細な説明の記載からは,審判請求人が上申書で主張するような「露出」を得る方法を明確に理解することができない。」との拒絶理由を通知しているが,平成29年10月10日付けの誤訳訂正書による訂正と,同日に提出された意見書における説明によって,この拒絶の理由は解消した。

第9 原査定についての判断
平成29年10月10日付けの誤訳訂正書による訂正により,訂正後の請求項1ないし11は,「単結晶性の材料」に,液相インクを堆積し,「前記単結晶性の材料の結晶構造を持ち,かつ,前記エピタキシャル構造を形成するため」に十分な温度および時間で加熱するという技術的事項を有するものとなり,また,訂正後の請求項12ないし17は,「被覆材料が無く単結晶性の材料が露出」している表面を有する基板と,前記単結晶性の材料上に直接設けられ,第4A族半導体元素を含み,架橋されたオリゴマーおよび/またはポリマー水素化(ポリ)シラン,(ポリ)ゲルマン,および(ポリ)ゲルマシランの少なくとも1つを硬化させた膜または構造であって,「(i)露出している前記単結晶性の材料の結晶構造および(ii)第1のドープ領域を有する,膜または構造」を備えたエピタキシャル構造という技術的事項を有するものとなった。
そして,単結晶性の材料に液相インクを堆積し,エピタキシャル構造を形成するために十分な温度および時間で,前記液相インクを加熱して膜を形成するという技術的事項は,原査定における引用文献5,6には記載されておらず,本願優先権主張の日前における周知技術でもない。
したがって,本願発明1ないし8は,原査定における引用文献5に記載された発明とは認められず,原査定における引用文献5に基づいて当業者が容易に発明をすることはできたものとも認められない。
また,本願発明9ないし17も,原査定における引用文献5,6に基づいて当業者が容易に発明をすることができたものとは認められない。

したがって,原査定を維持することはできない。

第10 むすび
以上のとおり,原査定の理由によって,本願を拒絶することはできない。
他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2018-01-09 
出願番号 特願2013-503882(P2013-503882)
審決分類 P 1 8・ 536- WY (H01L)
P 1 8・ 537- WY (H01L)
P 1 8・ 113- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 正山 旭  
特許庁審判長 鈴木 匡明
特許庁審判官 加藤 浩一
小田 浩
発明の名称 エピタキシャル構造、その形成方法、および、それを含むデバイス  
代理人 龍華国際特許業務法人  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ