ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1336802 |
| 審判番号 | 不服2016-17712 |
| 総通号数 | 219 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2018-03-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2016-11-28 |
| 確定日 | 2018-01-24 |
| 事件の表示 | 特願2015- 26002「スペーストランスフォーマ」拒絶査定不服審判事件〔平成27年11月 2日出願公開、特開2015-192145〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成27年2月13日(パリ条約による優先権主張2014年3月28日 米国(US))の出願であって、同日付けで翻訳文が提出され、平成28年2月25日付けで拒絶理由通知がなされたのに対して、同年6月1日付けで手続補正がなされたが、同年7月26日付けで拒絶査定がなされ、これに対して、同年11月28日に拒絶査定不服審判が請求されるとともに手続補正がなされたものである。 第2 平成28年11月28日付けの手続補正についての補正却下の決定 [補正却下の決定の結論] 平成28年11月28日付けの手続補正を却下する。 [理由] 1.補正後の本願発明 平成28年11月28日付けの手続補正(以下、「本件補正」という。)は、特許請求の範囲について補正するものであって、請求項1については、本件補正前(すなわち、平成28年6月1日付け手続補正による補正)に、 「 【請求項1】 半導体基板の第1表面上に形成された、トランジスタを有する複数のデバイス及び第1パターンの電気接点を有する平面的な半導体基板と、 前記半導体基板の前記第1表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層と、 を含み、 前記導電性材料の複数の層は、第2パターンの電気接点を有する配線層を含み、 前記半導体基板の第2表面は、前記第1パターンの電気接点に対して開口を有する、 装置。 」 とあったところを、 「 【請求項1】 半導体基板の第1表面上に形成された、トランジスタを有する複数のデバイス及び第1パターンの電気接点を有する平面的な半導体基板と、 前記半導体基板の前記第1表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層と、 を含み、 前記導電性材料の複数の層は、第2パターンの電気接点を有する配線層を含み、 前記電気接点の第1パターンと前記電気接点の第2パターンとの一方は半田接続部を介しダイに接続され、前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介し前記半導体基板に接続され、 前記半導体基板の第2表面は、前記第1パターンの電気接点に対して開口を有する、 装置。 」 とするものである。なお、下線は請求人が補正箇所を明示するために付したものである。 2.補正の目的要件について 上記補正は、請求項1に記載された発明を特定するために必要な事項である「導電性材料の複数の層」について、「前記電気接点の第1パターンと前記電気接点の第2パターンとの一方は半田接続部を介しダイに接続され、前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介し前記半導体基板に接続され」たものであるとの限定を付加するものであって、補正前の請求項1に記載された発明と補正後の請求項1に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件補正後の請求項1に係る発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項に規定する要件を満たすか)否かについて以下に検討する。 3.明確性について 本件補正後の請求項1には、「前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介し前記半導体基板に接続され」なる記載があるが、「前記半導体基板」とは何を意味するのか不明である。「前記半導体基板」が、「半導体基板の第1表面上に形成された、トランジスタを有する複数のデバイス及び第1パターンの電気接点を有する平面的な半導体基板」のことを意味するとすると、【発明の詳細な説明】を参酌しても、「半導体基板」、「第1パターン」、「第2パターン」との接続関係が不明である。 本願の【発明の詳細な説明】の例えば段落【0003】の「第1パターンの電気接点及び第2パターンの電気接点のうちの他方は、例えば半田接続部を通って、例えばパッケージ基板又はプリント回路基板などの基板に接続され得る。」、段落【0005】の「第1パターンの電気接点及び第2パターンの電気接点のうちの他方は、例えば半田接続部を通って、例えばパッケージ基板又はプリント回路基板などの基板に接続され得る。」、段落【0008】の「半田接続部(半田ボール190)はアセンブリ100を、例えばパッケージ基板又はプリント回路基板などの基板193の接点に接続させるように動作可能である。」、段落【0012】の「半田接続部は、スペーストランスフォーマ210を、例えばパッケージ基板又はプリント回路基板などの基板293へと接続するように動作可能である。」、及び図1ないし2などの記載を参酌すると、「前記電気接点の第1パターンと前記電気接点の第2パターンとの他方」は、「半導体基板」とは別の「パッケージ基板又はプリント回路基板などの基板」に接続されるものと判断されることから、本件補正後の請求項1に記載されている「前記電気接点の第1パターンと前記電気接点の第2パターンとの他方」が半田接続部を介し「前記半導体基板」に接続されるとは技術的にいかなる接続構成を意味するのか不明である。 したがって、本願補正発明は、特許法第36条第6項第2号に規定する要件を満たしていない。 4.予備的見解 なお、仮に、本願補正発明の「前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介し前記半導体基板に接続され」の「前記半導体基板」が「パッケージ基板又はプリント回路基板などの基板」の誤記であったとして、本件補正後の請求項1に係る発明(以下、「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項に規定する要件を満たすか)否かについても以下に検討する。 (1)引用例とその記載事項 (1-1)引用例1 原査定の拒絶理由に引用された、本願の優先権主張の日前に頒布された文献である特開2009-59822号公報(平成21年3月19日公開。以下、「引用例1」という。)には、「キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法」に関して図面とともに以下の記載がある。なお、下線は当審で付与した。 ア.「【0016】 第1の実施形態では、パッケージ基板23上にバンプを備えたキャパシタ内蔵インタポーザ21が実装され、これらの間の隙間が封止樹脂27により封止されている。キャパシタ内蔵インタポーザ21の詳細については後述するが、キャパシタ内蔵インタポーザ21内には、複数のキャパシタシート7が設けられている。また、キャパシタ内蔵インタポーザ21には半導体集積回路素子用の電極パッド10及びワイヤ用の電極パッド11が設けられている。そして、電極パッド10上に、微細バンプを備えた半導体集積回路素子22a及び22bが実装され、これらの間の隙間が封止樹脂26により封止されている。また、電極パッド11にワイヤ24が接続されている。ワイヤ24の他端はパッケージ基板23に設けられた電極パッドに接続されている。」 イ.「【0018】 このキャパシタ内蔵インタポーザ21では、シリコン基板1(基部)上に熱酸化膜2が形成され、その上に複数のTi膜3が導電性ストッパ膜として形成されている。そして、Ti膜3を覆う樹脂膜4が形成されている。樹脂膜4にはキャパシタ用の複数の開口部が形成されており、これらの開口部内において、熱酸化膜2上にキャパシタシート7が貼り付けられている。キャパシタシート7は、Al箔7a、陽極酸化皮膜7b及び導電性高分子膜7cから構成されている。Al箔7a上及び導電性高分子膜7c上に銀ペースト8が塗布されている。また、樹脂膜4には信号線用の複数の開口部も形成されており、これらの開口部内にCｕ膜5及びNi膜6が形成されている。そして、これらの上に多層配線9が形成されている。多層配線9上には、半導体集積回路素子用の電極パッド10(信号伝送用の電極パッドS、電源供給用の電極パッドV1及びV2、並びに接地用の電極パッドG)並びにワイヤ用の電極パッド11が設けられている。」 ウ.「【0019】 また、シリコン基板1及び熱酸化膜2にTi膜3まで到達する貫通孔12が形成されており、その内側面にシリコン酸化膜13が形成されている。そして、シリコン酸化膜13の内側にアンダーバンプメタル(UBM)15及びはんだボール16が導電ビアとして形成されている。Ti膜3の数は電極パッド10の数より少なく、貫通孔12の数も電極パッド10の数よりも少ない。」 エ.「【0023】 また、電極パッド11にボンディングされたワイヤの他端は、夫々、パッケージ基板23に設けられた電極パッドにボンディングされている。例えば、信号用のワイヤはパッケージ基板23の信号用の電極パッド(第7の電極パッド)にボンディングされている。また、はんだボール16は、パッケージ基板23に設けられた他の電極パッド(第6の電極パッド)に接続されている。」 オ.「【0028】 先ず、図5Aに示すように、シリコン基板1の表面に熱酸化膜2を形成する。シリコン基板1と熱酸化膜2とが予め一体化されたものを準備してもよい。 【0029】 次に、図5Bに示すように、熱酸化膜2上に複数のTi膜3をスパッタ法により形成する。Ti膜3の位置は、はんだボール16を形成する予定の位置とする。Ti膜3の厚さは、例えば0.5μm程度とする。上述のように、はんだボール16は高速信号の伝送のみに用いられるため、はんだボール16の数は電極パッド10の数よりも少ない。従って、Ti膜3のピッチを電極パッド10のピッチよりも広くする。 【0030】 次いで、Ti膜3を覆う感光性ポリイミド樹脂ワニスの膜をスピンコート法により形成する。この時、例えば、ステージの回転速度を1500ｒｐmとし、時間を30秒間とする。この結果、膜の厚さは、例えば140μm程度となる。その後、この膜のプリベークを100℃程度で行う。続いて、露光及び現像を行うことにより、キャパシタ用の開口部及び信号線用の開口部を形成する。そして、本ベークを300℃程度で行う。この結果、図5Cに示すように、キャパシタ用の開口部4a及び信号線用の開口部4bを備えたポリイミド樹脂膜4が形成される。なお、ポリイミド樹脂膜4の厚さは、例えば70μm程度となる。」 カ.「【0035】 キャパシタシート7の貼り付け後には、図5Fに示すように、Al箔7a上及び導電性高分子7c上に選択的にAgペースト8を塗布する。次に、これらの上に多層配線9を形成する。多層配線9の形成に当たっては、例えば、絶縁層の形成に厚さが6μm程度の感光性ポリイミド膜を用い、配線層の形成に厚さが3μm程度のCｕ膜を用いる。次いで、信号伝送用の電極パッド10a、電源供給用の電極パッド10b及び10c、並びに接地用の電極パッド10dを多層配線9上に形成する。電極パッド10aは電極パッドSに相当し、電極パッド10bは電極パッドV1に相当し、電極パッド10cは電極パッドV2に相当し、電極パッド10dは電極パッドGに相当する。これらの電極パッド10a?10dの形成に当たっては、例えばTi膜、Cｕ膜及びNi膜をこの順で積層する。電極パッド11の形成に当たっては、例えばAｕ膜を形成する。 【0036】 その後、シリコン基板1の裏面を研磨することにより、シリコン基板1の厚さを0.2mm程度とする。続いて、図5Gに示すように、サンドブラスト法によりTi膜3まで到達する貫通孔12をシリコン基板1に形成する。この時、Ti膜3はストッパとして機能する。Ti膜13のピッチが電極パッド10a?10dのピッチよりも広いため、貫通孔12のピッチも広くなる。従って、貫通孔12の形成は容易であり、また、その内面が傾斜していても、不具合は生じにくい。 【0037】 次に、図5Hに示すように、貫通孔12の内面及び周囲にシリコン酸化膜13を選択的にCVD法により形成する。シリコン酸化膜13の厚さは、例えば0.07mm程度とする。 【0038】 次いで、図5Iに示すように、シリコン酸化膜13の底部をエッチングにより除去することにより、Ti膜3を露出する開口部14を形成する。 【0039】 その後、図5Jに示すように、Ti膜3の露出している部分及びシリコン酸化膜13上にアンダーバンプメタル(UBM)15を形成する。アンダーバンプメタル15の形成に当たっては、例えば、先ず、Cｒ膜及びCｕ膜をこの順で形成することにより、シード層を形成し、その後、レジストマスクを用いてCｕめっき及びNiめっきを行う。そして、レジストマスクを除去し、更に、レジストマスクに覆われていたシード層を除去する。 【0040】 続いて、アンダーバンプメタル15上にはんだボール16をめっき法により形成する。はんだボール16の材料としては、例えばSn-Ag-Cｕ系はんだを用いる。」 上記アないしカ、図1ないし図5Kの記載から、引用例1には以下の事項が記載されている。 ・上記アによれば、引用例1に記載された発明は、パッケージ基板23上にバンプを備えたキャパシタ内蔵インタポーザ21が実装されたものである。そして、キャパシタ内蔵インタポーザ21内には、複数のキャパシタシート7が設けられ、キャパシタ内蔵インタポーザ21には半導体集積回路素子用の電極パッド10がが設けられ、電極パッド10上に、微細バンプを備えた半導体集積回路素子22a及び22bが実装されたものである。 ・上記イ及び図1ないし2によれば、キャパシタ内蔵インタポーザ21は、シリコン基板1上に熱酸化膜2が形成され、その上に複数のTi膜3が導電性ストッパ膜として形成され、Ti膜3を覆う樹脂膜4が形成され、樹脂膜4にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜2上にキャパシタシート7が貼り付けられているものである。そして、キャパシタシート7は、Al箔7a、陽極酸化皮膜7b及び導電性高分子膜7cから構成されるものである。さらに、樹脂膜4には信号線用の複数の開口部が形成されており、これらの開口部内にCｕ膜5及びNi膜6が形成され、これらの上に多層配線9が形成されているものである。そして、多層配線9上には、半導体集積回路素子用の複数の電極パッド10が設けられているものである。 ・上記ウによれば、キャパシタ内蔵インタポーザ21は、シリコン基板1及び熱酸化膜2にTi膜3まで到達する貫通孔12が形成されており、その内側面にシリコン酸化膜13が形成され、シリコン酸化膜13の内側にアンダーバンプメタル(UBM)15及びはんだボール16が導電ビアとして形成されているものである。 ・上記エによれば、はんだボール16は、パッケージ基板23に設けられた他の電極パッドに接続されているものである。 ・上記オによれば、シリコン基板1と熱酸化膜2は予め一体化されたものでもよいものである。 ・上記カによれば、多層配線9の形成に当たっては、例えば、絶縁層の形成に感光性ポリイミド膜を用い、配線層の形成にCｕ膜を用いるものである。 以上の点を踏まえて、上記記載事項及び図面を総合的に勘案すると、引用例1には次の発明(以下、「引用発明」という。)が記載されている。 「キャパシタ内蔵インタポーザ21は、 シリコン基板1上に熱酸化膜2が形成され、 その上に複数のTi膜3が形成され、 Ti膜3を覆う樹脂膜4が形成され、樹脂膜4にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜2上にキャパシタシート7が形成されており、 樹脂膜4には複数の開口部が形成されており、これらの開口部内にCｕ膜5及びNi膜6が形成されており、これらの上に多層配線9が形成され、 多層配線9は、絶縁層が感光性ポリイミド膜で形成され、配線層がCｕ膜で形成されており、 多層配線9上には、半導体集積回路素子用の複数の電極パッド10が設けられ、電極パッド10上に、微細バンプを備えた半導体集積回路素子22a及び22bが実装され、 また、シリコン基板1及び熱酸化膜2にTi膜3まで到達する貫通孔12が形成され、シリコン酸化膜13の内側にアンダーバンプメタル15及び半田ボール16が導電ビアとして形成され、はんだボール16は、パッケージ基板23に設けられた他の電極パッドに接続されている ことを特徴とするキャパシタ内蔵インタポーザ21。」 (1-2)引用例2 原査定の拒絶理由に引用された、本願の優先権主張の日前に頒布された文献である国際公開2010-047228号(2010年(平成22年)4月29日公開。以下、「引用例2」という。)には、「配線基板およびその製造方法」に関して図面とともに以下の記載がある。なお、下線は当審で付与した。 サ.「[0037] 本発明によれば、他の電子部品との接続自由度が高く、高密度な配線基板を提供することができる。」 シ.「[0053] 本実施形態の配線基板(半導体装置)11は、図1に示すように、半導体基板(コア基板)12の一方の面側に第1構造層14が設けられ、他方の面側に第2構造層19が設けられている。図2に示すように、半導体基板12の片面に素子回路構造層13が設けられ、この上に第1構造層が直接設けられている。図3に示すように、半導体基板12には素子30が設けられている。素子回路構造層13は、後述する能動素子や受動素子等の素子を設置する場合や、配線基板全体の結線に応じて設けることができる。半導体基板12は、例えばSi、ゲルマニウム、ガリウム砒素(GaAｓ)、ガリウム砒素リン、窒化ガリウム(GaN)、炭化珪素(SiC)、II-VI族化合物、III-V族化合物、ダイアモンドなどにより形成されている。サファイア、ガラス等からなる支持基板上にこれらの半導体材料からなる半導体層が設けられた基板を用いてもよい。素子及び素子回路構造層を設けない場合は、コア基板は、半導体基板に限られず、所望の特性に応じた支持基板を用いることができる。」 ス.「[0058] 素子回路構造層13は、図3に示すように、複数の半導体素子30が形成された半導体基板12上に設けられている。本実施形態では、半導体素子30として、MOSトランジスタ(Meｔal Oｘide Semicｏndｕcｔｏｒ:金属酸化物半導体)が設けられている。このMOSトランジスタは、半導体基板12表面に設けられたソース領域25及びドレイン領域26と、これらの領域に挟まれた領域上にゲート絶縁膜(図示せず)を介して設けられたゲート電極24から構成されている。このような平面型のMOSトランジスタに代えて、3次元構造を持つ縦型トランジスタやFin型FET、あるいは有機材料を用いたトランジスタであってもよい。」 上記サないしス、図2及び図3の記載から、引用例2には以下の事項が記載されている。 ・上記サ、シ及び図1ないし図3によれば、配線基板11は、半導体基板12の片面に素子回路構造層13が設けられ、半導体基板12上には素子30が設けられ、素子30は能動素子や受動素子等の素子である。 ・上記ス及び図1ないし図3によれば、素子回路構造層は、複数の半導体素子が形成された半導体基板上に設けられたものであり、半導体素子はMOSトランジスタである。 以上の点を踏まえて、上記記載事項及び図面を総合的に勘案すると、引用例2には、次の技術事項が記載されている。 「半導体基板の片面に素子回路構造層を設け、半導体基板上に複数のMOSトランジスタが設置される」こと。 (2)対比 本願補正発明と引用発明とを対比する。 a.引用発明の「シリコン基板1」及び「熱酸化膜2」は、本願補正発明の「半導体基板」に相当する。そして、引用発明の「複数のTi膜3」は、「シリコン基板1上に熱酸化膜2が形成され、その上に複数のTi膜3が形成され」ていることを鑑みれば、引用発明の「複数のTi膜3」は、本願補正発明の半導体基板の第1表面上に形成された「第1パターンの電気接点」に相当するといえる。また、引用発明の「シリコン基板1」及び「熱酸化膜2」は、引用例1の図1ないし図4を鑑みれば、本願補正発明と同様に、「平面的」であるといえる。さらに、引用発明の「キャパシタシート7」は、「Ti膜3を覆う樹脂膜4が形成され、樹脂膜4にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜2上に」形成されることを鑑みれば、引用発明の「キャパシタシート7」は、本願補正発明と同様に、「半導体基板の第1表面上に形成された」ものであるといえ、引用発明の「キャパシタシート7」は、本願補正発明の「複数のデバイス」に相当する。 したがって、引用発明の「シリコン基板1上に熱酸化膜2が形成され、その上に複数のTi膜3が形成され、Ti膜3を覆う樹脂膜4が形成され、樹脂膜4にはキャパシタ用の複数の開口部が形成され、これらの開口部内において、熱酸化膜2上にキャパシタシート7が形成され」ることは、本願補正発明の「半導体基板の第1表面上に形成された、複数のデバイス及び第1パターンの電気接点を有する平面的な半導体基板」を有することに相当する。 ただし、複数のデバイスについて、本願補正発明は「トランジスタ」を有すると特定しているのに対して、引用発明にはそのような特定がされていない。 b.引用発明の「多層配線9」及び「電極パッド10」は、本願補正発明の「導電性材料の複数の層」に相当する。そして、引用発明の「多層配線9」は、「樹脂膜4には複数の開口部が形成されており、これらの開口部内にCｕ膜5及びNi膜6が形成されており、これらの上に」形成されていること、「多層配線9は、絶縁層が感光性ポリイミド膜で形成され、配線層がCｕ膜で形成」されていること、さらに、上記オ及び図2の「多層配線9」の多層構造を鑑みれば、引用発明の「多層配線9」は、本願補正発明と同様に、「前記半導体基板の前記第1表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層」であるといえる。 さらに、引用発明の「電極パッド10」は、引用例1の図1及び図2を鑑みれば、本願補正発明の「第2のパターンの電極接点」に相当する。してみれば、引用発明の「多層配線9」及び「電極パッド10」は、本願補正発明と同様に、「第2パターンの電気接点を有する配線層」を含んでいるといえる。 c.引用発明の「半導体集積回路素子」は、本願補正発明の「ダイ」に相当する。引用発明の「複数の電極パッド10」は、電極パッド10上に、微細バンプを備えた半導体集積回路素子22a及び22bが実装されることから、本願補正発明と同様に、「前記電気接点の第1パターンと前記電気接点の第2パターンとの一方は接続部を介しダイに接続され」ているといえる。 したがって、引用発明の「多層配線9上には、半導体集積回路素子用の複数の電極パッド10が設けられ、電極パッド10上に、微細バンプを備えた半導体集積回路素子22a及び22bが実装され」ることは、本願補正発明の「前記電気接点の第1パターンと前記電気接点の第2パターンとの一方は接続部を介しダイに接続され」ることに相当する。 ただし、電気接点の第1パターンと電気接点の第2パターンとの一方とダイを接続する接続部について、本願補正発明は、「半田」接続部であると特定しているのに対して、引用発明にはそのような特定がされていない。 d.引用発明の「パッケージ基板」、「はんだボール16」、「貫通孔12」は、それぞれ、本願補正発明の「前記半導体装置」、「半田接続部」、「開口」に相当する。引用発明の「複数のTi膜3」は、「シリコン基板1及び熱酸化膜2にTi膜3まで到達する貫通孔12が形成され、シリコン酸化膜13の内側にアンダーバンプメタル15及びはんだボール16が導電ビアとして形成され、はんだボール16は、パッケージ基板23に設けられた他の電極パッドに接続されている」ことを鑑みれば、本願補正発明と同様に、「前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介しパッケージ基板に接続され」ているといえる。さらに、引用発明の「シリコン基板1及び熱酸化膜2にTi膜3まで到達する貫通孔12が形成され」ていることは、本願補正発明の「前記半導体基板の第2表面は、前記第1パターンの電気接点に対して開口を有する」ことに相当する。 したがって、引用発明の「シリコン基板1及び熱酸化膜2にTi膜3まで到達する貫通孔12が形成され、シリコン酸化膜13の内側にアンダーバンプメタル15及びはんだボール16が導電ビアとして形成され、半田ボール16は、パッケージ基板23に設けられた他の電極パッドに接続されている」ことは、本願補正発明の「前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介しパッケージ基板に接続され、前記半導体基板の第2表面は、前記第1パターンの電気接点に対して開口を有」していることに相当する。 e.上記a.ないしd.を鑑みれば、引用発明の「キャパシタ内蔵インタポーザ21」は、本願補正発明の「装置」に相当する。 そうすると、本願補正発明と引用発明とは以下の点で一致ないし相違する。 ＜一致点＞ 「 半導体基板の第1表面上に形成された、複数のデバイス及び第1パターンの電気接点を有する平面的な半導体基板と、 前記半導体基板の前記第1表面上の誘電体材料の間で交互に繰り返す導電性材料の複数の層と、 を含み、 前記導電性材料の複数の層は、第2パターンの電気接点を有する配線層を含み、 前記電気接点の第1パターンと前記電気接点の第2パターンとの一方は接続部を介しダイに接続され、前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介しパッケージ基板(「前記半導体基板」に相当)に接続され、 前記半導体基板の第2表面は、前記第1パターンの電気接点に対して開口を有する、 装置。」 ＜相違点1＞ 複数のデバイスについて、本願補正発明は、「トランジスタ」を有すると特定しているのに対して、引用発明にはそのような特定がされていない点。 ＜相違点2＞ 電気接点の第1パターンと電気接点の第2パターンとの一方とダイを接続する接続部について、本願補正発明は、「半田」接続部であると特定しているのに対して、引用発明にはそのような特定がされていない。。 (3)判断 相違点1及び2について、検討する。 まず、相違点1であるが、引用例2には、半導体基板において、半導体基板の片面に素子回路構造層を設け、素子回路構造層には複数のMOSトランジスタを設置することが記載されており、高密度な配線基板を提供するために、引用発明において引用例2に記載の技術事項を採用し、相違点1の構成とすることは当業者がであれば容易になし得たことである。 次に、相違点2であるが、引用例1の段落【0016】及び図1には、キャパシタ内蔵インタポーザの電極パッド上に、微細バンプを備えた半導体集積回路素子が実装されることが記載されているものの、微細バンプがはんだで形成されていることは明記はされていない。しかしながら、バンプを半田で形成することは技術的常套手段であり、また、引用例1の段落【0023】及び【0024】及び図1にははんだボール16がパッケージ基板に設けられた電極パッドに接続されていることが記載されていることを鑑みれば、引用発明において、微細バンプを半田で形成し、相違点2の構成とすることは当業者であれば容易になし得たことである。 したがって、本願補正発明は、引用発明及び引用例2に記載された技術事項に基づいて当業者が容易に発明をすることができたものである。そして、本願補正発明の作用効果も、引用発明及び引用例2に記載された技術事項から当業者が予測できる範囲のものである。 5.むすび 以上のとおり、本願補正発明は、上記「3.明確性について」に記載したとおり、特許法第36条第6項第2号に規定する要件により、特許出願の際独立して特許を受けることができないものである。 さらに、仮に、本願補正発明の「前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介し前記半導体基板に接続され」の「前記半導体基板」が「パッケージ基板又はプリント回路基板などの基板」の誤記であったとしても、本願補正発明は、上記「4.(3)判断」に記載したとおり、引用発明1及び引用例2に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。 したがって、本件補正は、特許法第17条の2第6項において準用する同法第126号第7項の規定に違反するものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3 本願発明について 1.本願発明 平成28年11月28日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし22に係る発明は、平成28年6月1日付けの手続補正により補正された特許請求の範囲の請求項1ないし22に記載された事項により特定されたものであるところ、その請求項1に係る発明(以下、「本願発明」という。)は、上記「第2 1.補正後の本願発明」に本件補正前の請求項1として記載したとおりのものである。 2.引用例とその記載事項 原査定の拒絶理由で引用された引用例およびその記載事項は、上記「第2 4.(1)引用例とその記載事項」に記載したとおりである。 3.対比・判断 本願発明は、本願補正発明における「前記電気接点の第1パターンと前記電気接点の第2パターンとの一方は半田接続部を介しダイに接続され、前記電気接点の第1パターンと前記電気接点の第2パターンとの他方は半田接続部を介し前記半導体基板に接続され、」という限定事項を省いたものである。 そうすると、本願発明の発明特定事項を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、上記「第2 4.(2)対比」及び「第2 4.(3)判断」に記載したとおり、引用例1に記載された発明及び引用例2に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例1に記載された発明及び引用例2に記載された技術事項に基づいて当業者が容易に発明をすることができたものである。 4.むすび 以上のとおり、本願発明は、引用例1に記載された発明及び引用例2に記載された技術事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。 したがって、本願は、その余の請求項について言及するまでもなく、拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2017-08-25 |
| 結審通知日 | 2017-08-29 |
| 審決日 | 2017-09-12 |
| 出願番号 | 特願2015-26002(P2015-26002) |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 121- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 原田 貴志 |
| 特許庁審判長 |
森川 幸俊 |
| 特許庁審判官 |
安藤 一道 井上 信一 |
| 発明の名称 | スペーストランスフォーマ |
| 代理人 | 伊東 忠重 |
| 代理人 | 大貫 進介 |
| 代理人 | 伊東 忠彦 |