• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 G01R
管理番号 1340827
審判番号 不服2017-13468  
総通号数 223 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-07-27 
種別 拒絶査定不服の審決 
審判請求日 2017-09-11 
確定日 2018-06-25 
事件の表示 特願2015-45607「集積化センサの配列」拒絶査定不服審判事件〔平成27年6月11日出願公開、特開2015-108640、請求項の数(31)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
この審判事件に関する出願(以下、「本願」という。)は、2006年(平成18年)1月20日にアメリカ合衆国でされた特許出願に基づくパリ条約の優先権を主張して平成19年1月4日にされた特許出願(特願2008-551281)の一部を平成23年12月2日に新たな特許出願(特願2011-264267)とし、その一部を平成25年4月16日に新たな特許出願(特願2013-85409)とし、さらにその一部を平成27年3月9日に新たな特許出願としたものである。そして、平成27年3月12日、平成28年6月21日及び平成29年2月14日に特許請求の範囲についての補正がされ、同年5月10日付けで拒絶査定(以下、「原査定」という。)がされ、同12日に査定の謄本が送達された。
これに対して、同年9月11日に拒絶査定不服審判が請求された。

第2 本願に係る発明
本願の特許請求の範囲の請求項1ないし請求項31に係る発明(以下、「本願発明1」ないし「本願発明31」という。)は、本願の特許請求の範囲の請求項1ないし請求項31に記載された事項により特定される以下のとおりのものである。

「【請求項1】
集積回路であって、
リードフレーム(152)と、
対向している第1の表面(154a)および第2の表面(154b)を有しているベース基板(154)であって、該ベース基板の前記第2の表面(154b)が前記リードフレームより上にあり且つ前記ベース基板の前記第1の表面(154a)が前記ベース基板の前記第2の表面(154b)より上にあるように前記リードフレームに結合されている、前記ベース基板(154)と、
対向している第1の表面(156a)および第2の表面(156b)を有している第1の基板(156)であって、該第1の基板の前記第1の表面(156a)が前記ベース基板の前記第1の表面(154a)より上にあり且つ前記第1の基板の前記第2の表面(156b)が前記第1の基板の前記第1の表面(156a)より上にあるように前記ベース基板(154)に結合されている、前記第1の基板(156)と、
対向している第1の表面(166a)および第2の表面(166b)を有している第2の基板(166)であって、該第2の基板の前記第1の表面(166a)が前記ベース基板の前記第1の表面(154a)より上にあり且つ前記第2の基板の前記第2の表面第2の表面(166b)が前記第2の基板の前記第1の表面(166a)より上にあるように前記ベース基板(154)に結合されている、前記第2の基板(166)と、
前記第1の基板の前記第1の表面に配置された電子部品(153)と、
前記第2の基板の前記第1の表面に配置された第1の磁界感知素子(168)と、
前記第1の基板の前記第1の表面に配置された第2の磁界感知素子(160)と、を備えている集積回路であり、
前記第1の磁界感知素子(168)が磁界に対する第1の感度を有しており、前記第2の磁界感知素子(160)が前記磁界に対する選択された第2の異なる感度を有しており、
該集積回路は、前記第1の磁界感知素子(168)に応答する第1の動作範囲と、前記第2の磁界感知素子(160)に応答する選択された第2の異なる動作範囲とを有しており、
前記第1の磁界感知素子(168)と前記第2の磁界感知素子(160)とは、互いに異なる型の磁界感知素子であり、
該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第1の型の磁界感知素子、縦型ホール効果素子からなる第2の型の磁界感知素子、巨大磁気抵抗(GMR)素子からなる第3の型の磁界感知素子、異方性磁気抵抗(AMR)素子からなる第4の型の磁界感知素子、及びトンネル磁気抵抗(TMR)素子からなる第5の型の磁界感知素子である、集積回路。
【請求項2】
請求項1に記載の集積回路において、前記第1の基板が、Si、GaAs、InP、InSb、InGaAs、InGaAsP、SiGe、セラミック、またはガラスのうちから選択された1つを含み、前記第2の基板が、Si、GaAs、InP、InSb、InGaAs、InGaAsP、SiGe、セラミック、またはガラスのうちから選択された1つを含む、集積回路。
【請求項3】
請求項1に記載の集積回路において、前記第2の基板の前記第1の表面が、半田ボール、金バンプ、共晶または高鉛半田バンプ、無鉛半田バンプ、金スタッドバンプ、重合体導電バンプ、または異方性導電ペースト、または導電膜のうちから選択された1つを用いて、前記ベース基板の前記第1の表面に結合され、さらに前記第1の基板の前記第1の表面が、半田ボール、金バンプ、共晶または高鉛半田バンプ、無鉛半田バンプ、金スタッドバンプ、重合体導電バンプ、または異方性導電ペースト、または導電膜のうちから選択された1つを用いて、前記ベース基板の前記第1の表面に結合されている、集積回路。
【請求項4】
請求項1に記載の集積回路において、前記第1の磁界感知素子(168)または前記第2の磁界感知素子(160)の少なくとも1つに近接して配置された少なくとも1つの磁束集束器を更に含んでいる、集積回路。
【請求項5】
請求項1に記載の集積回路において、前記リードフレームが複数のリードを更に備えており、該複数のリードのうちの少なくとも2つが結合されて電流導体部分を形成しており、該電流導体部分は前記第2の基板に近接して配置されており、更に該集積回路は前記電流導体部分を流れる電流に応答するようになされている、集積回路。
【請求項6】
請求項1に記載の集積回路において、電流導体を更に備えており、該集積回路が、前記電流導体を通過する電流によって発生される磁界に応答するように構成されている、集積回路。
【請求項7】
請求項1に記載の集積回路において、
前記第2の基板に近接して配置された電流導体と、
磁束集束器であって、該磁束集束器の第1の部分が前記リードフレームの下に配置され、かつ前記磁束集束器の第2の部分が前記第2の基板の前記第2の表面より上に配置されるように形作られている磁束集束器と、を更に備えている、集積回路。
【請求項8】
集積回路であって、
リードフレーム(202)と、
対向している第1の表面(204a)および第2の表面(204b)を有しているベース基板(204)であって、該ベース基板の前記第2の表面(204b)が前記リードフレーム(202)より上にあり且つ前記ベース基板の前記第1の表面(204a)が前記ベース基板の前記第2の表面(204b)より上にあるように前記リードフレーム(202)に結合されている、前記ベース基板(204)と、
対向している第1の表面(216a)および第2の表面(216b)を有している第1の基板(216)であって、該第1の基板の前記第2の表面(216b)が前記ベース基板の前記第1の表面(204a)より上にあり且つ前記第1の基板の前記第1の表面(216a)が前記第1の基板の前記第2の表面(216b)より上にあるように前記ベース基板(204)に結合されている、前記第1の基板(216)と、
対向している第1の表面(206a)および第2の表面(206b)を有している第2の基板(206)であって、該第2の基板の前記第2の表面(206b)が前記ベース基板の前記第1の表面(204a)より上にあり且つ前記第2の基板の前記第1の表面(206a)が前記第2の基板の前記第2の表面(206b)より上にあるように前記ベース基板(204)に結合されている、前記第2の基板(206)と、
前記第1の基板の前記第1の表面(216a)に配置されている電子部品(220)と、
前記第2の基板の前記第1の表面(206a)に配置されている第1の磁界感知素子(208)と、
前記第1の基板の前記第1の表面(216a)に配置されている第2の磁界感知素子(218)と、を備えている集積回路であり、
前記第1の磁界感知素子(208)が磁界に対する第1の感度を有しており、前記第2の磁界感知素子(218)が前記磁界に対する選択された第2の異なる感度を有しており、
該集積回路は、前記第1の磁界感知素子(208)に応答する第1の動作範囲と、前記第2の磁界感知素子(218)に応答する選択された第2の異なる動作範囲とを有しており、
前記第1の磁界感知素子(208)と前記第2の磁界感知素子(218)とは、互いに異なる型の磁界感知素子あり、
該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第1の型の磁界感知素子、縦型ホール効果素子からなる第2の型の磁界感知素子、巨大磁気抵抗(GMR)素子からなる第3の型の磁界感知素子、異方性磁気抵抗(AMR)素子からなる第4の型の磁界感知素子、及びトンネル磁気抵抗(TMR)素子からなる第5の型の磁界感知素子である、集積回路。
【請求項9】
請求項8に記載の集積回路において、前記第1の基板が、Si、GaAs、InP、InSb、InGaAs、InGaAsP、SiGe、セラミック、またはガラスのうちから選択された1つを含み、前記第2の基板が、Si、GaAs、InP、InSb、InGaAs、InGaAsP、SiGe、セラミック、またはガラスのうちから選択された1つを含んでいる、集積回路。
【請求項10】
請求項8に記載の集積回路において、前記第2の基板の前記第1の表面が、ワイヤ接合部を用いて、前記第1の基板の前記第1の表面または前記ベース基板の前記第1の表面の少なくとも一方に結合されている、集積回路。
【請求項11】
前記第1の磁界感知素子(208)または前記第2の磁界感知素子(218)の少なくとも一方に近接して配置された少なくとも1つの磁束集束器を更に含んでいる、請求項8に記載の集積回路。
【請求項12】
請求項8に記載の集積回路において、前記リードフレームが複数のリードを更に備えており、該複数のリードのうちの少なくとも2つが結合されて電流導体部分を形成しており、該電流導体部分は前記第2の基板に近接して配置されており、さらに該集積回路は前記電流導体部分を流れる電流に応答するようになされている、集積回路。
【請求項13】
請求項8に記載の集積回路において、電流導体を更に備えており、該集積回路が、前記電流導体を通過する電流によって発生される磁界に応答するように構成されている、集積回路。
【請求項14】
請求項8に記載の集積回路において、
前記第2の基板に近接して配置された電流導体と、
磁束集束器であって、該磁束集束器の第1の部分が前記リードフレームの下に配置され且つ前記磁束集束器の第2の部分が前記第2の基板の前記第1の表面より上に配置されるように形作られている前記磁束集束器と、を更に備えている、集積回路。
【請求項15】
集積回路であって、
基板(356)と、
前記基板の表面に配置された第1の磁界感知素子(358)と、
前記基板の表面に配置された第2の磁界感知素子(360a、360b)と、を備えており、
前記第2の磁界感知素子(360a、360b)が、前記第1の磁界感知素子(358)と異なる構造を有しており、
前記第1の磁界感知素子(358)が磁界に対する第1の感度を有しており、前記第2の磁界感知素子(360a、360b)が前記磁界に対する選択された第2の異なる感度を有しており、
該集積回路は、前記第1の磁界感知素子(358)に応答する第1の動作範囲と、前記第2の磁界感知素子(360a、360b)に応答する選択された第2の異なる動作範囲とを有しており、
前記第1の磁界感知素子(358)と前記第2の磁界感知素子(360a、360b)とは、互いに異なる型の磁界感知素子であり、
該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第1の型の磁界感知素子、縦型ホール効果素子からなる第2の型の磁界感知素子、巨大磁気抵抗(GMR)素子からなる第3の型の磁界感知素子、異方性磁気抵抗(AMR)素子からなる第4の型の磁界感知素子、及びトンネル磁気抵抗(TMR)素子からなる第5の型の磁界感知素子である、集積回路。
【請求項16】
請求項15に記載の集積回路において、前記第1の磁界感知素子(358)がホール効果素子を備えており、前記第2の磁界感知素子(360a、360b)が磁気抵抗素子を備えている、集積回路。
【請求項17】
請求項15に記載の集積回路において、前記基板(356)の表面に配置された回路素子を更に備えている、集積回路。
【請求項18】
請求項1に記載の集積回路において、電流導体を更に備えており、前記第1及び第2の磁界感知素子(168,160)が、前記電流導体によって流される電流によって発生される磁界に応答するように構成されている、集積回路。
【請求項19】
請求項8に記載の集積回路において、電流導体を更に備えており、前記第1及び第2の磁界感知素子(218、208)が、前記電流導体によって流される電流によって発生される磁界に応答するように構成されている、集積回路。
【請求項20】
請求項15に記載の集積回路において、電流導体(354a、354b)を更に備えており、前記第1及び第2の磁界感知素子(358;360a、360b)が、前記電流導体(354a、354b)によって流される電流によって発生される磁界に応答するように構成されている、集積回路。
【請求項21】
請求項1に記載の集積回路において、前記第1の磁界感知素子(168)がホール効果素子を備えており、前記第2の磁界感知素子(160)が磁気抵抗素子を備えている、集積回路。
【請求項22】
請求項8に記載の集積回路において、前記第1の磁界感知素子(218)がホール効果素子を備えており、前記第2の磁界感知素子(208)が磁気抵抗素子を備えている、集積回路。
【請求項23】
請求項1に記載の集積回路において、前記第1の磁界感知素子(168)が横型ホール効果素子を備えており、前記第2の磁界感知素子(160)が縦型ホール効果素子を備えている、集積回路。
【請求項24】
請求項8に記載の集積回路において、前記第1の磁界感知素子(218)が横型ホール効果素子を備えており、前記第2の磁界感知素子(208)が縦型ホール効果素子を備えている、集積回路。
【請求項25】
請求項15に記載の集積回路において、前記第1の磁界感知素子(358)が横型ホール効果素子を備えており、前記第2の磁界感知素子(360a、360b)が縦型ホール効果素子を備えている、集積回路。
【請求項26】
請求項1に記載の集積回路において、前記第1及び第2の基板(156、166)は異なる材料から形成されている、集積回路。
【請求項27】
請求項26に記載の集積回路において、前記第1の基板(156)はシリコン(Si)から形成され、前記第2の基板(166)はガリウム砒素(GaAs)から形成されている、集積回路。
【請求項28】
請求項26に記載の集積回路において、前記第1の基板(156)はガリウム砒素(GaAs)から形成され、前記第2の基板(166)はシリコン(Si)から形成されている、集積回路。
【請求項29】
請求項8に記載の集積回路において、前記第1及び第2の基板(216、206)は異なる材料から形成されている、集積回路。
【請求項30】
請求項29に記載の集積回路において、前記第1の基板(216)はシリコン(Si)から形成され、前記第2の基板(206)はガリウム砒素(GaAs)から形成されている、集積回路。
【請求項31】
請求項29に記載の集積回路において、前記第1の基板(216)はガリウム砒素(GaAs)から形成され、前記第2の基板(206)はシリコン(Si)から形成されている、集積回路。」

なお、本願発明2ないし7、18、21、23及び26ないし28は、いずれも本願発明1の構成を全て含む。
本願発明9ないし14、19、22、24及び29ないし31は、いずれも本願発明8の構成を全て含む。
本願発明16、17、20及び25は、いずれも本願発明15の構成を全て含む。

第3 原査定の概要
本願発明1ないし3、8ないし10及び21ないし24は、後記の引用文献1ないし4に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
本願発明4、6、7、11、13、14、18及び19は、後記の引用文献1ないし5に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
本願発明5及び12は、後記の引用文献1ないし4及び6に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
本願発明15ないし17及び25は、後記の引用文献1、3及び4に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
本願発明20は、後記の引用文献1及び3ないし5に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
本願発明26ないし31は、後記の引用文献1ないし4に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
したがって、本願発明1ないし31は、特許法第29条第2項の規定により特許を受けることができない。

引用文献1:特開昭58-155761号公報
引用文献2:特開平02-212789号公報
引用文献3:特開平02-170061号公報
引用文献4:実願昭62-043260号(実開昭63-150384
号)のマイクロフィルム
引用文献5:特開2003-043074号公報
引用文献6:米国特許出願公開第2005/0045359号明細書

第4 引用文献に記載された発明等
1 引用文献1
(1)引用文献1の記載
引用文献1には、以下の記載がある。下線は、当審が付した。

ア (第1ページ左下欄第11行ないし第14行)
「本発明は、ホール素子及びホール出力を増幅する回路等を単一のシリコン基板内に集積化した、ホール効果半導体集積回路(以下単にホールICという)に関する。」

イ (第1ページ右下欄第15行ないし第19行)
「本発明は、かかるホールICの欠点を補うため磁場に対する感度の異なった2種類のホールICを用い、磁場に対する感度の異なった信号を得ることを特徴とする、多端子ホールICを提供するものである。」

ウ (第1ページ右下欄第20行ないし第2ページ左上欄第11行)
「第2図は、ホール素子の領域内に、ホール素子と同一極性の不純物をイオン注入又は選択拡散することによって、島状の多数の活性層9を形成したものである。10はP型シリコン基板、11はN型エピタキシャル層、12はアイソレーション層(P^(+)型層)、13と14は直流電圧印加端子(N^(+)型層)、15と16は集電電極(N^(+)型層)である。活性層9の点線は、活性層9がホール素子領域の表面に出ていないことを示している。このような活性層9を作ることにより、ホール素子内部の平均移動度μが変化し、ホール素子の磁場に対する感度S=VH/Bを変えることができる。」

エ (第2ページ右上欄第1行ないし第8行)
「2個の、横幅W、長さLの同一サイズのホール素子について、一方のホール素子については活性層(第2図の9)を入れ、他方のホール素子には活性層を入れない。これにより、活性層を入れない場合の平均移度はμ_(1)(m^(2)/V.S)、活性層を入れた場合の平均移動度はμ_(2)(m^(2)/V.S)となり、感度の異なる2種類のホール素子ができる。」

オ (第2ページ右上欄第9行ないし左下欄第4行)
「第3図において、1は活性層9を入れないホール素子、1’は同サイズで活性層9を入れたホール素子で、ホール素子1’側にも、同様の増幅回路2’、シュミット・トリガー回路3及び出力回路4’が設けられ、これらは同一のシリコン基板に集積化して形成される。端子7’は、出力回路4’から感度の異なる出力信号を取出すための端子である。
出力特性を第4図(a)、(b)に示す。第4図(a)は第3回の回路構成による出力特性図、第4図(b)は、第3図のシュミット・トリガー回路3、3’及び出力回路4、4’を省力して構成し、増幅回路2、2’から直接出力端子7、7’を引出した場合の出力特性図である。第4図(a)、(b)において、例えば、実線は出力端子7、破線は出力端子7’(逆でもよい)から得られる出力信号である。」

カ (第2ページ左下欄第16行ないし第19行)
「上述のように本発明によれば、本発明のホールICを近接スイッチ等に用いれば、3段階の位置検出が容易にできる特徴があり、位置センサー用途として効果の大きいホールICが提供できる。」

キ (第2図)


ク (第3図)


ケ (第4図)


(2)引用文献1に記載された発明
引用文献1の前記(1)によれば、引用文献1には、以下の発明(以下、「引用発明1」という。)が記載されている。

「磁場に対する感度の異なった信号を得る多端子ホール効果半導体集積回路であって、
2個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる2種類のホール素子ができ、
活性層9を入れないホール素子1と活性層9を入れたホール素子1’とは、同一のシリコン基板に集積化して形成される多端子ホール効果半導体集積回路。」

2 引用文献2
引用文献2の第1ページ右下欄第5行ないし第2ページ左上欄第4行、第2ページ左下欄第7行ないし第15行及び第1図ないし第6図には、磁気抵抗素子チップを回路基板に搭載し、磁気抵抗素子チップに設けた電極部と回路基板上に設けた電極部とを電気的に接続する方法が記載されている。

3 引用文献3
引用文献3の第3ページ右上欄第5行ないし第9行には、磁気抵抗素子はホール素子と比べて感度が10倍以上高いことが記載されている。

4 引用文献4
(1)引用文献4の記載
引用文献4には、以下の記載がある。下線は、当審が付した。

ア (明細書第2ページ第3行ないし第17行)
「〔考案が解決しようとする問題点〕
ところで、磁気抵抗素子で検出できるベクトル磁界は、…(中略)…電流の流れる方向を含んだ水平面と同一の水平方向磁界のみである。
一方、ホール素子で検出できるベクトル磁界は、…(中略)…電流の流れる方向を含んだ水平面に対して垂直な垂直方向磁界のみである。
従って、両者をそれぞれ単独で用いたのでは、測定使用とする磁界の方向に素子の向きを合わせなければ正確な磁界を測定できないという問題がある。
本考案は、このような問題点に鑑みなされてもので、任意の方向のベクトル磁界を素子の向きを考慮に入れずに検知することができる磁気ベクトルセンサを提供するものである。」

イ (明細書第2ページ最終行ないし第3ページ第8行)
「〔問題点を解決するための手段〕
本考案は、前記技術的課題を解決するため、次のような技術的手段をとった。
すなわち、本考案の磁気ベクトルセンサは、磁気抵抗素子部1とホール素子部2とを併設したセンサであって、併設にあたっては、磁気抵抗素子部1で検出する磁束の方向に対し、ホール素子部2で検出する磁束の方向が垂直となるようにしたものである。」

ウ (明細書第3ページ第9行ないし第16行)
「〔作用〕
xyz直交座標系において、ベクトル磁界Bはx方向成分Bx、y方向成分By、z方向成分Bzに分解できる。このような磁界中に本考案の磁気ベクトルセンサを置くと、水平方向成分Bx、Bzは磁気抵抗素子部1で検知され、垂直方向成分Byはホール素子部2で検知される。よって、これらを合成すればベクトル磁界Bを検出することができる。」

エ (明細書第4ページ第2行ないし第5行)
「実施例のものは、ガラス、セラミック、フェライト、シリコンなどで形成された基板Pに、磁気抵抗素子部1とホール素子部2とを併設したものである。」

(2)引用文献4に記載された技術事項
引用文献4の前記(1)の記載によれば、引用文献4には、以下の技術事項(以下、「技術事項4」という。)が記載されている。

「基板Pに磁気抵抗素子部1とホール素子部2とを併設し、磁気抵抗素子部1で検出する磁束の方向に対し、ホール素子部2で検出する磁束の方向が垂直となるようにすることで、ベクトル磁界Bの水平方向成分Bx、Bzを磁気抵抗素子部1で検知し、垂直方向成分Byをホール素子部2で検知し、これらを合成して任意の方向のベクトル磁界Bを素子の向きを考慮に入れずに検知することができる磁気ベクトルセンサを提供する。」

5 引用文献5
引用文献5の【0002】、【0025】、図1及び図6には、磁気回路コアを磁気センサと組み合わせて電流検知装置を構成することが記載されている。

6 引用文献6
引用文献6の[0025]、[0026]及び図1には、リードフレームが複数のリードを備え、複数のリードのうちの2つが結合されて電流導体部分を形成し、電流導体部分が磁気感知素子を備える基板に近接して配置されることが記載されている。

第5 対比・判断
1 本願発明15について
(1)対比
本願発明15と引用発明1とを対比すると、以下のとおりである。

ア 引用発明1の「多端子ホール効果半導体集積回路」は、本願発明15の「集積回路」に相当する。

イ 引用発明1の「シリコン基板」は、本願発明15の「基板(356)」に相当する。

ウ 引用発明1の「活性層9を入れないホール素子1」及び「活性層9を入れたホール素子1’」は、「同一のシリコン基板に集積化して形成される」から、前記イを踏まえると、それぞれ本願発明15の「前記基板の表面に配置された第1の磁界感知素子(358)」及び「前記基板の表面に配置された第2の磁界感知素子(360a、360b)」に相当する。

エ 引用発明1の「活性層9を入れないホール素子1」と「活性層9を入れたホール素子1’」とは、「活性層9」の有無という違いがあるから、互いに異なる構造を有するということができ、これは、本願発明15の「前記第2の磁界感知素子(360a、360b)が、前記第1の磁界感知素子(358)と異なる構造を有して」いることに相当する。

オ 引用発明1の「活性層9を入れないホール素子1」と「活性層9を入れたホール素子1’」とは、「2個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる2種類のホール素子」になっている。そして、ここでいう「感度」は、「磁場に対する感度」であることが明らかである。
したがって、引用発明1の「活性層9を入れないホール素子1」と「活性層9を入れたホール素子1’」とが「2個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる2種類のホール素子」になっていることは、本願発明15の「前記第1の磁界感知素子(358)が磁界に対する第1の感度を有しており、前記第2の磁界感知素子(360a、360b)が前記磁界に対する選択された第2の異なる感度を有して」いることに相当する。

カ 本願発明15の「該集積回路は、前記第1の磁界感知素子(358)に応答する第1の動作範囲と、前記第2の磁界感知素子(360a、360b)に応答する選択された第2の異なる動作範囲とを有しており」における「動作範囲」について、本願の明細書には、「特に、第2の基板26がGaAsから成り、第1の基板がシリコンから成り、さらに両方の磁界感知素子30、20がホール効果素子である実施形態では、磁界感知素子30の感度は、第2の磁界感知素子20の感度よりも高い。したがって、ホール効果素子だけを使用しながら、拡張された動作範囲が得られることがある。」(【0038】)と記載されている。これは、「第1の磁界感知素子」と「第2の磁界感知素子」とで磁界に対する感度が異なれば、それぞれの磁界感知素子に応答する「動作範囲」も、おのずと「第1の磁界感知素子」と「第2の磁界感知素子」とで異なることをいうものと解される。
引用発明1の「活性層9を入れないホール素子1」と「活性層9を入れたホール素子1’」とは、「2個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる2種類のホール素子」になっているから、それぞれのホール素子に応答する動作範囲も、おのずと「活性層9を入れないホール素子1」と「活性層9を入れたホール素子1’」とで異なると認められる。そして、このことは、引用文献1の第4図(a)、(b)に示される出力特性からも見て取れる。
したがって、引用発明1の「活性層9を入れないホール素子1」と「活性層9を入れたホール素子1’」とが「2個の同一サイズのホール素子の一方には活性層を入れ、他方には活性層を入れないことにより、感度の異なる2種類のホール素子」になっていることは、本願発明15の「該集積回路は、前記第1の磁界感知素子(358)に応答する第1の動作範囲と、前記第2の磁界感知素子(360a、360b)に応答する選択された第2の異なる動作範囲とを有して」いることに相当する。

(2)一致点及び相違点
前記(1)の対比の結果をまとめると、本願発明15と引用発明1との一致点及び相違点は、以下のとおりである。

ア 一致点
「集積回路であって、
基板(356)と、
前記基板の表面に配置された第1の磁界感知素子(358)と、
前記基板の表面に配置された第2の磁界感知素子(360a、360b)と、を備えており、
前記第2の磁界感知素子(360a、360b)が、前記第1の磁界感知素子(358)と異なる構造を有しており、
前記第1の磁界感知素子(358)が磁界に対する第1の感度を有しており、前記第2の磁界感知素子(360a、360b)が前記磁界に対する選択された第2の異なる感度を有しており、
該集積回路は、前記第1の磁界感知素子(358)に応答する第1の動作範囲と、前記第2の磁界感知素子(360a、360b)に応答する選択された第2の異なる動作範囲とを有している
集積回路。」

イ 相違点
本願発明15は、「前記第1の磁界感知素子(358)と前記第2の磁界感知素子(360a、360b)とは、互いに異なる型の磁界感知素子であり」、「該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第1の型の磁界感知素子、縦型ホール効果素子からなる第2の型の磁界感知素子、巨大磁気抵抗(GMR)素子からなる第3の型の磁界感知素子、異方性磁気抵抗(AMR)素子からなる第4の型の磁界感知素子、及びトンネル磁気抵抗(TMR)素子からなる第5の型の磁界感知素子である」のに対し、
引用発明1は、「活性層9を入れないホール素子1」及び「活性層9を入れたホール素子1’」(本願発明15の「第1の磁界感知素子(358)」及び「第2の磁界感知素子(360a、360b)」に相当する。)は、いずれもホール素子であり、したがって、同じ型の磁界感知素子である点。

(3)相違点についての判断
引用発明1の「活性層9を入れないホール素子1」及び「活性層9を入れたホール素子1’」の一方のみを、ホール素子以外の磁界感知素子に変更することは、引用文献1ないし引用文献6に記載されていないし、示唆されてもいない。
引用文献3には、磁気抵抗素子はホール素子と比べて感度が10倍以上高いことが記載されているが(前記第4の3)、これは、「多端子ホール効果半導体集積回路」である引用発明1において、「活性層9を入れないホール素子1」及び「活性層9を入れたホール素子1’」の一方のみを、ホール素子以外の磁界感知素子に変更することを示唆するものではない。
技術事項4(前記第4の4(2))は、基板Pに磁気抵抗素子部1とホール素子部2とを併設することを示唆するものである。しかし、技術事項4において、基板Pに磁気抵抗素子部1とホール素子部2とが設けられている理由は、ベクトル磁界Bの水平方向成分Bx、Bzを磁気抵抗素子部1で検知し、垂直方向成分Byをホール素子部2で検知し、これらを合成して任意の方向のベクトル磁界Bを素子の向きを考慮に入れずに検知することができる磁気ベクトルセンサを提供するためである。これに対して、引用発明1は、近接スイッチ等に用いれば3段階の位置検出が容易にできる特徴があり、位置センサー用途として効果が大きいとされるものであり(前記第4の1(1)カ)、任意の方向のベクトル磁界Bの検知を目的とするものではない。そうすると、技術事項4は、引用発明1の「活性層9を入れないホール素子1」及び「活性層9を入れたホール素子1’」の一方のみを、ホール素子以外の磁界感知素子に変更することを示唆するものということはできない。
したがって、相違点に係る本願発明15の構成は、引用発明1及び引用文献1ないし引用文献6に記載された事項に基づいて、当業者が容易に思い付くものであるということはできない。

(4)本願発明15についてのまとめ
以上のとおりであるから本願発明15は、引用文献1、3及び4に記載された発明に基づいて、又はさらに引用文献2、5及び6に記載された発明に基づいても、当業者が容易に発明をすることができたものであるということはできない。

2 本願発明1及び8について
本願発明1は、「前記第1の磁界感知素子(168)と前記第2の磁界感知素子(160)とは、互いに異なる型の磁界感知素子であり」、「該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第1の型の磁界感知素子、縦型ホール効果素子からなる第2の型の磁界感知素子、巨大磁気抵抗(GMR)素子からなる第3の型の磁界感知素子、異方性磁気抵抗(AMR)素子からなる第4の型の磁界感知素子、及びトンネル磁気抵抗(TMR)素子からなる第5の型の磁界感知素子である」という構成を備える。
本願発明8は、「前記第1の磁界感知素子(208)と前記第2の磁界感知素子(218)とは、互いに異なる型の磁界感知素子あり」、「該異なる型の磁界感知素子は、一群の型の磁界感知素子のうちの二つの異なる型の磁界感知素子を備え、該一群の型は、横型ホール効果素子からなる第1の型の磁界感知素子、縦型ホール効果素子からなる第2の型の磁界感知素子、巨大磁気抵抗(GMR)素子からなる第3の型の磁界感知素子、異方性磁気抵抗(AMR)素子からなる第4の型の磁界感知素子、及びトンネル磁気抵抗(TMR)素子からなる第5の型の磁界感知素子である」という構成を備える。
これらの構成は、相違点に係る本願発明15の構成と同じであるから、本願発明1及び8は、少なくとも本願発明15と引用発明1との相違点(前記1(2)イ)で引用発明1と相違する。
そして、前記1(3)のとおり、相違点に係る本願発明15の構成は、引用発明1及び引用文献1ないし引用文献6に記載された事項に基づいて、当業者が容易に思い付くものであるということはできないから、相違点に係る本願発明1及び8の構成も同様である。
したがって、本願発明1及び8は、引用文献1ないし4に記載された発明に基づいて、又はさらに引用文献5及び6に記載された発明に基づいても、当業者が容易に発明をすることができたものであるということはできない。

3 本願発明2ないし7、9ないし14及び16ないし31について
本願発明2ないし7、9ないし14及び16ないし31は、本願発明1、8又は15の構成を全て含むから、少なくとも本願発明15と引用発明1との相違点(前記1(2)イ)で引用発明1と相違する。
そして、前記1(3)のとおり、相違点に係る本願発明15の構成は、引用発明1及び引用文献1ないし引用文献6に記載された事項に基づいて、当業者が容易に思い付くものであるということはできないから、相違点に係る発明2ないし7、9ないし14及び16ないし31の構成も同様である。
したがって、本願発明2ないし7、9ないし14及び16ないし31は、引用文献1ないし6に記載された発明に基づいて、当業者が容易に発明をすることができたものであるということはできない。

第6 原査定について
原査定は、引用文献3に記載されるように磁気抵抗素子部1とホール素子部2とは感度が異なるから、引用発明1において、2つの感度の異なる磁界感知素子として磁気抵抗素子とホール素子とを設けることは、当業者が容易に想到し得たことであると判断した(平成28年11月18日付け拒絶理由通知書)。
しかし、磁気抵抗素子とホール素子とで感度が異なるという一般的な知見は、「多端子ホール効果半導体集積回路」である引用発明1の「活性層9を入れないホール素子1」及び「活性層9を入れたホール素子1’」の一方のみを、ホール素子以外の磁界感知素子(具体的には磁気抵抗素子)に変更することを示唆するものではない。
したがって、原査定の理由は、維持することができない。

第7 むすび
以上のとおりであるから、原査定の理由によっては、本願は拒絶をするべきものであるということはできない。
また、他に、本願は拒絶をするべきものであるとする理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2018-06-13 
出願番号 特願2015-45607(P2015-45607)
審決分類 P 1 8・ 121- WY (G01R)
最終処分 成立  
前審関与審査官 荒井 誠  
特許庁審判長 清水 稔
特許庁審判官 ▲うし▼田 真悟
小林 紀史
発明の名称 集積化センサの配列  
代理人 宮前 徹  
代理人 中西 基晴  
代理人 小野 新次郎  
代理人 山本 修  
代理人 佐久間 滋  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ