• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない。 H01L
審判 査定不服 特36条4項詳細な説明の記載不備 特許、登録しない。 H01L
管理番号 1345414
審判番号 不服2017-13838  
総通号数 228 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-12-28 
種別 拒絶査定不服の審決 
審判請求日 2017-09-19 
確定日 2018-10-24 
事件の表示 特願2015- 67767「トレンチ金属酸化物半導体電界効果トランジスタ」拒絶査定不服審判事件〔平成27年 9月 3日出願公開,特開2015-159299〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,2010年10月28日(パリ条約による優先権主張外国庁受理2009年10月28日,アメリカ合衆国,2010年6月25日,アメリカ合衆国)を国際出願日とする出願(特願2012-537084号)の一部を平成27年3月28日に新たな特許出願としたものであって,その手続の経緯は以下のとおりである。
平成27年 4月27日 :手続補正書,上申書の提出
平成28年 5月23日付け:拒絶理由通知書
平成28年11月28日 :意見書の提出
平成29年 4月14日付け:拒絶査定
平成29年 9月19日 :審判請求書,手続補正書の提出

第2 平成29年9月19日にされた手続補正についての補正の却下の決定
[補正の却下の決定の結論]
平成29年9月19日にされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1 本件補正について(補正の内容)
(1)本件補正後の特許請求の範囲の記載
本件補正により,特許請求の範囲の請求項1ないし請求項11の記載は,次のとおり補正された。(以下,請求項1ないし請求項11に係る発明を,それぞれ「本願補正発明1」ないし「本願補正発明11」という。)
「【請求項1】
トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって,
ドレイン領域と,
複数のメサであって,前記複数のメサはそれぞれ,
複数のドリフト領域のうちの一つ,および
複数の本体領域のうちの一つであって,それぞれの本体領域は,複数の隣接するゲート領域間に配置され,かつ,前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された,前記複数の本体領域の一つ,を含み,
前記メサの幅は,およそ0.03?1.0ミクロン(μm)であり,また,前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり,これにより,ON状態において前記本体領域が電荷で溢れる,前記複数のメサと,
前記ゲート領域と前記本体領域との間,前記ゲート領域と前記ドリフト領域との間,および,前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって,前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く,
前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は,前記ドリフト領域の上部から底部までと実質的に同じ深さであり,前記ゲート領域とドレイン領域との間と実質的に同じ深さであり,およそ0.1?4.0ミクロン(μm)の厚みを有し,その厚みは,オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり,これにより前記ドリフト領域内の電荷を空乏化し,かつ,降伏電圧に影響を与える,前記複数のゲート絶縁体領域と,
を含む,トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項2】
前記ゲート絶縁体領域は酸化物を含む,請求項1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項3】
前記ドレイン領域は,リンまたはヒ素で高ドープされたシリコンを含み,
前記ドリフト領域は,リンまたはヒ素で低程度または中程度にドープされたシリコンを含み,
前記本体領域は,ホウ素で低程度または中程度にドープされたシリコンを含む,
請求項1または2のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項4】
前記ドリフト領域は,前記ドレイン領域から前記複数の本体領域に向かって低減する段階的なドーピングプロファイルを含む,請求項1から3のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項5】
前記ドリフト領域のドーピング濃度は,立方センチメートあたりおよそ5.00E+14?8.00E+17である,請求項1から4のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項6】
降伏電圧はおよそ15V?55Vである,請求項1から5のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項7】
ON状態抵抗は,平方ミリメートルあたりおよそ2?9ミリオーム(mohm.mm2)である,請求項1から6のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項8】
前記ドリフト領域は,段階的なドーピングプロファイルを含み,前記段階的なドーピングプロファイルは,前記複数のメサのそれぞれの縁部から前記複数のメサのそれぞれの中心へ向かって横方向に変化する,請求項1から7のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項9】
オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により,前記メサ内のドリフト領域電荷の空乏化が支援され,これにより,実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる,請求項1から8のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項10】
前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さにより,ドリフト領域ドーピング濃度が上昇した場合でも,さらなるゲート電荷上昇無く,実質的に一定の降伏電圧が得られる,請求項1から9のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
【請求項11】
前記メサの幅は,前記量子井戸の前記寸法の実質的に1/10倍?100倍の範囲内である,請求項1から10のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。 」

2 補正の適否
本件補正は,本件補正前の請求項1に記載された発明を特定するために必要な事項である「メサの幅」について,「およそ0.03?1.0ミクロン(μm)であ」るとする限定を付加し,さらに,本件補正前の請求項1に記載された発明を特定するために必要な事項である「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域」について,「前記ドリフト領域の上部から底部までと実質的に同じ深さであり,前記ゲート領域とドレイン領域との間と実質的に同じ深さであり,およそ0.1?4.0ミクロン(μm)の厚みを有」するものであるとする限定を付加する補正事項を含むものであって,補正前の請求項1に記載された発明と補正後の請求項1に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから,特許法第17条の2第5項2号の特許請求の範囲の減縮を目的とするものに該当する。
同様に,補正後の請求項2ないし11は,いずれも補正後の請求項1を引用するものであって,「メサの幅」及び「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域」について,上記の限定を付加する補正事項を含むものであるから,これらの各請求項にかかる発明についても,特許法17条の2第5項2号の特許請求の範囲の減縮を目的とする補正がなされたものといえる。
そこで,本件補正後の請求項1ないし11に記載される発明が,同条第6項において準用する同法第126条第7項の規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について,以下,検討する。

(1)特許法第36条第4項第1号(実施可能要件)について
特許法第36条第4項第1号は,明細書の発明の詳細な説明の記載要件について,「その発明の属する技術の分野における通常の知識を有する者がその実施をすることができる程度に明確かつ十分に記載したものであること」と規定しており,当業者が,明細書及び図面に記載された発明の実施についての説明と出願時の技術常識とに基づいて,請求項に係る発明を実施しようとした場合に,どのように実施するかを理解できない場合(例えば,どのように実施するかを見いだすために,当業者に期待し得る程度を超える試行錯誤,複雑な実験等をする必要がある場合)には,当業者が実施することができる程度に明確かつ十分に発明の詳細な説明が記載されていないことになる。
そして,上記における「実施」とは,「物の発明」においては,その物を作れ,かつその物を使用できることであるから,発明の詳細な説明には,当業者がその物を作れるように記載されていなければならず,明細書及び図面の記載,並びに出願時の技術常識を考慮しても,当業者がどのように作るか理解できない場合(例えば,当業者に期待し得る程度を超える試行錯誤,複雑な実験等をする必要がある場合)には,実施可能要件違反となる。
以下,上記の観点に立って,本願明細書の発明の詳細な説明が実施可能要件に適合するか否か,すなわち,本願の補正後の請求項1ないし11及び請求項9ないし11の各請求項に係る発明について,当業者がその実施をすることができる程度に明確かつ十分に発明の詳細な説明が記載されているか否かについて検討する。

ア 本件補正発明
本願補正発明1,及び,本願補正発明9は,上記1(1)に記載したとおりのものである。請求項1,請求項9を以下再掲する。
「【請求項1】
トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって,
ドレイン領域と,
複数のメサであって,前記複数のメサはそれぞれ,
複数のドリフト領域のうちの一つ,および
複数の本体領域のうちの一つであって,それぞれの本体領域は,複数の隣接するゲート領域間に配置され,かつ,前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された,前記複数の本体領域の一つ,を含み,
前記メサの幅は,およそ0.03?1.0ミクロン(μm)であり,また,前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり,これにより,ON状態において前記本体領域が電荷で溢れる,前記複数のメサと,
前記ゲート領域と前記本体領域との間,前記ゲート領域と前記ドリフト領域との間,および,前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって,前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く,
前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は,前記ドリフト領域の上部から底部までと実質的に同じ深さであり,前記ゲート領域とドレイン領域との間と実質的に同じ深さであり,およそ0.1?4.0ミクロン(μm)の厚みを有し,その厚みは,オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり,これにより前記ドリフト領域内の電荷を空乏化し,かつ,降伏電圧に影響を与える,前記複数のゲート絶縁体領域と,
を含む,トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。」

「【請求項9】
オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により,前記メサ内のドリフト領域電荷の空乏化が支援され,これにより,実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる,請求項1から8のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。」

イ 本願明細書の発明の詳細な説明に記載された事項
本願明細書の発明の詳細な説明には,本願に係る発明について,以下の記載がある。(下線は当審で付与した。以下同じ。)
「【0009】
本文書は,フィールドブースト型(field boosted)金属酸化物半導体電界効果トランジスタの分野に関する。本技術の実施形態は好適には,フィールドブースト型電界効果トランジスタの分野に向けられる。本技術は,以下の記載および添付図面を参照すれば,最良に理解され得る。以下の記載および添付図面は,本技術の実施形態を例示するためのものである。一実施形態において,トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)は好適には,ドレイン領域と,複数のゲート領域と,複数のドリフト領域と,複数の本体領域(body region)と,複数のソース領域と,複数のゲート絶縁体領域とを含む。前記ゲート領域は,前記ドレイン領域の上方に配置される。前記ドリフト領域は好適には,前記ゲート領域間のメサ内で前記ドレイン領域の上方に配置される。前記本体領域は好適には,前記メサ内において前記ドリフト領域の上方において前記ゲート領域に隣接して配置される。前記ソース領域は好適には,前記メサ内において前記本体領域の上方に配置される。前記ゲート絶縁体領域は好適には,前記ゲート領域と,前記ソース,本体,ドリフトおよびドレイン領域との間に配置される。前記メサの幅は好適には,およそ0.03?1.0ミクロン(μm)である。前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さは好適には,およそ0.1?4.0μmである。より詳細には,本文書は,以下の好適な観点を開示する。トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)は,複数のゲート領域間に配置された複数のメサを含む。各メサは,ドリフト領域および本体領域を含む。前記メサの幅は,前記ゲート絶縁体領域と前記本体領域との間の界面において量子井戸寸法のオーダーである。前記TMOSFETはまた,前記ゲート領域と,前記本体領域,前記ドリフト領域および前記ドレイン領域との間に配置された複数のゲート絶縁体領域を含む。前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さに起因して,オフ状態においてゲートトゥードレイン電界は実質的に横方向において発生し,これにより,前記ドリフト領域内の電荷の空乏化が支援される。」

「【図8】図8は,前記例示的TMOSFETの降伏電圧条件下における電界ベクトル合計を示す。ゲート領域からドレイン領域への漏れ磁場により,ドリフト領域電荷の空乏が支援される。」

「【0012】
図2を参照して,本技術の一実施形態によるトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)200の断面斜視図が図示されている。TMOSFET200は,複数のソース領域210と,複数のゲート領域215と,複数のゲート絶縁体領域220と,複数の本体領域225と,複数のドリフト領域230と,ドレイン領域235とを含むがこれらに限定されない。
【0013】
ドリフト領域230は,ドレイン領域235と,本体領域225との間に配置される。本体領域224は,ドリフト領域230と,ソース領域210との間に配置される。ゲート領域215およびゲート絶縁体領域220は,ゲート/ゲート絶縁体構造として形成され得る。ゲート絶縁体領域220は,ゲート領域215を包囲し,ゲート領域215を周囲の領域から電気的に絶縁する。ソース領域210,本体領域220およびドリフト領域230は,ゲート/ゲート絶縁体構造215および220間のメサ内に配置される。本体領域225のうちソース領域210とドリフト領域230との間に配置されかつゲート/ゲート絶縁体構造215および220の近隣の部分は,前記TMOSFETのチャネル領域を形成する。
【0014】
1つの実行様態において,ドレイン領域235は,図2に示すように,ゲート/ゲート絶縁体構造215および220間のメサ内まで延び得る。別の実行様態において,ドリフト領域230は,ゲート/ゲート絶縁体構造215および220間のメサを越えて延び得る。
【0015】
ゲート領域215が連結されて,装置200の共通ゲートが形成される。ソース領域210が連結されて,装置200の共通ソースが形成される。本体領域225も,ソース領域210へと連結される。1つの実行様態において,本体領域225は,ソース領域210の長さに沿って周期的にメサの表面まで延び得る。ソース領域210および本体領域225は,ソース/本体コンタクト(図示せず)によって共に連結され得る。
【0016】
ゲート/ゲート絶縁体構造215および220間のメサの幅240は,ON状態の装置(例えば,閾電圧を越えたV_(GS))内に形成された本体領域225とゲート絶縁体領域220との間の界面(例えば,Si-SiO_(2)界面)における量子井戸幅の実質的に1/10倍?100倍の範囲内である。本明細書中,以下,このことを「量子井戸寸法のオーダーである」と呼ぶ。1つの実行様態において,前記メサの幅240は,本体領域225とゲート絶縁体領域220との間の界面(例えば,Si-SiO_(2)界面)において形成された量子井戸幅の約2倍である。1つの実行様態において,前記メサの幅240は,およそ0.03?1.0μmである。ゲート絶縁体領域220は,ゲート領域215およびドリフト領域230間ならびにゲート領域215およびドレイン領域235間において,肉厚部位を含む。ゲート絶縁体領域220はまた,ゲート領域215および本体領域225間において,肉薄部位を含む。絶縁体領域220の肉厚部位の深さは,図3に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域225の近隣のドリフト領域230内において実質的に横方向となるように,選択される。オフ状態における本体領域225の近隣のドリフト領域230中の実質的に横方向の電界により,ドリフト領域230内の電荷が実質的に空乏化される。1つの実行様態において,ゲート絶縁体領域220の肉厚部位の深さ245は,実質的に0.1?4.0μmの範囲内である。」

「【0019】
ゲート領域215のソース/本体領域210/225に対する電位が装置200の閾電圧を上回った場合,伝導チャネルがゲート絶縁体領域220の周辺に沿って本体領域225内に誘導される。その後,TMSOFET200は,ドレイン領域235とソース領域210との間で電流を伝導させる。その結果,前記装置はON状態となる。」

「【0020】
前記本体領域のメサ幅が量子井戸寸法のオーダーになると,ON状態においてシリコン界面が逆転しているため,メサ中の本体領域内において相当の移動度を有する高密度の電子(?1e18cm-3から1e20cm-3)が溢れる。本体領域内におけるON状態時において二次元電子ガス(2DEG)の形成が発生し,ゲートドレイン領域の漏れ電界(fringing electric field)に起因して,肉薄メサ構造内のエピタキシャル層内において蓄積層の形成が発生する。前記本体領域はより低濃度でドープすることが可能であるため,ON状態時におけるこの領域内のキャリア移動度に対するイオン化不純物散乱による影響が低下する。ON状態時において,前記肉薄メサ内の本体領域のSi-Si02界面に形成された三角形の量子井戸によって,本体領域が高密度の電子で溢れる。図7に,図4中の切断線AA’に沿ったON状態の電子濃度(V_(GS)=10V)と,図5中の切断線BB’に沿ったON状態の電子濃度(V_(GS)=10V)との比較を示す。」

「【0021】
ゲート領域215の電位が閾電圧を下回った場合,チャネルの誘導が停止する。その結果,ドレイン領域235とソース領域210との間に電界が付加されても,装置200内には大きな電流は全く流れなくなる。そのため,装置200はオフ状態となり,ゲートドレイン電界による支援を伴って本体領域225およびドレイン領域235によって形成された接合により,ソースおよびドレインに亘って付加された電圧が支持される。
【0022】
オフ状態においては,ゲートおよびドレイン領域間の電圧の存在に起因して,ゲート領域とドレイン領域との間のゲート絶縁体の肉厚部位に沿って垂直電界が発生する。この垂直電界は,特定の横方向距離「L」内で実質的に低い値へと低下して,ゲート領域の横方向縁部を越える。ゲート縁部からの横方向距離「L」内の電界低下値は,当該領域内に存在する材料によって異なる。所与の装置200について,ゲート領域215,ドリフト領域230およびドレイン領域235の配置および寸法は,メサドリフト領域230内のゲートおよびドレイン間の電圧に起因する垂直電界の値が大きくなるように,選択される。前記メサ領域内のゲートドレイン電界の横方向成分により,当該領域内に存在する電荷の空乏化が支援され,これにより,図8中の例示的TMOSFET(図4)の絶縁破壊条件下の全電界ベクトルによって示すように,前記メサ内の有効電荷の電場誘起低下(field induced reduction)が可能となる。このようにして,狭幅のメサ内においてゲートドレイン電界によって誘起された有効電荷低下が発生することにより,所与の降伏電圧に対するドリフト領域内のドーピング濃度が増加する。電界が横方向において有意に低下していない領域内においてメサが量子井戸寸法のオーダーでありかつゲートドレインキャパシタ縁部に十分近接している限り,ゲートドレイン垂直電界が横方向に有効にシリコン内へと移動する。」

「【0034】
本技術の実施形態は,漏れゲートドレイン電界(fringing gate-drain electric field)を有利に用いることにより,低オン状態抵抗を有利に達成する。メサ内のドリフト領域のドーピング濃度を有利に増加させることが可能であり,p-n接合降伏電圧の低下も,平面p-n接合理論によって予測される場合よりも低くなる。メサ幅により,前記メサ内のp-n接合の降伏電圧と前記メサ内のドーピングとの間の関係が有利に制御される。加えて,オフ状態におけるゲートとドレインとの間の漏れ磁場によりメサ内のドリフト領域電荷の空乏化が支援され,これにより,所与の降伏電圧におけるドリフト領域のドーピングをより高濃度とすることができる。さらに,ゲートとドレインとの間のゲート絶縁体の厚さにより,ドリフト領域ドーピング濃度が上昇した場合でも,さらなるゲート電荷上昇無く,実質的に一定の降伏電圧が得られる。その結果,低オン抵抗ゲート電荷生成が可能となる。」

「【0036】
本文書は,少なくとも以下のコンセプトを開示する。
<途中省略>
コンセプト7.オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により,前記メサ内のドリフト領域電荷の空乏が支援され,これにより,実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる,コンセプト1のトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。
<途中省略>
コンセプト12.トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって,
ドレイン領域と,
複数のメサであって,前記複数のメサはそれぞれ,ドリフト領域および本体領域を含み,複数のゲート領域間に配置され,前記メサの幅は,前記ゲート絶縁体領域と前記本体領域との間の界面における量子井戸寸法のオーダーである,複数のメサと,
前記ゲート領域と,前記本体領域,前記ドリフト領域,および前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって,前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域の厚さに起因して,オフ状態においてゲートトゥードレイン電界が発生し,前記ゲートトゥードレイン電界は,前記ドリフト領域内において実質的に横方向である,複数のゲート絶縁体領域と,
を含む,トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。」

図3からは,上記摘記を参酌すれば,以下の事項を見て取ることができる。
「ソース領域210と,左右のゲート領域215と,左右のゲート絶縁体領域220と,前記左右のゲート絶縁体領域220に挟まれた本体領域225と,前記本体領域225の下方のドリフト領域230と,前記ドリフト領域230の下方のドレイン領域235とを含むTMOSFET200であって,
前記左右のゲート絶縁体領域220は,前記左右のゲート領域215をそれぞれ包囲し,各ゲート領域215を周囲の領域から電気的に絶縁し,前記ソース領域210,前記本体領域220および前記ドリフト領域230は,ゲート/ゲート絶縁体構造215および220間のメサ内に配置され,
前記ドレイン領域235が,前記ゲート/ゲート絶縁体構造215および220間のメサ内まで延び,前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び,
前記左右のゲート領域215が連結されて,装置200の共通ゲートが形成され,
前記本体領域225が,前記ソース領域210へと連結される,オフ状態のTMOSFET200を説明する拡大断面図において,
前記左右のゲート領域215のそれぞれの底面から,前記ゲート領域215の底面に接するゲート絶縁体領域220に向けて,3本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり,これら3本の実線はその後前記メサが位置する方向に曲がり,前記本体領域225の近隣の前記ドリフト領域230内を実質的に横方向に貫通することで,前記左右のゲート領域215の底面をそれぞれ結ぶ,並行する3本の実線が描かれていること。」

実施可能要件についての検討(その1)
(ア)請求項1の「その厚みは,オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり」との記載は,下記の「(2)エ 特許請求の範囲の明確性要件についての検討(その2)」で検討するように,発明を明確に特定するものとは認められないが,仮に,前記記載を,審判請求人が,審判請求書の請求の理由で主張するように,「・・・『『ゲートトゥードレイン電界が』『水平方向になる』は,『ゲート』から『ドレイン』に向かう電界によって形成される等電位面が水平方向になることを意味すると認められる。』とも記載されている。出願人の意図もその通りであり,また,本願の明細書及び図面に接する当業者であればそのように理解するものと考えられるので,発明の詳細な説明は当業者が請求項1乃至13(補正後の請求項1乃至11)に係る発明を実施することができる程度に明確かつ十分に記載されたものであり,特許法第36条第4項第1号に規定する要件を満たすものであると思料する。」として検討しても,本願の発明の詳細な説明の記載は,本願補正発明1を,当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。その理由は以下のとおりである。

(イ)すなわち,上記イのとおり,発明の詳細な説明の【0016】には,以下の記載がある。
「絶縁体領域220の肉厚部位の深さは,図3に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域225の近隣のドリフト領域230内において実質的に横方向となるように,選択される。オフ状態における本体領域225の近隣のドリフト領域230中の実質的に横方向の電界により,ドリフト領域230内の電荷が実質的に空乏化される。」
そして,上記(ア)のとおり,審判請求人の主張に基づいて,前記「『ゲートトゥードレイン電界が』『水平方向になる』」を,「ゲート」から「ドレイン」に向かう電界によって形成される等電位面が水平方向になることを意味するものと解すると,本願の図3に示された「前記左右のゲート領域215のそれぞれの底面から,前記ゲート領域215の底面に接するゲート絶縁体領域220に向けて,3本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり,これら3本の実線はその後前記メサが位置する方向に曲がり,前記本体領域225の近隣の前記ドリフト領域230内を実質的に横方向に貫通することで,前記左右のゲート領域215の底部をそれぞれ結ぶ,並行する3本の実線」は,「ゲート」から「ドレイン」に向かう電界によって形成される「等電位面」を表すものとなる。
すなわち,審判請求人の主張に基づけば,本願補正発明1は,本願の図3に描画される3本の実線のとおりに,オフ状態の装置内の「ゲート」から「ドレイン」に向かう電界によって形成される「等電位面」が実質的に水平方向となるように,ゲート領域とドレイン領域との間のゲート絶縁体領域の厚さを選択することにより,前記ドリフト領域内の電荷を空乏化し,かつ,降伏電圧に影響を与える発明であると理解される。

(ウ)一方,本願の図3には,本体領域225の近隣のドリフト領域230内で実質的に横方向となる「等電位面」を示す3本の実線が,ゲート領域215の底面と,ゲート領域215の底面と接するゲート絶縁体領域220との界面においては,左右に僅かな間隔を隔てて,ゲート領域215の底面から略垂直下方向に垂れ下がる構造を示すことが示されている。

(エ)してみると,本願補正発明1を実施するためには,本願の図3に3本の実線で示されるように,オフ状態の装置内の本体領域225の近隣のドリフト領域230内において実質的に横方向となるよう「等電位面」を形成することを要し,このことは,すなわち,ゲート領域215の底面と,ゲート領域215の底面と接するゲート絶縁体領域220との界面において,ゲート領域215の底面から略垂直下方向に向かって垂れ下がる構造を示す「等電位面」が形成される条件が満たされるように,ゲート領域とドレイン領域との間のゲート絶縁体領域の厚さを選択することを要することを意味するものといえる。

(オ)他方,「等電位面(静電場の)」とは,「電位の等しい点でつくられる面。静電場ではある点での電場の方向はその点を通る等電位面に垂直である。」(「岩波 理化学辞典」第5版),また,「電場」とは,「電界ともいう。」(「岩波 理化学辞典」第5版)ことから,等電位面の面上における電界の方向(当該電界に点電荷Qを置いた場合に,当該点電荷に働く静電力Fの方向)が,当該面に垂直であることは技術常識といえる。

(カ)そうすると,オフ状態の装置内の本体領域225の近隣のドリフト領域230内において実質的に横方向となるよう「等電位面」を形成するための前記(エ)の条件を満たすためには,図3の3本の実線が示すように,ゲート領域215の底面においては,略垂直下方向に向かって垂れ下がる構造を示す「等電位面」を形成することが必要であると認められる。
しかしながら,発明の詳細な説明には,ゲート領域215の底面に,本願の図3に示す構造を有する「等電位面」を形成するために必要なゲート領域とドレイン領域との間のゲート絶縁体領域の厚さをどのような手順で算出するかについて,具体的な手順が何ら記載されていない。
また,ゲート領域は,通常は,導電材料で形成され,内部に電界が存在することは想定されないから,その底面において,略垂直な構造を有する「等電位面」を形成することは当業者が技術常識に基づいて直ちになし得たことであるとも認められない。

(キ)すなわち,本願明細書の発明の詳細な説明は,本願補正発明1について,当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。
そして,同様の理由により,本願の発明の詳細な説明は,本願補正発明1を引用する本願補正発明2ないし11についても,当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。

(ク)むすび
したがって,本願明細書の発明の詳細な説明は,特許法第36条第4項第1号に規定する要件に適合しないものであり,本願補正発明1ないし11は,特許法第36条第4項第1号の規定により,特許出願の際独立して特許を受けることができないものである。

実施可能要件についての検討(その2)
(ア)「磁場」とは,「磁界ともいう。磁石相互間,電流相互間あるいは磁石と電流との間にはたらく力の場をいう。」(「岩波 理化学辞典」第5版)である。そして,「漏れ磁場」は,これら磁石や電流によって局所空間に発生させられた磁場が,それ以外の空間に漏れたことによって生じた磁場という程度の技術的意義を有する用語として,日本国において通常用いられているものと認められる。
さらに,上記イのとおり,本願明細書には,本願補正発明9の発明特定事項である「漏れ磁場」を,前記の通常用いられている用法とは異なる意味で用いることを定義する特段の記載は存在しない。
したがって,本願補正発明9は,その発明特定事項である「漏れ磁場」が,前記通常の技術的意義を有するものとして理解される。

(イ)そこで,前記理解に基づいて,本願の発明の詳細な説明の記載及び図面を検討すると,本願の発明の詳細な説明の記載及び図面には,磁場を発生させる「磁石」を,「トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)」の内部あるいは外部に設けた構造は記載されていない。
さらに「オフ状態」においては,「トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)」には,電流が流れないから,電流に起因する磁場が,「トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)」の内部あるいは外部に発生するともいえない。
してみれば,本願補正発明9における「漏れ磁場」を,「オフ状態における」「トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)」の「前記ゲート領域と前記ドレイン領域との間」に,どのようにして生じさせることができるのか,当業者が,発明の詳細な説明の記載及び図面からは理解することができない。

(ウ)すなわち,本願明細書の発明の詳細な説明は,本願補正発明9について,当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。
そして,同様の理由により,本願の発明の詳細な説明は,本願補正発明9を引用する本願補正発明10及び11についても,当業者がその実施をすることができる程度に明確かつ十分に記載したものとは認められない。

(エ)むすび
したがって,本願明細書の発明の詳細な説明は,特許法第36条第4項第1号に規定する要件に適合しないものであり,本願補正発明9ないし11は,特許法第36条第4項第1号の規定により,特許出願の際独立して特許を受けることができないものである。

(オ)審判請求人の主張について
審判請求人は,審判請求書の請求の理由において,以下のように主張する。
「(3-2-2)「漏れ磁場」について
拒絶査定の理由によると,「MOSFETのゲートとドレインとの間に「漏れ磁場」がどのようにして発生するのかについては本願の出願時(優先日)の時点で技術常識であ」る,という出願人の主張は採用できない,とされている。
しかしながら,本願明細書の段落0020には,「前記メサ領域内のゲートドレイン電界の横方向成分により,当該領域内に存在する電荷の空乏化が支援され,これにより,図8中の例示的TMOSFET(図4)の絶縁破壊条件下の全電界ベクトルによって示すように,前記メサ内の有効電荷の電場誘起低下(field induced reduction)が可能となる。」と記載されており,MOSFETのゲートとドレインとの間に「漏れ磁場」がどのようにして発生するのかについての説明がなされている。
従って,本願の発明の詳細な説明は当業者が請求項11(補正後の請求項9)に係る発明を実施することができる程度に明確かつ十分に記載されたものであり,特許法第36条第4項第1号に規定する要件を満たすものであると思料する。」
しかしながら,審判請求人の主張する【0020】には,「漏れ磁場」の用語自体が含まれておらず,また,技術常識を踏まえて検討しても,前記【0020】の記載から,「漏れ磁場」の発生する理由を理解することはできない。
したがって,審判請求人の前記主張は採用することができない。

(2)特許法第36条第6項第2号(特許請求の範囲の明確性要件)について
ア 本願補正発明1
本件補正発明1は,上記1(1)に記載したとおりのものである。請求項1を以下再掲する。
「【請求項1】
トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって,
ドレイン領域と,
複数のメサであって,前記複数のメサはそれぞれ,
複数のドリフト領域のうちの一つ,および
複数の本体領域のうちの一つであって,それぞれの本体領域は,複数の隣接するゲート領域間に配置され,かつ,前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された,前記複数の本体領域の一つ,を含み,
前記メサの幅は,およそ0.03?1.0ミクロン(μm)であり,また,前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり,これにより,ON状態において前記本体領域が電荷で溢れる,前記複数のメサと,
前記ゲート領域と前記本体領域との間,前記ゲート領域と前記ドリフト領域との間,および,前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって,前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く,
前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は,前記ドリフト領域の上部から底部までと実質的に同じ深さであり,前記ゲート領域とドレイン領域との間と実質的に同じ深さであり,およそ0.1?4.0ミクロン(μm)の厚みを有し,その厚みは,オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になるように選択されるものであり,これにより前記ドリフト領域内の電荷を空乏化し,かつ,降伏電圧に影響を与える,前記複数のゲート絶縁体領域と,
を含む,トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。」

イ 本願明細書の発明の詳細な説明に記載された事項
本願明細書の発明の詳細な説明には,上記(1)イに示した記載がある。

ウ 特許請求の範囲の明確性要件についての検討(その1)
(ア)請求項1には「前記ゲート領域と前記本体領域との間,前記ゲート領域と前記ドリフト領域との間,および,前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって,前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く」と記載されている。
しかしながら,請求項1の前記「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く」との記載と,前記「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く」との記載は,請求項1に係るトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)の「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分」について,「厚く」かつ「薄く」という相反する両立し得ない構成を備えることを特定するものである。
してみれば,請求項1の記載に基づいて,一の発明を明確に把握することができないから請求項1の記載は,特許を受けようとする発明を明確に記載したものであるとは認められない。

(イ)なお,当該箇所の補正の根拠として,審判請求人は,審判請求書の請求の理由において以下のように主張する。
「また,請求項1において,『前記ゲート領域と前記本体領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く,前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は厚く,』との記載を追加した。この補正は,例えば,出願当初明細書段落0016の,『ゲート絶縁体領域220は,ゲート領域215およびドリフト領域230間ならびにゲート領域215およびドレイン領域235間において,肉厚部位を含む。ゲート絶縁体領域220はまた,ゲート領域215および本体領域225間において,肉薄部位を含む。』との記載,及び,図2の記載に基づく。ここで,前記ゲート領域及び前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分には,薄い部分と厚い部分があることを意味している。」

そこで,上記主張について検討すると,【0016】の「ゲート絶縁体領域220は,ゲート領域215およびドリフト領域230間ならびにゲート領域215およびドレイン領域235間において,肉厚部位を含む。ゲート絶縁体領域220はまた,ゲート領域215および本体領域225間において,肉薄部位を含む。」との記載からは,
(i)ゲート領域及びドリフト領域との間に配置されたゲート絶縁体領域の部分に厚い部分があること,
(ii)ゲート領域及びドレイン領域との間に配置されたゲート絶縁体領域の部分に厚い部分があること,
(iii)ゲート領域及び本体領域との間に配置されたゲート絶縁体領域の部分に薄い部分があることが,それぞれ理解されるが,
上記記載から,ゲート領域及びドリフト領域との間に配置されたゲート絶縁体領域の部分に薄い部分があるとは読み取ることはできない。

一方,上記「2(1)イ」において検討した図3の記載事項に照らして,審判請求人が補正の根拠として主張する図2からは,
「前記ソース領域210,前記本体領域220および前記ドリフト領域230は,ゲート/ゲート絶縁体構造215および220間のメサ内に配置され,
前記ドレイン領域235が,前記ゲート/ゲート絶縁体構造215および220間のメサ内まで延び,前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び」るTMOSFET200において,
前記ドリフト領域230の内の「前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び」た領域に存在する部分と,ゲート領域215との間に,薄いゲート絶縁体領域が存在する構造を見て取ることができる。

しかしながら,図2の「前記ドリフト領域230の内の『前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び』た領域に存在する部分と,ゲート領域215との間に,薄いゲート絶縁体領域が存在する構造」は,図2に係るTMOSFET200の,「前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び」る構造を前提としたものである。

しかも,本願の【0014】の「1つの実行様態において,ドレイン領域235は,図2に示すように,ゲート/ゲート絶縁体構造215および220間のメサ内まで延び得る。別の実行様態において,ドリフト領域230は,ゲート/ゲート絶縁体構造215および220間のメサを越えて延び得る。」との記載に照らして,ドリフト領域230が,ゲート/ゲート絶縁体構造215および220間のメサを越えて延びる構造は,本願明細書に記載された発明の,実行様態の一つの例示にすぎないものと理解される。

他方,補正後の請求項1には,「複数の本体領域のうちの一つであって,それぞれの本体領域は,複数の隣接するゲート領域間に配置され,かつ,前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された,前記複数の本体領域の一つ,を含み」及び「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は,前記ドリフト領域の上部から底部までと実質的に同じ深さであり,前記ゲート領域とドレイン領域との間と実質的に同じ深さであり」と記載されており,当該記載は,本体領域の下部の深さ(すなわち,ドリフト領域の上部の深さ)と,ゲート領域の下部の深さが実質的に同じであること,すなわち,ドリフト領域230が,ゲート/ゲート絶縁体構造215および220間のメサを「越えて延びない」ことを特定するものと認められる。
そして,本体領域の下部の深さ(すなわち,ドリフト領域の上部の深さ)と,ゲート領域の下部の深さが実質的に同じである場合,すなわち,ドリフト領域230が,ゲート/ゲート絶縁体構造215および220間のメサを「越えて延びない」場合には,「前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び」た領域は存在しないから,前記「前記ドリフト領域230の内の『前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び』た領域に存在する部分と,ゲート領域215との間」の「薄いゲート絶縁体領域」もまた存在し得ないことは明らかである。

してみれば,仮に,審判請求人の前記箇所の補正が,図2の前記構造を意図したものであるとしても,補正後の請求項1の「前記ゲート領域と前記ドリフト領域との間に配置された前記複数のゲート絶縁体領域の部分は薄く」との記載と,「複数の本体領域のうちの一つであって,それぞれの本体領域は,複数の隣接するゲート領域間に配置され,かつ,前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された,前記複数の本体領域の一つ,を含み」及び「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は,前記ドリフト領域の上部から底部までと実質的に同じ深さであり,前記ゲート領域とドレイン領域との間と実質的に同じ深さであり」との記載とは,両立し得ない技術的事項であるから,補正後の請求項1に係るトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)の構造を一義的に理解することができない。
したがって,請求項1の前記記載は,第三者に不測の不利益を及ぼすほどに不明確であると認められる。

(ウ)すなわち,請求項1の記載は,当該請求項に係る発明を明確に記載したものとは認められない。
そして,同様の理由により,請求項1を引用する請求項2ないし11の各請求項にも,当該各請求項に係る発明が明確に記載されているとは認められない。

(エ)むすび
したがって,補正後の特許請求の範囲の請求項1ないし11は,特許法第36条第6項第2号に規定する要件に適合しないものであり,本願補正発明1ないし11は,特許法第36条第6項第2号の規定により,特許出願の際独立して特許を受けることができないものである。

エ 特許請求の範囲の明確性要件についての検討(その2)
(ア)請求項1には「オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になる」と記載されている。
そして,「電場」とは,「電界ともいう。電荷の空間分布により,そのまわりの空間の状態が変化する。その状態を空間に電場が存在するという。各点での電場の大きさは,その点に単位電荷をおいたときに働く力で定義されベクトル量である。」(「岩波 理化学辞典」第5版)とされている。
そうすると,本願補正発明1は,請求項1の前記記載によって,オフ状態におけるゲート・ドレイン間の電圧により,ドリフト領域内の空間の状態が,水平方向となるように変化することを特定しようとするものと解される。
しかしながら,請求項1の記載のみからは,電界が「水平方向になる」が,ドリフト領域内における電界のどのような状態を特定するのかを理解することができない。

(イ)そこで,発明の詳細な説明の記載及び図面を検討すると,以下の記載がある。
「【0016】
ゲート/ゲート絶縁体構造215および220間のメサの幅240は,ON状態の装置(例えば,閾電圧を越えたV_(GS))内に形成された本体領域225とゲート絶縁体領域220との間の界面(例えば,Si-SiO_(2)界面)における量子井戸幅の実質的に1/10倍?100倍の範囲内である。本明細書中,以下,このことを「量子井戸寸法のオーダーである」と呼ぶ。1つの実行様態において,前記メサの幅240は,本体領域225とゲート絶縁体領域220との間の界面(例えば,Si-SiO_(2)界面)において形成された量子井戸幅の約2倍である。1つの実行様態において,前記メサの幅240は,およそ0.03?1.0μmである。ゲート絶縁体領域220は,ゲート領域215およびドリフト領域230間ならびにゲート領域215およびドレイン領域235間において,肉厚部位を含む。ゲート絶縁体領域220はまた,ゲート領域215および本体領域225間において,肉薄部位を含む。絶縁体領域220の肉厚部位の深さは,図3に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域225の近隣のドリフト領域230内において実質的に横方向となるように,選択される。オフ状態における本体領域225の近隣のドリフト領域230中の実質的に横方向の電界により,ドリフト領域230内の電荷が実質的に空乏化される。1つの実行様態において,ゲート絶縁体領域220の肉厚部位の深さ245は,実質的に0.1?4.0μmの範囲内である。」

図3からは,上記摘記を参酌すれば,以下の事項を見て取ることができる。
「ソース領域210と,左右のゲート領域215と,左右のゲート絶縁体領域220と,前記左右のゲート絶縁体領域220に挟まれた本体領域225と,前記本体領域225の下方のドリフト領域230と,前記ドリフト領域230の下方のドレイン領域235とを含むTMOSFET200であって,
前記左右のゲート絶縁体領域220は,前記左右のゲート領域215をそれぞれ包囲し,各ゲート領域215を周囲の領域から電気的に絶縁し,前記ソース領域210,前記本体領域220および前記ドリフト領域230は,ゲート/ゲート絶縁体構造215および220間のメサ内に配置され,
前記ドレイン領域235が,前記ゲート/ゲート絶縁体構造215および220間のメサ内まで延び,前記ドリフト領域230が,前記ゲート/ゲート絶縁体構造215および220間のメサを越えて延び,
前記左右のゲート領域215が連結されて,装置200の共通ゲートが形成され,
前記本体領域225が,前記ソース領域210へと連結される,オフ状態のTMOSFET200を説明する拡大断面図において,
前記左右のゲート領域215のそれぞれの底面から,前記ゲート領域215の底面に接するゲート絶縁体領域220に向けて,3本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり,これら3本の実線はその後前記メサが位置する方向に曲がり,前記本体領域225の近隣の前記ドリフト領域230内を実質的に横方向に貫通することで,前記左右のゲート領域215の底面をそれぞれ結ぶ,並行する3本の実線が描かれていること。」

(ウ)すなわち,請求項1の前記「オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になる」との発明特定事項は,発明の詳細な説明の【0016】において,「図3に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域225の近隣のドリフト領域230内において実質的に横方向となる」と説明され,さらに,前記【0016】で引用する図3には,「左右のゲート領域215のそれぞれの底面から,前記ゲート領域215の底面に接するゲート絶縁体領域220に向けて,3本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下がり,これら3本の実線はその後前記メサが位置する方向に曲がり,前記本体領域225の近隣の前記ドリフト領域230内を実質的に横方向に貫通することで,前記左右のゲート領域215の底面をそれぞれ結ぶ,並行する3本の実線」が描かれていることが読み取れる。

(エ)しかしながら,図3に示された3本の実線は,左右のゲート領域215の底面を結ぶものであるから,「ゲート・ドレイン間の電圧による電界」の状態を示す電気力線(「電場の力線。分極電荷を含めて,正の電荷から出発して力の方向が電場内の各点で電場の接線方向をとり負の電荷で終わる曲線。」「岩波 理化学辞典」第5版)であるとは認められない。

(オ)さらに,「オフ状態におけるゲート・ドレイン間の電圧による電界」が,図3のゲート領域215の底面と,これに対向するドレイン領域235の上面との間に存在することから,図3のゲート領域215の底面近傍には垂直方向の電場(電界)が存在することが明らかである。
してみれば,ゲート領域215の底面近傍において,等電位面は,前記ゲート領域215の底面と平行に,すなわち,水平に形成されるから,図3の前記「左右のゲート領域215のそれぞれの底面から,前記ゲート領域215の底面に接するゲート絶縁体領域220に向けて,3本の実線がそれぞれ左右に僅かな間隔を隔てて略垂直下方向に垂れ下が」る3本の実線が,等電位面を示すものであるとも認められない。

(カ)以上のとおりであるから,請求項1の「オフ状態におけるゲート・ドレイン間の電圧による電界が前記ドリフト領域内において水平方向になる」と記載は,発明の詳細な説明の記載及び図面を参酌しても,ドリフト領域内における電界のどのような状態を特定するのかを理解することができない。

(キ)してみれば,請求項1の記載に基づいて,一の発明を明確に把握することができないから請求項1の記載は,当該請求項に係る発明を明確に記載したものとは認められない。
そして,同様の理由により,請求項1を引用する請求項2ないし11の各請求項にも,当該各請求項に係る発明が明確に記載されているとは認められない。

(ク)むすび
したがって,補正後の特許請求の範囲の請求項1ないし11は,特許法第36条第6項第2号に規定する要件に適合しないものであり,本願補正発明1ないし11は,特許法36条第6項第2号の規定により,特許出願の際独立して特許を受けることができないものである。

3 本件補正についてのむすび
よって,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって,上記補正の却下の決定の結論のとおり決定する。

第3 本願発明について
平成29年9月19日にされた手続補正は,上記のとおり却下されたので,本願の請求項に係る発明は,平成27年4月27日にされた手続補正により補正された特許請求の範囲の請求項1ないし13に記載された事項により特定されるものであるところ,その請求項1及び請求項11に係る発明(以下「本願発明1」及び「本願発明11」という。)は,その請求項1及び請求項11に記載された事項により特定される以下のとおりのものである。
「【請求項1】
トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)であって,
ドレイン領域と,
複数のメサであって,前記複数のメサはそれぞれ,
複数のドリフト領域のうちの一つ,および
複数の本体領域のうちの一つであって,それぞれの本体領域は,複数の隣接するゲート領域間に配置され,かつ,前記隣接するゲート領域の上部から下部までと実質的に同じ深さに配置された,前記複数の本体領域の一つ,を含み,
前記メサの幅は,前記本体領域中のゲート絶縁体領域と前記本体領域との間の界面の辺りに形成された量子井戸の寸法のオーダーであり,これにより,ON状態において前記本体領域が電荷で溢れる,前記複数のメサと,
前記ゲート領域と前記本体領域との間,前記ゲート領域と前記ドリフト領域との間,および,前記ゲート領域と前記ドレイン領域との間に配置された複数のゲート絶縁体領域であって,
前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域は,オフ状態におけるゲートトゥードレイン電界が前記ドリフト領域内において水平方向になるような厚みを有し,これにより前記ドリフト領域内の電荷を空乏化する,前記複数のゲート絶縁体領域と,
を含む,トレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。」

「【請求項11】
オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により,前記メサ内のドリフト領域電荷の空乏化が支援され,これにより,実質的に一定な降伏電圧のための前記ドリフト領域内のより高いドーピングが得られる,請求項1から10のいずれかのトレンチ金属酸化物半導体電界効果トランジスタ(TMOSFET)。」

第4 原査定の拒絶の理由
拒絶査定の理由である,平成28年5月23日付け拒絶理由通知の理由は,概略,次のとおりのものである。

・理由3,4
請求項1には「オフ状態におけるゲートトゥードレイン電界が前記ドリフト領域内において水平方向になる」と記載され,発明の詳細な説明の0016段落には「図3に示すようにオフ状態の装置内のゲートトゥードレイン電界が本体領域225の近隣のドリフト領域230内において実質的に横方向となるように,選択される。」と記載されている。
しかし,図3に図番310で示された線は,ゲート間に延びている点で,「ゲートトゥードレイン電界」を表すとは認められず,また,図3に他に「横方向」の「ゲートトゥードレイン電界」が示されているとも認められない。よって,絶縁体領域の肉厚部位の深さを選択することにより,「本体領域」の近隣の「ドリフト領域」内に実質的に横方向の「ゲートトゥードレイン電界」を発生できることを理解できない。
したがって,この出願の発明の詳細な説明は,当業者が請求項1ないし13に係る発明を実施することができる程度に明確かつ十分に記載されたものでないから,本願は,発明の詳細な説明の記載が特許法36条4項1号に規定する要件を満たしていない。

さらに,上記のとおりであるから,請求項1に記載された「前記ゲート領域と前記ドレイン領域との間の前記ゲート絶縁体領域」の「厚み」と,「オフ状態におけるゲートトゥードレイン電界」が「前記ドリフト領域内において水平方向になる」こととの関係が不明であるから,請求項1に係る発明は明確ではない。請求項1を引用する請求項2ないし13に係る発明についても同様である。
したがって,本願は,請求項1ないし13の記載が特許法第36条第6項第2号に規定する要件を満たしていない。

・理由3
請求項11には,「オフ状態における前記ゲート領域と前記ドレイン領域との間の漏れ磁場により」と記載されており,発明の詳細な説明の0034段落には「オフ状態におけるゲートとドレインとの間の漏れ磁場によりメサ内のドリフト領域電荷の空乏化が支援され」と記載されている。しかし,MOSFETのゲートとドレインとの間に「漏れ磁場」がどのようにして発生するのかについて発明の詳細な説明に記載されておらず,出願時の技術常識から明らかともいえない。
したがって,この出願の発明の詳細な説明は,当業者が請求項11に係る発明を実施することができる程度に明確かつ十分に記載されたものでないから,本願は,発明の詳細な説明の記載が特許法第36条第4項第1号に規定する要件を満たしていない。

第5 当審の判断
1 特許法第36条第4項第1号違反について
上記第2の2(1)ウ及びエと同様の理由により,本願明細書の発明の詳細な説明は,当業者が請求項1及び請求項11に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。
また,請求項2ないし13,及び,請求項12,13は,それぞれ,請求項1及び請求項11を引用するから,本願明細書の発明の詳細な説明は,当業者が請求項2ないし13及び請求項12,13に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。
したがって,本願は,発明の詳細な説明の記載が特許法第36条第4項第1号に規定する要件に適合しない。

2 特許法第36条第6項第2号違反について
上記第2の2(2)エと同様の理由により,請求項1に係る発明は明確ではない。さらに,請求項1を引用する請求項2ないし13に係る発明についても同様である。
したがって,本願は,請求項1ないし13の記載が特許法第36条第6項第2号に規定する要件を満たしていない。

第6 むすび
以上のとおり,本願は,発明の詳細な説明の記載が特許法第36条第4項第1号に規定する要件を満たしておらず,特許請求の範囲の記載が同条第6項第2号に規定する要件を満たしていないから,拒絶すべきものである。

よって,結論のとおり審決する。
 
別掲
 
審理終結日 2018-05-21 
結審通知日 2018-05-22 
審決日 2018-06-14 
出願番号 特願2015-67767(P2015-67767)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 536- Z (H01L)
P 1 8・ 537- Z (H01L)
最終処分 不成立  
前審関与審査官 棚田 一也  
特許庁審判長 飯田 清司
特許庁審判官 加藤 浩一
小田 浩
発明の名称 トレンチ金属酸化物半導体電界効果トランジスタ  
代理人 舛谷 威志  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ