• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 発明同一  H03F
管理番号 1349648
異議申立番号 異議2018-700346  
総通号数 232 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2019-04-26 
種別 異議の決定 
異議申立日 2018-04-25 
確定日 2019-01-07 
異議申立件数
訂正明細書 有 
事件の表示 特許第6219282号発明「増幅器及び放射線検出器」の特許異議申立事件について、次のとおり決定する。 
結論 特許第6219282号の明細書、特許請求の範囲を訂正請求書に添付された訂正明細書、特許請求の範囲のとおり、訂正後の請求項〔1?9〕について訂正することを認める。 特許第6219282号の請求項2乃至9に係る特許を維持する。 特許第6219282号の請求項1に係る特許についての特許異議の申立てを却下する。 
理由 1 手続の経緯
特許第6219282号の請求項1乃至9に係る特許についての出願は、2013年(平成25年)7月31日(優先権主張 平成24年8月2日)を国際出願日とする出願であって、平成29年10月6日にその特許権の設定登録がされ、その後、その特許について、平成30年4月25日に特許異議申立人石曽根良行により特許異議の申立てがされ、平成30年6月28日付けで取消理由が通知され、その指定期間内である平成30年9月21日に特許権者から意見書の提出及び訂正の請求があり、その訂正の請求に対して特許異議申立人石曽根良行から平成30年11月26日に意見書が提出されたものである。

2 訂正の適否についての判断
(1)訂正の内容
本件訂正請求による訂正の内容は以下のア?サのとおりである。
ア 特許請求の範囲の請求項1を削除する。
イ 特許請求の範囲の請求項2に「前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、
前記配線層は、
前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されていること
を特徴とする請求項1に記載の増幅器。」とあるのを、独立形式に改め、
「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが接続されるためのボンディングパッドと、
前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されていること
を特徴とする増幅器。」に訂正する。請求項2を引用する請求項3も同様に訂正する。
ウ 特許請求の範囲の請求項4に「前記増幅回路は、前記入力端に接続されたMOSFETを内蔵していることを特徴とする請求項1乃至3の何れか一つに記載の増幅器。」と記載されているのを「前記増幅回路は、前記入力端に接続されたMOSFETを内蔵していることを特徴とする請求項2又は3に記載の増幅器。」に訂正する。
エ 特許請求の範囲の請求項5に「前記増幅回路は、前記入力端に接続されたJFETを内蔵していることを特徴とする請求項1乃至3の何れか一つに記載の増幅器。」と記載されているのを「前記増幅回路は、前記入力端に接続されたJFETを内蔵していることを特徴とする請求項2又は3に記載の増幅器。」に訂正する。
オ 特許請求の範囲の請求項6に「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする請求項1乃至3の何れか一つに記載の増幅器。」と記載されているのを「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする請求項2又は3に記載の増幅器。」に訂正する。
カ 特許請求の範囲の請求項7に「放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項1乃至6の何れか一つに記載の増幅器とを備えることを特徴とする放射線検出器。」と記載されているのを、
「放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項2乃至6の何れか一つに記載の増幅器と
を備えることを特徴とする放射線検出器。」に訂正する。
キ 特許請求の範囲の請求項6に
「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること
を特徴とする請求項1乃至3の何れか一つに記載の増幅器。」とあるうち、請求項1を引用するものについて、独立形式に改め、
「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されており、
前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること
を特徴とする増幅器。」と記載し、新たに請求項8とする。
ク 特許請求の範囲の請求項7に「放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項1乃至6の何れか一つに記載の増幅器とを備えることを特徴とする放射線検出器。」とあるうち、請求項1を引用する請求項6を引用するものについて、「放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項8に記載の増幅器と
を備えることを特徴とする放射線検出器。」と記載し、新たに請求項9とする。
ケ 願書に添付した明細書の段落【0008】の記載を削除する。
コ 願書に添付した明細書の段落【0009】に、「本発明に係る増幅器は、前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、前記配線層は、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されていることを特徴とする。」と記載されているのを、「本発明に係る増幅器は、増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、半導体の基板を備え、前記増幅回路は、前記基板上に集積された集積回路として構成されており、外部のボンディングワイヤが接続されるためのボンディングパッドと、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、前記配線層は前記増幅回路の入力端に接続されており、前記導電層は前記増幅回路の出力端に接続されていることを特徴とする。」に訂正する。
サ 願書に添付した明細書の段落【0011】に
「本発明に係る放射線検出器は、放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する本発明に係る増幅器とを備えることを特徴とする。」と記載されているのを、
「本発明に係る増幅器は増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、半導体の基板を備え、前記増幅回路は、前記基板上に集積された集積回路として構成されており、外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、前記配線層は前記増幅回路の入力端に接続されており、前記導電層は前記増幅回路の出力端に接続されており、前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする。
本発明に係る放射線検出器は、放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する本発明に係る増幅器とを備えることを特徴とする。」に訂正する。
本件訂正請求は、一群の請求項〔1?9〕に対して請求されたものである。また、明細書に係る訂正は、一群の請求項〔1?9〕について請求されたものである。

(2)訂正の目的の適否、新規事項の有無、及び特許請求の範囲の拡張・変更の存否
上記アの訂正事項は、請求項1を削除するものであることから、特許請求の範囲の減縮を目的とするものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。
上記イの訂正事項は、請求項2を独立形式に改めるものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。請求項3についても同じである。
上記ウ?カの訂正事項は、請求項1を削除したことにより引用する請求項が減少したことによるものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。
上記キの訂正事項は、請求項6の請求項1を引用する部分だけを独立形式に改めるものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。
上記クの訂正事項は、請求項1を引用する請求項6だけを引用するように訂正するものであるから、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものではない。
上記ケの訂正事項は、上記アの特許請求の範囲の訂正に伴う明細書の訂正である。そうすると、上記ケの訂正は、明瞭でない記載の釈明を目的とする訂正であって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものでもない。
上記コの訂正事項は、上記イの特許請求の範囲の訂正に伴う明細書の訂正である。そうすると、上記コの訂正は、明瞭でない記載の釈明を目的とする訂正であって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものでもない。
上記サの訂正事項は、上記キの特許請求の範囲の訂正に伴う明細書の訂正である。そうすると、上記サの訂正は、明瞭でない記載の釈明を目的とする訂正であって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものでもない。

(3)小括
以上のとおりであるから、本件訂正請求による訂正は特許法第120条の5第2項ただし書第1号並びに第3号及び第4号に掲げる事項を目的とするものであり、かつ、同条第9項において準用する同法第126条第5項及び第6項までの規定に適合するので、訂正後の請求項〔1?9〕について訂正を認める。

3 訂正後の本件発明
本件訂正請求により訂正された訂正請求項1乃至9に係る発明(以下「本件発明1乃至9」という。)は、その特許請求の範囲の請求項1乃至9に記載された次の事項により特定されるとおりのものである。
本件発明1「(削除)」
本件発明2「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが接続されるためのボンディングパッドと、
前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されていること
を特徴とする増幅器。」
本件発明3「前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていること
を特徴とする請求項2に記載の増幅器。」
本件発明4「前記増幅回路は、前記入力端に接続されたMOSFETを内蔵していること
を特徴とする請求項2又は3に記載の増幅器。」
本件発明5「前記増幅回路は、前記入力端に接続されたJFETを内蔵していること
を特徴とする請求項2又は3に記載の増幅器。」
本件発明6「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること
を特徴とする請求項2又は3に記載の増幅器。」
本件発明7「放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項2乃至6の何れか一つに記載の増幅器と
を備えることを特徴とする放射線検出器。」
本件発明8「増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されており、
前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること
を特徴とする増幅器。」
本件発明9「放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項8に記載の増幅器と
を備えることを特徴とする放射線検出器。」

4 取消理由通知に記載した取消理由について
(1)取消理由の概要
訂正前の請求項1,4?5,7に係る特許に対して、当審が平成30年6月28日付けで特許権者に通知した取消理由の要旨は、次のとおりである。
訂正前の請求項1,4?5,7に係る発明は,本件特許の優先日前の日を優先日とする外国語特許出願であって,本件特許の優先日後に国際公開がされた甲第1号証に係る外国語特許出願(以下,「先願」という。)の国際出願日における国際出願の明細書、請求の範囲又は図面(以下,「先願明細書等」という。)に記載された発明と同一であり,しかも,本件特許の出願の発明者が先願に係る上記の発明をした者と同一ではなく,また本件特許の優先日の時において,その出願人が上記先願の出願人と同一でもないので,訂正前の請求項1,4?5,7に係る特許は特許法29条の2の規定に違反してされたものであり,取り消されるべきものである。

(2)甲号証の記載
甲第1号証(PCT/GB2012/051114号(国際公開第2012/156748号、当審訳としてファミリー文献である特表2014-519261号公報を参照した。))に係る外国語特許出願の国際出願日における国際出願の明細書、請求の範囲又は図面には次の記載がある。

まず、明細書11頁11?15行には、「It is noted here that this arrangement according to the example may be used to replace the arrangement shown in Figure 1 (whilst retaining the amplifier A and other associated electronics) to realise a charge-sensitive amplifier with a discrete FET having reduced parasitic capacitance.」(当審訳:例として記載した回路配置は、寄生容量を減少させたディスクリートFETで電荷検出増幅器を構成するよう(増幅器Aおよび他の関連する電子回路を維持しながら)図1に示された回路配置と置換できると理解できよう。)と記載されており、ここでいう、例とは、図3および図4に示される変形デバイスであるから、以下では、図3?4とその説明において記載が省略されている部分は、図1?2とその説明を用いて認定する。

ア 明細書1頁3?14行には、「Field of the invention The present invention relates to the field of radiation detection and imaging. In particular, the present invention relates to an apparatus for improving the performance of semiconductor radiation detectors for detection and measurement of energetic particles, such as x-ray photons. The inventive apparatus is in the form of a charge-sensitive amplifier for use in amplifying signals from a particle detector. The present invention finds particular advantage in x-ray detection systems where a Field Effect Transistor (FET) is bonded to a semiconductor detector element and used in a "charge-sensitive" amplifier configuration. The invention provides a method to reduce the overall capacitance and thus improve the resolution of the detector as a whole. 」(当審訳:技術分野 本発明は、放射線検出および像形成の技術分野に関し、特にエネルギー粒子、例えば,X線フォトンを検出し、測定する半導体放射線検出器の性能を改良するための装置に関する。本発明の装置は、粒子検出器からの信号を増幅するのに使用する電荷検出増幅器の形態となっている。本発明は、電界効果トランジスタ(FET)が、検出素子に結合されており、「電荷検出」増幅回路構造で使用されているX線検出システムで特別な利点を有する。本発明は、全体の容量を低減し、よって検出器全体の分解能を改善するための方法も提供するものである。)と記載されているから、甲第1号証は、電界効果トランジスタ(FET)を用いることを前提するものである。

イ 図3,4記載の変形デバイスには、図1に示された増幅器Aに相当する増幅器が配置されているといえ、該増幅器Aの入力側はボンドパッド601に接続され、出力側はフィードバックパッド607に接続されているから、図3において図示していない増幅器は、入力側はボンドパッド601’に出力側はフィードバックボンドパッド104に接続されているといえる。
明細書8頁27?30行には、「In use, signals from the detector such as an SDD are received at the input 609 and at the gate and are amplified by the amplifier A, resulting in an output 610 which is coupled via the capacitor 606 to the gate.」(当審訳:使用時には、入力端609およびゲートで検出器、例えばSDDからの信号が受信され、増幅器Aで増幅される。この結果出力信号が610が生じ、この出力信号は、コンデンサ606を介してゲートへ送られる。)と記載されており、該ゲートはFETのゲートであるから、該FET及び該増幅器Aは、SDDからの信号を受信して増幅するものといえる(以下、FET及び増幅器Aを、「増幅回路A」という。)。
明細書11頁8?10行には、「A layer of oxide 107 is positioned above the n+ layer 103. The gate bond pad 102 is formed from aluminium placed upon the layer of oxide 107, the oxide thereby forming the dielectric for the capacitor.」(当審訳:このn+層103の上方には、酸化膜107が位置している。この酸化膜107の上にはアルミから形成されたゲートボンドパッド102が置かれており、酸化膜は、コンデンサに対する誘電体を構成する。)と記載されているから、ゲートボンドパッド102並びに酸化膜107及びn+層103は、コンデンサ(以下、「コンデンサB」という。)を形成しているといえる。

まず、増幅回路Aの一端とコンデンサBの一端とについて検討する。
明細書8頁15?17行には、「Surrounding the drain pad and spaced therefrom in a concentric manner is a gate electrode 602. This is electrically connected via a short aluminium trace to a gate pad 603.」(当審訳:このドレインパッドを覆うと共に、このパッドから同心状に離間するようにゲート電極602が位置している。この電極は、短いアルミトレースを介して、ゲートパッド603に電気的に接続されている。)と記載されているから、図3,4記載の変形デバイスにおいても、同心状のゲート電極は、短いアルミトレースを介して、ゲートボンドパッド102に電気的に接続されているといえる。ゲートボンドパッド102はコンデンサBの一端であるから、上記増幅回路Aの一端であるFETの一端とコンデンサBの一端とは接続されているといえる。

次に、増幅回路Aの他端とコンデンサBの他端とについて検討する。
明細書11頁17?21行には、「Using conventional semiconductor lithographic processes, the feedback bond pad 104 (see Figure 1) is electrically connected by a metal trace 105 to the n+ layer 103 and the aluminium gate bond pad 102 is built on top of the oxide 107 so that the gate bond pad, oxide and underlying n+ region form a parallel plate capacitor.」(当審訳:従来の半導体リソグラフィープロセスを使用することにより、金属トレース105により、n+層103にフィードバックボンドパッド104(図3参照)が電気接続され、ゲートボンドパッド、酸化膜および下方のn+領域が並列プレートコンデンサを形成するよう酸化膜107の頂部にアルミゲートボンドパッド102が製造されている。)と記載されている。
明細書8頁21?22行には、「A second plate of the capacitor 606 is connected via a short trace to a feedback pad 607.」(当審訳:コンデンサ606の第2プレートは、短いトレースを介してフィードバックパッド607に接続されている。)と記載され、図1の記載からみて、増幅回路Aの他端である増幅器Aの他端は、フィードバックパッド607に接続されているといえる。図1記載のフィードバックパッド607は、図3記載のフィードバックボンドパッド104に対応するから、図3,4記載の変形デバイスにおいても、増幅回路Aの他端である増幅器Aの他端は、フィードバックボンドパッド104及び金属トレース105を介して、n+層103と接続されているといえる。ここで、該n+層103はコンデンサBの他端である。そうすると、コンデンサBの他端であるn+層103と、上記増幅回路Aの他端である該増幅器Aの他端とは、接続されているといえる。

したがって、上記増幅回路Aの一端と上記コンデンサBの一端が接続され、該増幅回路Aの他端と該コンデンサBの他端が接続されているから、該増幅回路Aと該コンデンサBは並列に接続されているといえる。

明細書12頁1?6行には、「In detector amplification systems that require a charge sensitive amplifier configuration, a feedback capacitor is essential. By integrating the feedback capacitor into the gate bond pad structure required for wire bonding, the parasitic capacitance of the gate bond pad can be avoided and this improves the noise performance of a radiation detector. 」(当審訳:電荷検出増幅器回路構造を必要とする検出器の増幅システムでは、フィードバックコンデンサが不可欠である。ワイヤボンディングに必要なゲートワイヤボンドパッド構造体内にフィードバックコンデンサを組み込むことにより、ゲートボンドパッドの寄生容量を解消し、これにより放射線検出器のノイズ性能を改善できる。)と記載されているから、上記コンデンサBは、フィードバックコンデンサといえる。
よって、先願明細書等には、増幅回路Aと、該増幅回路Aに並列に接続されたフィードバックコンデンサとを含む電荷検出増幅器が記載されているといえる。

ウ 明細書11頁6?7行には、「The p+ substrate is illustrated at 108 in Figure 4, with the p+ walls being denoted 109.」(当審訳:図4では、p+壁が109と表示された状態で、p+基板が108と表示されている。)と記載されており、明細書11頁17?21行には、「Using conventional semiconductor lithographic processes, the feedback bond pad 104 (see Figure 1) is electrically connected by a metal trace 105 to the n+ layer 103 and the aluminium gate bond pad 102 is built on top of the oxide 107 so that the gate bond pad, oxide and underlying n+ region form a parallel plate capacitor.」(当審訳:従来の半導体リソグラフィープロセスを使用することにより、金属トレース105により、n+層103にフィードバックボンドパッド104(図3参照)が電気接続され、ゲートボンドパッド、酸化膜および下方のn+領域が並列プレートコンデンサを形成するよう酸化膜107の頂部にアルミゲートボンドパッド102が製造されている。)と記載されているから、上記p+基板108は、半導体の基板といえる。
よって、先願明細書等には、半導体のp+基板108が記載されているといえる。

エ 明細書8頁11?14行には、「Figure 1 shows an example plan view of a known semiconductor FET device in a charge-sensitive amplifier 600. The device is formed upon a silicon substrate in this case. The FET has an approximately circular region which acts as the drain of the FET.」(当審訳:図1は、電荷検出増幅器600における公知の半導体FETの一例の平面図を示す。この場合、このデバイスは、シリコン基板上に形成されており、FETは、FETのドレインとして働く、ほぼ円形の領域を有する。)と記載されており、明細書9頁22?24行には、図2とともに「The FET itself is formed in a nearby region of silicon. Specifically in Figure 2 this is formed from an n- type region of silicon 708 isolated by the p+ doped substrate 703 and side walls 702.」(当審訳:シリコンの近接領域にはFET自体が形成されている。図2を参照して詳細に説明すれば、この領域は、p+ドープされた基板703と側壁702によりアイソレートされたn-タイプのシリコン領域からこの領域が形成される。)と記載されているから、FETはp+基板703上に集積されているといえ、図3,4記載の変形デバイスにおいては、FETはp+基板108上に集積されているといえる。そうすると、上記増幅回路Aの一部であるFETは、p+基板108上に集積された集積回路として構成されているといえる。
よって、先願明細書等には、前記増幅回路Aの一部は、前記p+基板108上に集積された集積回路として構成されていることが記載されているといえる。

オ 明細書8頁27?30行には、「In use, signals from the detector such as an SDD are received at the input 609 and at the gate and are amplified by the amplifier A, resulting in an output 610 which is coupled via the capacitor 606 to the gate.」(当審訳:使用時には、入力端609およびゲートで検出器、例えばSDDからの信号が受信され、増幅器Aで増幅される。この結果出力信号が610が生じ、この出力信号は、コンデンサ606を介してゲートへ送られる。)と記載されているから、入力端609には、外部に存在するSDDからの信号を通信するためのワイヤが接続されているといえる。図1における入力端609はゲートパッド603に接続されているから、該入力端609に対応するものは、図3においてはゲートボンドパッド102である。そうすると、図3記載のゲートボンドパッド102には、外部のSDDからの信号を通信するためのワイヤが接続されているといえる。
明細書11頁8?10行には、「The gate bond pad 102 is formed from aluminium placed upon the layer of oxide 107, the oxide thereby forming the dielectric for the capacitor.」(当審訳:この酸化膜107の上にはアルミニウムから形成されたゲートボンドパッド102が置かれており、酸化膜は、コンデンサに対する誘電体を構成する。)と記載されていて、該アルミニウムは金属の一種であるから、ゲートボンドパッド102は導電性を有しているといえる。
明細書8頁15?17行には、「Surrounding the drain pad and spaced therefrom in a concentric manner is a gate electrode 602. This is electrically connected via a short aluminium trace to a gate pad 603.」(当審訳:このドレインパッドを覆うと共に、このパッドから同心状に離間するようにゲート電極602が位置している。この電極は、短いアルミトレースを介して、ゲートパッド603に電気的に接続されている。)と記載されているから、ゲート電極602とゲートパッド603とは短いアルミトレースで接続されている。
したがって、図3,4記載の変形デバイスでは、ゲートボンドパッド102とゲート電極とは、短いアルミトレースで接続されているといえる。該ゲートボンドパッド102と該短いアルミトレースとは、SDDからの信号をFETへ送る配線といえるから、該ゲートボンドパッド102は該配線の一部である。さらに、図4の記載から明らかなように、ゲートバンドパッド102は層形状であるから、ゲートボンドパッド102は配線層といえる。
よって、先願明細書等には、外部のワイヤが直接に接続される導電性の配線層が記載されているといえる。

カ 明細書11頁17?21行には、「Using conventional semiconductor lithographic processes, the feedback bond pad 104 (see Figure 1) is electrically connected by a metal trace 105 to the n+ layer 103 and the aluminium gate bond pad 102 is built on top of the oxide 107 so that the gate bond pad, oxide and underlying n+ region form a parallel plate capacitor.」(当審訳:従来の半導体リソグラフィープロセスを使用することにより、金属トレース105により、n+層103にフィードバックボンドパッド104(図3参照)が電気接続され、ゲートボンドパッド、酸化膜および下方のn+領域が並列プレートコンデンサを形成するよう酸化膜107の頂部にアルミゲートボンドパッド102が製造されている。)と記載されている。明細書11頁8行に記載の「A layer of oxide 107 is positioned above the n+ layer 103.」(当審訳:このn+層103の上方には、酸化膜107の層が位置している。)及び図4の記載からみて、上記「下方のn+領域」はn+層103であって、p+基板108側に備えられているといえる。
明細書11頁8?10行には、「The gate bond pad 102 is formed from aluminium placed upon the layer of oxide 107, the oxide thereby forming the dielectric for the capacitor.」(当審訳:この酸化膜107の層の上にはアルミから形成されたゲートボンドパッド102が置かれており、酸化膜は、コンデンサに対する誘電体を構成する。)と記載されているから、上記酸化膜107の層は、誘電体として機能しているといえる。
上記オにおいてゲートボンドパッド102は配線層と認定したから、先願明細書等には、配線層よりもp+基板108側に、前記配線層との間に酸化膜107の層を介して配置されたn+層103を備え、コンデンサBは、前記酸化膜107の層を誘電体とし前記配線層及び前記n+層103を一対の電極として構成されることが記載されているといえる。

キ 上記イにおいて検討したとおり、ゲートボンドパッド102は増幅回路Aの一端に接続されており、前記n+層103は前記増幅回路Aの他端に接続されている。
明細書8頁27?30行には、「The various pads allow electrical connection of wires to the device 600. In use, signals from the detector such as an SDD are received at the input 609 and at the gate and are amplified by the amplifier A, resulting in an output 610 which is coupled via the capacitor 606 to the gate.」(当審訳:種々のパッドによってデバイス600へワイヤを接続することが可能となっている。使用時には、入力端609およびゲートで検出器、例えばSDDからの信号が受信され、増幅器Aで増幅される。この結果出力信号が610が生じ、この出力信号は、コンデンサ606を介してゲートへ送られる。)と記載されている。
上記オで記載したように、上記入力端609は、図3記載の変形デバイスにおいては、ゲートボンドパッド102を指している。
出力信号610は増幅回路Aの増幅器Aで増幅された信号であるから、上記増幅回路Aの他端は、出力端といえる。
上記カにおいてゲートボンドパッド102は配線層と認定したから、先願明細書等には、配線層は増幅回路Aの入力端に接続されており、前記n+層103は前記増幅回路Aの出力端に接続されることが記載されているといえる。

上記ア?キの認定事項より、先願明細書等には、次の発明が記載されていると認められる(以下、「先願発明」という。)。

「増幅回路Aと、該増幅回路Aに並列に接続されたフィードバックコンデンサとを含む電荷検出増幅器において、
半導体のp+基板108を備え、
前記増幅回路Aの一部は、前記p+基板108上に集積された集積回路として構成されており、
外部のワイヤが直接に接続される導電性の配線層と、
該配線層よりも前記p+基板108側に、前記配線層との間に酸化膜107の層を介して配置されたn+層103とを更に備え、
前記コンデンサBは、前記酸化膜107の層を誘電体とし前記配線層及び前記n+層103を一対の電極として構成されており、
前記配線層は前記増幅回路Aの入力端に接続されており、
前記n+層103は前記増幅回路Aの出力端に接続されている
電荷検出増幅器。」

(3)当審の判断
ア 特許法第29条の2について
上記訂正請求による訂正によって請求項1は削除された。これにより、請求項1に係る特許について特許異議申立人石曽根良行がした特許異議の申立てについては、その対象が存在しないこととなった。
よって、請求項1に係る特許についての特許異議の申立ては却下する。

本件発明2と先願発明とを対比すると、先願発明は、本件発明2が有する「前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、前記配線層は、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている」という事項を有していない。
この点について、特許異議申立人石曽根良行は特許異議申立書で、甲第2号証を挙げ、周知技術の付加に過ぎないと主張している。
しかしながら、先願発明の配線層はコンデンサの電極であるところ、甲第2号証には、ボンドパッドであるMetal-3とその下側のMetal-2とが複数のビアプラグで接続された構成が記載されているに過ぎないから、仮に当該構成が周知技術であるとしても、先願発明の配線層に当該構成を適用することは単なる周知技術の付加、転換等には当たらず、課題解決のための具体化手段における微差とはいえない。
したがって、本件発明2は、先願発明と同一ではない。

本件発明3?7は、少なくとも本件発明2を含んでおり、当該本件発明2は先願発明と同一ではないから、本件発明3?7も、先願発明と同一ではない。

本件発明8と先願発明とを対比すると、先願発明は、本件発明8が有する「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること」という事項を有していないから、本件発明8は、先願発明と同一ではない。
甲第1号証の「Field of the invention」に記載されているとおり、先願発明は、電界効果トランジスタ(FET)を用いることを前提するものであるから、甲第1号証に接した当業者にとって、先願発明にバイポーラトランジスタを適用することが実質的に開示されているとはいえない。
したがって、先願発明のMOSFETやJFETをバイポーラトランジスタにすることは、課題解決のための具体化手段における微差とはいえない。

本件発明9は、本件発明8を含んでおり、当該本件発明8は先願発明と同一ではないから、本件発明9も、先願発明と同一ではない。

イ 特許異議申立人の意見について
(a)特許異議申立人石曽根良行は平成30年11月26日に提出した意見書の3.(3)で、訂正事項により訂正された本件発明8は、先願発明と同一であると主張するが、甲第1号証には、「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること」が記載されていないから、本件発明8と先願発明とは同一ではない。
特許異議申立人石曽根良行は、MOSFET、JFET、バイポーラトランジスタは典型的なトランジスタの例であってMOSFETやJFETはバイポーラトランジスタから発展したものであるから、当業者が甲第1号証に接したとき、バイポーラトランジスタを含む同種の機能を有する他のトランジスタを用いることが甲第1号証に実質的に開示されていると考えるのが自然であって、さらに、参考資料1?5にも開示されているようにMOSFETやJFETの代わりにバイポーラトランジスタを採用することは周知技術に過ぎないと主張している。
しかしながら、上記アのとおり、先願発明はFETを前提とするものであるから、FETの代わりにバイポーラトランジスタを用いることは、課題解決のための具体化手段における微差とはいえず、MOSFET、JFET、バイポーラトランジスタが典型的なトランジスタの例であることや、参考資料1?5が存在したとしても、この点が左右されるものではない。
したがって、上記主張は採用できない。

(b)さらに、特許異議申立人石曽根良行は、上記意見書の3.(4)で、訂正後の請求項8の訂正要件違反を主張している。
訂正後の請求項8は、上記2(1)キに記載したとおり、訂正前の請求項6に「前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする請求項1乃至3の何れか一つに記載の増幅器。」とあるうち、請求項1を引用するものについてだけ、独立形式に改めた請求項である。
そうすると、上記意見書の3.(4)での主張の対象である訂正後の請求項8は、特許異議申立書を提出した際に、すでに訂正前の請求項6において存在したといえる。
しかしながら、異議申立書においては、上記意見書の3.(4)での主張に対応する主張はされていない。
したがって、上記意見書の3.(4)での主張は、新たな異議申立理由に当たり、特許異議申立書の異議申立理由の要旨を変更するものであるから、採用できない。

5 取消理由通知において採用しなかった特許異議申立理由について
特許異議申立人石曽根良行は、訂正前の特許請求の範囲に関し、特許異議申立書において、請求項2?3,6に係る発明は、先願発明と同一であると主張している。
しかしながら、上記アで検討した本件発明2と同様に訂正前の請求項2?3に係る発明が有する「前記外部のボンディングワイヤが接続されるためのボンディングパッドを更に備え、前記配線層は、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている」という事項を先願発明は有していないから、本件発明2?3は、先願発明と同一ではない。
また、上記アで検討した本件発明8と同様に訂正前の請求項6に係る発明は、先願発明と同一ではなく、先願発明のMOSFETやJFETをバイポーラトランジスタにすることは、課題解決のための具体化手段における微差とはいえない。
したがって、訂正前の請求項2?3,6に係る発明は先願発明と同一ではないから、特許異議申立書における、訂正前の請求項2?3,6に係る発明に対する特許異議申立人石曽根良行の主張は採用しなかった。

6 むすび
以上のとおりであるから、取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては、本件請求項2乃至9に係る特許を取り消すことはできない。
また、他に本件請求項2乃至9に係る特許を取り消すべき理由を発見しない。
本件請求項1に係る特許は、上記のとおり、訂正により削除された。これにより、特許異議申立人石曽根良行による特許異議の申立てについて、請求項1に係る申立ては、申立ての対象が存在しないものとなったため、特許法120条の8第1項で準用する同法第135条の規定により却下する。
よって、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
増幅器及び放射線検出器
【技術分野】
【0001】
本発明は、放射線検出器に関し、より詳しくは、放射線検出素子から出力された電荷信号を電圧信号へ変換する増幅器、及び増幅器を備えた放射線検出器に関する。
【背景技術】
【0002】
X線等の放射線を検出する放射線検出器は、SDD(Silicon Drift Detector)等の放射線検出素子を備える。放射線検出素子は、検出した放射線に応じた電荷信号を出力し、電荷信号はプリアンプによって電圧信号に変換され、電圧信号に基づいてスペクトル生成等の信号処理が行われる。
【0003】
図1は、従来の放射線検出器のプリアンプの回路図である。増幅回路71の前段にFET(Field effect transistor)72が接続されており、放射線検出素子からの信号はFET72を経由して増幅回路71へ入力される。また、帰還用のキャパシタ73とリセット用のスイッチ74との夫々が増幅回路71及びFET72に並列に接続されている。なお、増幅回路71がオペアンプ及びトランジスタから構成されている場合、増幅回路71が集積回路で構成されている場合、又は増幅回路71及びFET72が一つの集積回路で構成されている場合もある。
【0004】
図2は、従来のチップ化されたプリアンプの構造の一部を示す模式的平面図であり、図3は、従来のチップ化されたプリアンプの一部の断面を示す模式図である。図中の74は入力用のボンディングパッドである。ボンディングパッド74には、放射線検出素子に接続されたボンディングワイヤ76が接続されている。プリアンプ内では、ボンディングパッド74の下方に配置された配線層を介して金属配線75がボンディングパッド74に接続され、金属配線75に帰還用のキャパシタ73が接続されている。キャパシタ73の上側の電極731が金属配線75に接続され、下側の電極732がプリアンプの出力端に接続されている。またキャパシタ73の上側の電極731は、金属配線75を介してFET72に接続されている。プリアンプの各部分はSi(シリコン)の基板77上に形成されており、ボンディングパッド74の上面を除く部分は図示しない酸化膜に覆われている。このように、従来のプリアンプは集積回路となっている。特許文献1には、ボンディングパッド及びキャパシタを含む集積回路の例が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2000-58765号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
図3に示すように、従来のプリアンプでは、ボンディングパッド74の下方の配線層と例えば基板77との間に寄生容量が発生し、金属配線75と例えば基板77との間にも寄生容量が発生する。放射線検出素子、ボンディングワイヤ76及びFET72でも、夫々に寄生容量が発生する。このため、増幅回路71の入力容量には、放射線検出素子、ボンディングワイヤ76、ボンディングパッド74、金属配線75及びFET72の寄生容量、並びにキャパシタ73の帰還容量が含まれることになる。ところで、増幅回路の入力容量が大きいほど、プリアンプが出力する信号に含まれるノイズが大きくなる。プリアンプを含む放射線検出器では、信号に含まれるノイズが大きいほどエネルギー分解能が悪化するので、放射線検出器のエネルギー分解能を向上させるためには、増幅回路に対する入力容量を小さくしてノイズを低減させることが必要となる。
【0007】
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、集積回路中での各部分の配置を改善することにより、増幅回路に対する入力容量を低減させた増幅器及び放射線検出器を提供することにある。
【課題を解決するための手段】
【0008】(削除)
【0009】
本発明に係る増幅器は、増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、半導体の基板を備え、前記増幅回路は、前記基板上に集積された集積回路として構成されており、外部のボンディングワイヤが接続されるためのボンディングパッドと、前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、前記配線層は前記増幅回路の入力端に接続されており、前記導電層は前記増幅回路の出力端に接続されていることを特徴とする。
【0010】
本発明に係る増幅器は、前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていることを特徴とする。
本発明に係る増幅器は、前記増幅回路は、前記入力端に接続されたMOSFETを内蔵していることを特徴とする。
本発明に係る増幅器は、前記増幅回路は、前記入力端に接続されたJFETを内蔵していることを特徴とする。
本発明に係る増幅器は、前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする。
【0011】
本発明に係る増幅器は増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、半導体の基板を備え、前記増幅回路は、前記基板上に集積された集積回路として構成されており、外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、前記配線層は前記増幅回路の入力端に接続されており、前記導電層は前記増幅回路の出力端に接続されており、前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していることを特徴とする。
本発明に係る放射線検出器は、放射線検出時に電荷信号を発生する放射線検出素子と、該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する本発明に係る増幅器とを備えることを特徴とする。
【0012】
本発明においては、放射線検出器用のプリアンプに用いられる増幅器では、入力用のボンディングパッドに接続されてボンディングパッドの下方に配置された配線層又はボンディングパッドの役割を兼ねた配線層と、配線層の下方に絶縁層を介して配置された導電層とで、帰還用のキャパシタが構成されている。ボンディングパッドとキャパシタとを接続する配線が存在しておらず、この配線に起因する寄生容量が発生しない。
【0013】
また本発明においては、基板に垂直に投影したボンディングパッド、配線層及び導電層の少なくとも一部が重なっている。キャパシタのボンディングパッドに重なっている部分の容量は、ボンディングパッドの下方の配線層と例えば基板との間の寄生容量の一部である。配線層と例えば基板との間の寄生容量の一部がキャパシタの帰還容量として利用されている分だけ、従来に比べてプリアンプ中の増幅回路に対する入力容量が減少する。
【発明の効果】
【0014】
本発明にあっては、従来に比べて増幅回路の入力容量が低減され、増幅器が出力する信号に含まれるノイズが従来に比べて低減される。従って、増幅器をプリアンプに用いた放射線検出器では、出力する電圧信号に含まれるノイズが従来に比べて低減され、放射線検出のエネルギー分解能が向上する等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【0015】
【図1】従来の放射線検出器のプリアンプの回路図である。
【図2】従来のチップ化されたプリアンプの構造の一部を示す模式的平面図である。
【図3】従来のチップ化されたプリアンプの一部の断面を示す模式図である。
【図4】本発明の放射線検出器の模式的回路図である。
【図5】チップ化されたプリアンプ1の模式的平面図である。
【図6】実施の形態1に係るプリアンプの一部の構成を示す模式的平面図である。
【図7】図6のVII-VII線の模式的断面図である。
【図8】実施の形態2に係るプリアンプの一部の構成を示す模式的平面図である。
【図9】図8のIX-IX線の模式的断面図である。
【発明を実施するための形態】
【0016】
以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
(実施の形態1)
図4は、本発明の放射線検出器の模式的回路図である。放射線検出器は、X線等の放射線を検出するための放射線検出素子2を備えている。放射線検出素子2は、SDD等の半導体検出素子である。放射線検出素子2は、放射線が入射した場合に、放射線のエネルギーに比例した電荷信号を発生する。放射線検出素子2の出力端には、プリアンプ1が接続されている。プリアンプ1は本発明の増幅器である。放射線検出素子2からは電荷信号が出力され、プリアンプ1は、放射線検出素子2からの電荷信号を、放射線のエネルギーに比例した電圧信号に変換する。プリアンプ1の出力端には、放射線検出器の出力端子が接続されている。
【0017】
放射線検出器は、例えば、X線検出装置に備えられ、放射線検出器の出力端はX線検出装置内でアンプを介して信号処理部に接続される。放射線検出器が出力した電圧信号は、アンプで増幅され、信号処理部で処理される。例えば、信号処理部は、各値の電圧信号をカウントし、検出したX線のスペクトルを取得する処理を行う。また例えば、放射線検出器は、蛍光X線分析装置に備えられる。蛍光X線分析装置は、試料からの蛍光X線を検出し、試料の蛍光X線分析を行う。
【0018】
プリアンプ1は、増幅回路11を備え、増幅回路11の入力端には放射線検出素子2が接続されている。放射線検出素子2からの電荷信号は、増幅回路11へ入力される。増幅回路11への信号入力に必要なFETは増幅回路11に内蔵されている。また、帰還用のキャパシタ13及びリセット用のスイッチ14の夫々が増幅回路11に並列に接続されている。即ち、キャパシタ13及びスイッチ14の夫々は増幅回路11の入力端と出力端との間に接続されている。プリアンプ1は、チップ化された集積回路として構成されている。
【0019】
図5は、チップ化されたプリアンプ1の模式的平面図である。増幅回路11を含むコアエリア41が設けられており、コアエリア41の周囲に複数のボンディングパッド43が配置されている。複数のボンディングパッド43は、コアエリア41に接続されており、電源供給、電圧信号の出力、及びリセット用のパルスの入力に用いられる。複数のボンディングパッド43の何れかが増幅回路11の出力端に接続されており、プリアンプ1の出力端になっている。コアエリア41の周囲には、更に、入力用のボンディングパッド42が配置されている。入力用のボンディングパッド42は本発明におけるボンディングパッドに対応する。ボンディングパッド42には、図5には図示しないボンディングワイヤを介して放射線検出素子2が接続されている。
【0020】
図6は、実施の形態1に係るプリアンプ1の一部の構成を示す模式的平面図であり、図7は、図6のVII-VII線の模式的断面図である。図6及び図7には、入力用のボンディングパッド42及びボンディングパッド42近傍の部分を示している。プリアンプ1は、Siの基板61上に回路が集積された構成となっており、図6では基板61及び酸化膜62を省略している。ボンディングパッド42には、放射線検出素子2に接続されたボンディングワイヤ3が接続されるようになっている。また、図6は、基板61に垂直に各部分を投影した図になっている。
【0021】
ボンディングパッド42の下方、即ちボンディングパッド42と基板61との間には、Al(アルミニウム)でなる導電性の配線層51が設けられている。配線層51の、ボンディングパッド42と基板61との間にある部分は、基板61に垂直な投影面積がボンディングパッド42とほぼ同等である。このため、配線層51のこの部分は、平面視でボンディングパッド42の下にほぼ重なっている。図6中ではボンディングパッド42に隠れて見えなくなっているものの、ボンディングパッド42の下方には配線層51が重なっている。ボンディングパッド42と配線層51との間には、二酸化ケイ素でなる絶縁性の酸化膜62が存在している。ボンディングパッド42と配線層51との間の酸化膜62を貫通するビア57が設けられており、ビア57を通じてボンディングパッド42は配線層51に接続されている。
【0022】
配線層51は、ボンディングパッド42の下方の範囲の外側へ更に線状に延伸している。延伸した配線層51は、ポリSi(ポリシリコン)層で形成されたゲート電極54に接続されている。ゲート電極54の両側には、ソース電極55とドレイン電極56とが設けられている。ゲート電極54の下方、即ちゲート電極54と基板61との間にはゲート酸化膜58が設けられている。ゲート酸化膜58は、ゲート電極54及び基板61に接している。ゲート電極54、ソース電極55、ドレイン電極56及びゲート酸化膜58は、増幅回路11に内蔵された入力用のMOSFET12に含まれている。即ち、配線層51は、ゲート電極54に接続されていることによって、増幅回路11の入力端に接続されている。なお、増幅回路11は、MOSFET12の代わりにJFET又はバイポーラトランジスタを備えた形態であってもよい。
【0023】
配線層51の下方、即ち配線層51と基板61との間には、導電性のポリSi層で形成された導電層52が配置されている。導電層52と基板61との間には、絶縁性の酸化膜59が設けられている。導電層52は、基板61に垂直に投影した平面視でボンディングパッド42とほぼ重なっている。図6中ではボンディングパッド42に隠れて見えなくなっているものの、ボンディングパッド42の下方の配線層51の更に下方に導電層52が重なっている。即ち、導電層52はほぼボンディングパッド42の真下に配置されている。また、配線層51と導電層52とはほぼ平行になっており、配線層51と導電層52との間には絶縁性の酸化膜62が存在している。また、図7中に破線で示したように、導電層52には、別の配線層53が接続されており、配線層53は増幅器11の出力端に接続されている。ボンディングパッド42の上面を除いて、プリアンプ1の各部分は酸化膜62に覆われている。なお、導電層52は、金属の配線層であってもよい。また、配線層51と導電層52とは平面視で少なくとも一部が重なっていればよい。
【0024】
導電性の配線層51及び導電層52の間に絶縁性の酸化膜62が存在するので、酸化膜62を誘電体として配線層51及び導電層52を一対の電極としたキャパシタが構成される。配線層51と導電層52との間の酸化膜62は、本発明における絶縁層に対応する。一方の電極である配線層51が増幅回路11の入力端に接続され、他方の電極である導電層52が配線層53を通じて増幅器11の出力端に接続されているので、このキャパシタは帰還用のキャパシタ13である。
【0025】
以上説明したように、プリアンプ1では、ボンディングパッド42に接続された配線層51が帰還用のキャパシタ13の一方の電極になっている。このため、ボンディングパッド42とキャパシタ13とを接続する配線が存在しておらず、この配線によって従来のプリアンプでは発生していた寄生容量が発生することが無い。従って、従来のプリアンプに比べて、増幅回路11の入力容量が減少する。また、製造時に配線層51と導電層52とが重なる面積を調整することによって帰還用のキャパシタ13の容量を調整することも可能である。
【0026】
また、本実施の形態では、基板61に垂直に投影したボンディングパッド42、配線層51及び導電層52が重なっている。ここで、従来のプリアンプと比較して、ボンディングパッド42の面積、ボンディングパッド42の下方の配線層51の面積、配線層51と基板61との間の酸化膜62の厚さ、及び酸化膜62の誘電率が同等であるとする。このとき、従来のプリアンプと比較して、ボンディングパッド42の下方の配線層51と例えば基板61との間の寄生容量は同等の値になる。一方で、本実施の形態に係るプリアンプ1では、キャパシタ13は配線層51を一方の電極としてボンディングパッド42の下方に配置されているので、配線層51と例えば基板61との間の寄生容量の一部がキャパシタ13の帰還容量として利用されている。ボンディングパッドに起因する寄生容量とは別に帰還容量が存在する従来のプリアンプに比べて、本実施の形態に係るプリアンプ1では、キャパシタ13の帰還容量の分だけ増幅回路11の入力容量が減少する。
【0027】
以上のように、本実施の形態に係るプリアンプ1では、従来に比べて増幅回路11の入力容量が減少している。このため、プリアンプ1が出力する信号に含まれるノイズが従来に比べて低減される。増幅回路11を含む回路を基板61上に集積させることでプリアンプ1を安価に構成しながらも、十分にノイズを低減させることができる。プリアンプ1を含む放射線検出器では、出力する電圧信号に含まれるノイズが従来に比べて低減され、放射線検出のエネルギー分解能が向上する。従って、例えば、本実施の形態に係る放射線検出器を備えたX線検出装置では、高分解能でX線の検出が可能となる。また、例えば、本実施の形態に係る放射線検出器を備えた蛍光X線分析装置では、高精度の蛍光X線分析が可能となる。
【0028】
なお、プリアンプ1は、基板61に垂直に投影した投影面上で配線層51及び導電層52のキャパシタ13を構成している部分の一部のみがボンディングパッド42に重なっている形態であってもよい。キャパシタ13の容量の内、投影面上でボンディングパッド42に重なっている部分の容量は、配線層51と例えば基板61との間の寄生容量の一部である。このため、この容量の分だけ、従来に比べて増幅回路11の入力容量が減少する。従って、この形態に係るプリアンプ1でも、従来に比べて増幅回路11の入力容量が低減され、出力信号に含まれるノイズが従来に比べて低減される。
【0029】
(実施の形態2)
図8は、実施の形態2に係るプリアンプ1の一部の構成を示す模式的平面図であり、図9は、図8のIX-IX線の模式的断面図である。図8は、基板61に垂直に各部分を投影した図になっており、基板61及び酸化膜62を省略している。本実施の形態においては、プリアンプ1は、ボンディングパッド42及びビア57を備えていない。配線層51の一部は、ボンディングパッドの役割を兼ねた接続部分511になっており、接続部分511は、放射線検出素子2に接続されたボンディングワイヤ3が接続されるために十分な面積を有している。接続部分511の上面は酸化膜62に覆われておらず、接続部分511にボンディングワイヤ3が接続されるようになっている。配線層51の接続部分511と基板61との間には、導電層52が配置されている。導電層52は、基板61に垂直に投影した平面視で接続部分511とほぼ重なっている。また、配線層51の接続部分511と導電層52との間には、絶縁性の酸化膜62が存在している。プリアンプ1のその他の構成は、実施の形態1と同様である。なお、接続部分511と導電層52とは平面視で少なくとも一部が重なっていればよい。
【0030】
本実施の形態においても、酸化膜62を誘電体として配線層51及び導電層52を一対の電極としたキャパシタが構成されており、このキャパシタは帰還用のキャパシタ13である。ボンディングパッドとキャパシタ13とを接続する配線が存在しておらず、この配線によって従来のプリアンプでは発生していた寄生容量が発生することが無い。従って、従来のプリアンプに比べて、増幅回路11の入力容量が減少する。また、本実施の形態では、キャパシタ13は配線層51の接続部分511を一方の電極としてあるので、キャパシタ13の帰還容量は、配線層51と例えば基板61との間の寄生容量の一部がキャパシタ13の帰還容量として利用されている。ボンディングパッドに起因する寄生容量とは別に帰還容量が存在する従来のプリアンプに比べて、プリアンプ1では、キャパシタ13の帰還容量の分だけ増幅回路11の入力容量が減少する。以上のように、本実施の形態に係るプリアンプ1でも、従来に比べて増幅回路11の入力容量が減少し、プリアンプ1が出力する信号に含まれるノイズが従来に比べて低減される。プリアンプ1を含む放射線検出器では、放射線検出のエネルギー分解能が向上し、放射線検出器を備えたX線検出装置では、高分解能でX線の検出が可能となる。
【0031】
なお、以上の実施の形態1及び2においては、プリアンプ1の最小構成を示しており、プリアンプ1は、実施の形態1及び2で示した回路素子以外の回路素子を含んだ形態であってもよい。また、実施の形態1及び2においては、放射線検出素子として半導体検出素子を用いた例を示したが、本発明の放射線検出器は、検出した放射線に応じた電荷信号を出力する素子であればその他の放射線検出素子を用いた形態であってもよい。
【符号の説明】
【0032】
1 プリアンプ(増幅器)
11 増幅回路
12 MOSFET
13 キャパシタ
14 スイッチ
2 放射線検出素子
3 ボンディングワイヤ
42 ボンディングパッド
51 配線層
52 導電層
54 ゲート電極
55 ソース電極
56 ドレイン電極
58 ゲート酸化膜
61 基板
62 酸化膜
(57)【特許請求の範囲】
【請求項1】(削除)
【請求項2】
増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが接続されるためのボンディングパッドと、
前記ボンディングパッドと前記基板との間に一部が配置されており、前記ボンディングパッドに接続されている導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されていること
を特徴とする増幅器。
【請求項3】
前記基板に垂直に投影した前記ボンディングパッド、前記配線層及び前記導電層の少なくとも一部が重なっていること
を特徴とする請求項2に記載の増幅器。
【請求項4】
前記増幅回路は、前記入力端に接続されたMOSFETを内蔵していること
を特徴とする請求項2又は3に記載の増幅器。
【請求項5】
前記増幅回路は、前記入力端に接続されたJFETを内蔵していること
を特徴とする請求項2又は3に記載の増幅器。
【請求項6】
前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること
を特徴とする請求項2又は3に記載の増幅器。
【請求項7】
放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項2乃至6の何れか一つに記載の増幅器と
を備えることを特徴とする放射線検出器。
【請求項8】
増幅回路と、該増幅回路に並列に接続された帰還用のキャパシタとを含む増幅器において、
半導体の基板を備え、
前記増幅回路は、前記基板上に集積された集積回路として構成されており、
外部のボンディングワイヤが直接又は間接に接続される導電性の配線層と、
該配線層よりも前記基板側に、前記配線層との間に絶縁層を介して配置された導電層とを更に備え、
前記キャパシタは、前記絶縁層を誘電体とし前記配線層及び前記導電層を一対の電極として構成されており、
前記配線層は前記増幅回路の入力端に接続されており、
前記導電層は前記増幅回路の出力端に接続されており、
前記増幅回路は、前記入力端に接続されたバイポーラトランジスタを内蔵していること
を特徴とする増幅器。
【請求項9】
放射線検出時に電荷信号を発生する放射線検出素子と、
該放射線検出素子が発生した電荷信号をボンディングワイヤを通じて入力され、入力された電荷信号を電圧信号に変換する請求項8に記載の増幅器と
を備えることを特徴とする放射線検出器。
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2018-12-19 
出願番号 特願2014-528184(P2014-528184)
審決分類 P 1 651・ 161- YAA (H03F)
最終処分 維持  
前審関与審査官 ▲高▼橋 義昭  
特許庁審判長 吉田 隆之
特許庁審判官 富澤 哲生
宮下 誠
登録日 2017-10-06 
登録番号 特許第6219282号(P6219282)
権利者 ポリテクニコ ディ ミラノ 株式会社堀場製作所
発明の名称 増幅器及び放射線検出器  
代理人 河野 登夫  
代理人 河野 英仁  
代理人 河野 登夫  
代理人 河野 登夫  
代理人 河野 英仁  
代理人 河野 英仁  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ