• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 特36条4項詳細な説明の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1350388
審判番号 不服2017-16642  
総通号数 233 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-05-31 
種別 拒絶査定不服の審決 
審判請求日 2017-11-08 
確定日 2019-05-07 
事件の表示 特願2013-127962「半導体素子及びその製造方法」拒絶査定不服審判事件〔平成27年 1月 5日出願公開、特開2015- 2343、請求項の数(15)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成25年6月18日の出願であって,その手続の経緯は以下のとおりである。
平成29年 3月 3日付け 拒絶理由通知書
平成29年 7月13日 意見書の提出
平成29年 7月31日付け 拒絶査定
平成29年11月 8日 審判請求書の提出
平成30年10月29日付け 拒絶理由通知書
平成30年12月20日 意見書・手続補正書の提出

第2 原査定の概要
原査定(平成29年7月31日付け拒絶査定)の概要は次のとおりである。

本願請求項1?6,8?10,14?20に係る発明は,以下の引用文献1?3に基づいて,その発明の属する技術の分野における通常の知識を有する者が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができない。

<引用文献等一覧>
引用文献1 国際公開第2013/035842号
引用文献2 特開2009-111204号公報
引用文献3 国際公開第2013/035845号

第3 当審拒絶理由の概要
当審拒絶理由(平成30年10月29日付け拒絶理由)の概要は次のとおりである。

A.この出願は,発明の詳細な説明の記載が,特許法第36条第4項第1号に規定する要件を満たしていない。
B.この出願は,特許請求の範囲の記載が,特許法第36条第6項第1号に規定する要件を満たしていない。
C.この出願は,特許請求の範囲の記載が,特許法第36条第6項第2号に規定する要件を満たしていない。

第4 本願発明
本願請求項1ないし15に係る発明(以下,それぞれ「本願発明1」ないし「本願発明15」という。)は,平成30年12月20日提出の手続補正書で補正された特許請求の範囲の請求項1ないし15に記載された事項により特定される発明であり,本願発明1ないし15は以下のとおりの発明である。

「【請求項1】
電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層と、
前記半導体層の表面の一部を覆う酸化物絶縁膜と、
前記半導体層の前記表面上に形成されたソース電極及びドレイン電極と、前記半導体層の前記表面上の前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを含む電極と、
を有し、
前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み、
前記酸化物絶縁膜は、前記ソース電極と前記ドレイン電極との間に形成され、
前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する、
半導体素子。
【請求項2】
電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層と、
前記半導体層の表面の一部を覆う酸化物絶縁膜と、
前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられた結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板と、
前記半導体層の前記表面上に形成されたソース電極と、前記半導体層にゲート絶縁膜を介して隣接するように形成されたゲート電極と、前記Ga_(2)O_(3)基板の前記半導体層と反対側の面上に形成されたドレイン電極とを含む電極と、
を有し、
前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み、
前記ゲート絶縁膜は、前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分、又は前記半導体層中に埋め込まれた前記ゲート電極を覆う絶縁膜であり、
前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する、
半導体素子。
【請求項3】
電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層と、
前記半導体層の表面の一部を覆う酸化物絶縁膜と、
前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられた結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板と、
前記半導体層の前記表面上に形成され、前記半導体層との間にショットキー接合を形成するショットキー電極と、前記Ga_(2)O_(3)基板との間にオーミック接合を形成するオーミック電極とを含む電極と、
を有し、
前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み、
前記ショットキー電極の前記酸化物絶縁膜側の一部が、前記酸化物絶縁膜の一部を覆うフィールドプレート電極であり、
前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する、
半導体素子。
【請求項4】
前記ゲート電極は、前記酸化物絶縁膜を介して前記半導体層の前記表面上に形成される、
請求項1に記載の半導体素子。
【請求項5】
前記酸化物絶縁体は、(Al_(x)Ga_(1-x))_(2)O_(3)(0<x≦1)である、
請求項1?4のいずれか1項に記載の半導体素子。
【請求項6】
前記酸化物絶縁体は、Al_(2)O_(3)である、
請求項5に記載の半導体素子。
【請求項7】
電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層の表面上に、結晶質の酸化物絶縁体を主成分とする結晶質層を形成する工程と、
前記結晶質層上に非晶質の前記酸化物絶縁体を主成分とする非晶質層を形成する工程と、
前記半導体層の前記表面上にソース電極及びドレイン電極を形成する工程と、
前記半導体層の前記表面上の前記ソース電極と前記ドレイン電極との間にゲート電極を形成する工程と、
を含み、
前記結晶質層及び前記非晶質層は、前記半導体層の前記表面の一部を覆う酸化物絶縁膜を構成し、
前記酸化物絶縁膜は、前記ソース電極と前記ドレイン電極との間に形成される、
半導体素子の製造方法。
【請求項8】
結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板上に直接又は他の層を介して形成された、電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層の表面上に、結晶質の酸化物絶縁体を主成分とする結晶質層を形成する工程と、
前記結晶質層上に非晶質の前記酸化物絶縁体を主成分とする非晶質層を形成する工程と、
前記半導体層の前記表面上にソース電極を形成する工程と、
前記半導体層にゲート絶縁膜を介して隣接するようにゲート電極を形成する工程と、
前記Ga_(2)O_(3)基板の前記半導体層と反対側の面上にドレイン電極を形成する工程と、
を含み、
前記結晶質層及び前記非晶質層は、前記半導体層の前記表面の一部を覆う酸化物絶縁膜を構成し、
前記ゲート絶縁膜は、前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分、又は前記半導体層中に埋め込まれた前記ゲート電極を覆う絶縁膜である、
半導体素子の製造方法。
【請求項9】
結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板上に直接又は他の層を介して形成された、電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層の表面上に、結晶質の酸化物絶縁体を主成分とする結晶質層を形成する工程と、
前記結晶質層上に非晶質の前記酸化物絶縁体を主成分とする非晶質層を形成する工程と、
前記半導体層の前記表面上に、前記半導体層との間にショットキー接合を形成するショットキー電極を形成する工程と、
前記Ga_(2)O_(3)基板との間にオーミック接合を形成するオーミック電極を形成する工程と、
を含み、
前記結晶質層及び前記非晶質層は、前記半導体層の前記表面の一部を覆う酸化物絶縁膜を構成し、
前記ショットキー電極は、前記酸化物絶縁膜側の一部が前記酸化物絶縁膜の一部を覆い、フィールドプレート電極となるように形成される、
半導体素子の製造方法。
【請求項10】
前記酸化物絶縁体は、Al_(2)O_(3)であり、
前記結晶質層及び前記非晶質層は、酸素プラズマを酸化剤に用いたプラズマALD法を用いて前記酸化物絶縁体を主成分とする材料を前記半導体層の前記表面上に堆積させることにより、連続的に形成される、
請求項7?9のいずれか1項に記載の半導体素子の製造方法。
【請求項11】
前記結晶質層及び前記非晶質層は、前記酸化物絶縁体を主成分とする材料を前記半導体層の前記表面上に堆積させながら、堆積温度を前記材料の結晶化温度よりも高い温度から低い温度へ切り換えることにより、連続的に形成される、
請求項7?9のいずれか1項に記載の半導体素子の製造方法。
【請求項12】
前記結晶質層は、前記酸化物絶縁体を主成分とする非晶質の材料を前記半導体層の前記表面上に堆積させた後、熱処理により前記材料を結晶化させることにより得られ、
前記非晶質層は、前記酸化物絶縁体を主成分とする非晶質の材料を前記結晶質層上に堆積することにより得られる、
請求項7?9のいずれか1項に記載の半導体素子の製造方法。
【請求項13】
前記酸化物絶縁体は、(Al_(x)Ga_(1-x))_(2)O_(3)(0<x≦1)である、
請求項7?9、11、12のいずれか1項に記載の半導体素子の製造方法。
【請求項14】
前記酸化物絶縁体は、Al_(2)O_(3)である、
請求項13に記載の半導体素子の製造方法。
【請求項15】
前記ゲート電極は、前記酸化物絶縁膜を介して前記半導体層の前記表面上に形成される、
請求項7に記載の半導体素子の製造方法。」

第5 引用文献,引用発明等
1 引用文献1記載事項
原査定の拒絶の理由に引用された引用文献1には,図面とともに次の事項が記載されている。

「[0013] 本発明によれば、高品質のGa_( 2) O_( 3) 系半導体素子を提供することができる。」

「[0016] 〔第1の実施の形態〕
第1の実施の形態においては、Ga_( 2) O_( 3) 系半導体素子としてGa_( 2) O_( 3) 系MISFET(Metal Insulator Semiconductor Field Effect Transistor)について述べる。
[0017] (Ga_( 2) O_( 3) 系MISFETの構成)
図1は、第1の実施の形態に係るGa_( 2) O_( 3) 系MISFET20の断面図である。Ga_( 2) O_( 3) 系MISFET20は、高抵抗β-Ga_( 2) O_( 3) 基板2上に形成されたn型β-Ga_( 2) O_( 3) 単結晶膜3と、n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成されたソース電極22及びドレイン電極23と、ソース電極22とドレイン電極23の間のn型β-Ga_( 2) O_( 3) 単結晶膜3上にゲート絶縁膜26を介して形成されたゲート電極21と、n型β-Ga_( 2) O_( 3) 単結晶膜3中のソース電極22及びドレイン電極23の下にそれぞれ形成されたソース領域24及びドレイン領域25を含む。」

「[0026] ゲート絶縁膜26は、SiO_( 2) 、AlN、SiN、Al_( 2) O_( 3) 、β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)等の絶縁材料からなる。中でも、β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) はβ-Ga_( 2) O_( 3) 結晶上に単結晶膜として成長させることができるため、界面準位の少ない良好な半導体絶縁膜界面を形成することができ、他の絶縁膜を用いたときよりもゲート特性が良好になる。」


上記記載から,引用文献1には,以下の発明(以下,「引用発明1」という。)が記載されている。

「Ga_( 2) O_( 3) 系MISFET20であって,
高抵抗β-Ga_( 2) O_( 3) 基板2上に形成されたn型β-Ga_( 2) O_( 3) 単結晶膜3と,
n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成されたソース電極22及びドレイン電極23と,
ソース電極22とドレイン電極23の間のn型β-Ga_( 2) O_( 3) 単結晶膜3上にゲート絶縁膜26を介して形成されたゲート電極21と,
n型β-Ga_( 2) O_( 3) 単結晶膜3中のソース電極22及びドレイン電極23の下にそれぞれ形成されたソース領域24及びドレイン領域25を含み,
ゲート絶縁膜26は,β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である,
Ga_( 2) O_( 3) 系MISFET20。」

2 引用文献2記載事項
原査定の拒絶の理由に引用された引用文献2には,図面とともに次の事項が記載されている。

「【0001】
本発明は窒化物半導体を用いた電界効果トランジスタ及びその製造方法に関し、特に高周波用の電界効果トランジスタ及びその製造方法に関する。」

「【0034】
本実施形態のHFETは、電子供給層である第2の窒化物半導体層14の上に、結晶性のSiNからなる第1の絶縁膜15を形成している。このため、第2の窒化物半導体層14を薄くし、且つAl組成を抑えて結晶性の劣化を抑えた状態において、通常の約2倍の2.0×10^(13)cm^(-2)のシートキャリア濃度を実現することができた。これは、結晶性のSiNからなる第1の絶縁膜15によってAlGaNからなる第2の窒化物半導体層14の表面に正電荷が誘起され、電荷中性条件を満たすよう第2の窒化物半導体層14と第1の窒化物半導体層13との界面における電子濃度が上昇することによる。」

「【0038】
一般に、Cat-CVD法等により、非晶質のSiNをIII-V窒化物半導体層の上に形成した場合には、SiN膜とIII-V窒化物半導体層との間に未結合手に起因する界面準位が存在する。このため、ゲート電極からの電気力線がSiN膜とIII-V窒化物半導体層との界面において終端されてしまい、利得の向上が困難となる。しかし、本実施形態のFETは、結晶性のSiNを形成することにより、窒化物半導体層との界面にほとんど界面準位が存在していないため、FETの利得を向上させることができる。また、FETの特性を安定させ、信頼性を向上させることもできる。
【0039】
SiN膜をゲート絶縁膜として用いる場合、電子供給層とSiN膜との界面の状態がゲートリーク電流に大きな影響を及ぼす。このため、CVD法等により形成したアモルファスのSiN膜をゲート絶縁膜として用いると、SiNとAlGaNとの界面に多数の未結合手が生じ、界面準位の影響を受けるため、ゲートリーク電流を十分に低減することができない。界面準位がほとんどない結晶性のSiN膜をゲート絶縁膜として用いれば、ゲートリーク電流を大幅に低減できると期待される。
【0040】
しかし、第2の窒化物半導体層14の上に、結晶性のSiNを成長させた場合、格子不整合のために、島状に成長する。ここでいう島状とはVolmer-Weberモードのいわゆる3次元成長のことをさす。このため、結晶性のSiN膜のみをゲート絶縁膜として用いた場合には、ゲートリーク電流が大きくなる。このため、本実施形態のHFETは、結晶性のSiN膜である第1の絶縁膜15を覆う非晶質のSiNからなる第2の絶縁膜16の上にゲート電極21を形成している。このように結晶性の第1の絶縁膜15の上に非晶質の第2の絶縁膜16を形成することにより、第1の絶縁膜15の間隙を埋めることができる。従って、ゲートリーク電流を低減でき、高周波特性の優れた電界効果トランジスタを得ることができる。」

上記記載から,引用文献2には,以下の事項(以下,「引用文献2記載事項」という。)が記載されている。

「窒化物半導体を用いた電界効果トランジスタにおいて,
電子供給層である第2の窒化物半導体層14の上に,ゲート絶縁膜として結晶性のSiNからなる第1の絶縁膜15を形成する際に,
第2の窒化物半導体層14の上に,結晶性のSiNを成長させた場合,格子不整合がおこりVolmer-Weberモードの島状に成長し,ゲートリーク電流が大きくなるという問題を避けるために,
結晶性のSiN膜である第1の絶縁膜15を覆う非晶質のSiNからなる第2の絶縁膜16を形成し,第1の絶縁膜15の間隙を埋め,ゲートリーク電流を低減すること。」

3 引用文献3記載事項
原査定の拒絶の理由に引用された引用文献3には,図面とともに次の事項が記載されている。

「[0001] 本発明は、Ga_( 2) O_( 3) 系半導体素子に関する。」

「[0014] 〔第1の実施の形態〕
第1の実施の形態では、Ga_( 2) O_( 3) 系半導体素子としてのプレーナゲート構造を有するGa_( 2) O_( 3) 系MISFET(Metal Insulator Semiconductor Field Effect Transistor)について説明する。
[0015] (Ga_( 2) O_( 3) 系半導体素子の構成)
図1は、第1の実施の形態に係るGa_( 2) O_( 3) 系MISFET20の断面図である。Ga_( 2) O_( 3) 系MISFET20は、n型β-Ga_( 2) O_( 3) 基板2上に形成されたn型β-Ga_( 2) O_( 3) 単結晶膜3と、n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成されたソース電極22a、22bと、n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a、22bの間の領域にゲート絶縁膜26を介して形成されたゲート電極21と、n型β-Ga_( 2) O_( 3) 単結晶膜3中のソース電極22a、22bの下にそれぞれ形成されたn型のコンタクト領域23a、23bと、コンタクト領域23a、23bをそれぞれ囲むp型のボディ領域24a、24bと、n型β-Ga_( 2) O_( 3) 基板2のn型β-Ga_( 2) O_( 3) 単結晶膜3と反対側の面上に形成されたドレイン電極25と、を含む。
[0016] Ga_( 2) O_( 3) 系MISFET20は、ソース電極とドレイン電極がそれぞれ素子の上下に設置され、縦方向に電流が流れる縦型半導体素子である。ゲート電極21に閾値以上の電圧を印加すると、p型のボディ領域24a、24bのゲート電極21下の領域にチャネルが形成され、ソース電極22a、22bからドレイン電極25へ電流が流れるようになる。」

「[0025] ゲート絶縁膜26は、SiO_( 2) 、AlN、SiN、Al_( 2) O_( 3) 、β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)等の絶縁材料からなる。中でも、β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) はβ-Ga_( 2) O_( 3) 結晶上に単結晶膜として成長させることができるため、界面準位の少ない良好な半導体絶縁膜界面を形成することができ、他の絶縁膜を用いたときよりもゲート特性が良好になる。」


上記記載から,引用文献3には,以下の発明(以下,「引用発明3」という。)が記載されている。

「Ga_( 2) O_( 3) 系MISFET20であって,
n型β-Ga_( 2) O_( 3) 基板2上に形成されたn型β-Ga_( 2) O_( 3) 単結晶膜3と,
n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成されたソース電極22a,22bと,
n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22bの間の領域にゲート絶縁膜26を介して形成されたゲート電極21と,
n型β-Ga_( 2) O_( 3) 単結晶膜3中のソース電極22a,22bの下にそれぞれ形成されたn型のコンタクト領域23a,23bと,
コンタクト領域23a,23bをそれぞれ囲むp型のボディ領域24a,24bと,
n型β-Ga_( 2) O_( 3) 基板2のn型β-Ga_( 2) O_( 3) 単結晶膜3と反対側の面上に形成されたドレイン電極25とを含み,
ゲート絶縁膜26は,β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である,
Ga_( 2) O_( 3) 系MISFET20。」

第6 対比・判断
1 本願発明1について
(1)引用発明1を主引用例とする検討
ア 本願発明1と引用発明1を対比する。
(ア) 引用発明1の「n型β-Ga_( 2) O_( 3) 単結晶膜3」,「n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成されたソース電極22及びドレイン電極23」,「ソース電極22とドレイン電極23の間のn型β-Ga_( 2) O_( 3) 単結晶膜3上にゲート絶縁膜26を介して形成されたゲート電極21」及び「Ga_( 2) O_( 3) 系MISFET20」は,それぞれ本願発明1の「電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層」,「前記半導体層の前記表面上に形成されたソース電極及びドレイン電極」,「前記半導体層の前記表面上の前記ソース電極と前記ドレイン電極との間に形成されたゲート電極」及び「半導体素子」に相当する。

(イ) 引用発明1の「ソース電極22とドレイン電極23の間のn型β-Ga_( 2) O_( 3) 単結晶膜3上にゲート絶縁膜26を介して形成されたゲート電極21」の「ゲート絶縁膜26」が「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である」ことと,本願発明1の「前記半導体層の表面の一部を覆う酸化物絶縁膜」であって「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み」及び「前記酸化物絶縁膜は、前記ソース電極と前記ドレイン電極との間に形成され」並びに「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」ことは,「前記半導体層の表面の一部を覆う酸化物絶縁膜」であって「前記酸化物絶縁膜は、前記ソース電極と前記ドレイン電極との間に形成され」ている点で共通する。

(ウ) そうすると,本願発明1と引用発明1とは,以下の点で一致し,又相違する。
[一致点]
「電流経路となる,結晶質のGa_(2)O_(3)からなる半導体層と,
前記半導体層の表面の一部を覆う酸化物絶縁膜と,
前記半導体層の前記表面上に形成されたソース電極及びドレイン電極と,前記半導体層の前記表面上の前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを含む電極と,
を有し,
前記酸化物絶縁膜は,前記ソース電極と前記ドレイン電極との間に形成され,
半導体素子。」

[相違点1]
「酸化物絶縁膜」について,本願発明1は「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含」むのに対して,引用発明1の「ゲート絶縁膜26」はそのようになっていない点。

[相違点2]
「酸化物絶縁膜」について,本願発明1は「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」のに対して,引用発明1の「ゲート絶縁膜26」はその点が不明である点。

イ 相違点についての判断
(ア) 以下,[相違点1]について検討する。
引用文献1には,「ゲート絶縁膜26」について,半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と,前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含む点について記載されておらず,又周知技術とは言えないから,引用文献1の記載から「ゲート絶縁膜26」を[相違点1]に係る構成とすることが,当業者に容易であったとは言えない。
また,引用文献2記載事項にあるように,ゲート絶縁膜について,結晶性のSiNからなる絶縁膜を形成し,結晶性のSiNを覆う非晶質のSiNからなる第2の絶縁膜とすることは公知の技術であるが,この非晶質のSiNは,結晶性のSiNが成長する際に,格子不整合がおこりVolmer-Weberモードの島状に成長することによりゲートリーク電流が大きくなるという問題を避けるためのものであるところ,引用発明1の「ゲート絶縁膜26」である「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜」において,SiNと同様に格子不整合により絶縁膜が島状に形成されるとは認められないので,引用発明1の「ゲート絶縁膜26」にさらに,非晶質の「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)」からなる膜を設けることに動機づけがあるとは言えない。そうすると,引用文献2記載事項に基づいて,引用発明1に[相違点1]に係る構成を設けることが容易であったとは言えない。

(イ) そして,本願発明1は[相違点1]に係る構成を設けることにより,「電流経路となるGa_(2)O_(3)層の表面を結晶質層と非晶質層を有する酸化物絶縁体からなるパッシベーション膜で覆うことにより、リーク電流の発生を効果的に抑制することができる。」(本願明細書段落【0141】)という格別の効果を有する。

(ウ) したがって,他の相違点について判断するまでもなく,本願発明1は,当業者であっても引用発明1及び引用文献2に記載された事項に基づいて容易に発明できたものあるとは言えない。

(2) 引用発明3を主引用例とする検討
ア 本願発明1と引用発明3とを対比する。
(ア) 引用発明3の「n型β-Ga_( 2) O_( 3) 単結晶膜3」及び「Ga_( 2) O_( 3) 系MISFET20」は,それぞれ本願発明1の「電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層」及び「半導体素子」に相当する。

(イ) 引用発明3の「ゲート絶縁膜26」について,引用発明3は「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22bの間の領域にゲート絶縁膜26を介して形成されたゲート電極21」を設けているから,「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22b」がある面の一部を覆っていると言える。
そして,引用発明3の「ゲート絶縁膜26」は,「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である」から,引用発明3の「ゲート絶縁膜26」と,本願発明1の「前記半導体層の表面の一部を覆う酸化物絶縁膜」であって「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み」及び「前記酸化物絶縁膜は、前記ソース電極と前記ドレイン電極との間に形成され」並びに「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」ことは,「前記半導体層の表面の一部を覆う酸化物絶縁膜」である点で共通する。

(ウ) 引用発明3の「ソース電極22a,22b」が「n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成され」ていることと,本願発明1の「前記半導体層の前記表面上に形成されたソース電極及びドレイン電極」とは,「前記半導体層の前記表面上に形成されたソース電極」である点で共通する。

(エ) そうすると,本願発明1と引用発明3とは,以下の点で一致し,又相違する。

[一致点]
「電流経路となる,結晶質のGa_(2)O_(3)からなる半導体層と,
前記半導体層の表面の一部を覆う酸化物絶縁膜と,
前記半導体層の前記表面上に形成されたソース電極と,
を有する,
半導体素子。」

[相違点3]
本願発明1は,「ドレイン電極」が「前記半導体層の前記表面上に形成され」,「前記半導体層の前記表面上の前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを含」んでいるのに対して,本願発明3はそのようになっていない点。

[相違点4]
「酸化物絶縁膜」について,本願発明1は「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含」むのに対して,引用発明3の「ゲート絶縁膜26」はそのようになっていない点。

[相違点5]
「酸化物絶縁膜」について,本願発明1は「前記酸化物絶縁膜は、前記ソース電極と前記ドレイン電極との間に形成され」ているのに対して,引用発明3はそのようになっていない点。

[相違点6]
「酸化物絶縁膜」について,本願発明1は「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」のに対して,引用発明3の「ゲート絶縁膜26」はその点が不明である点。

イ 相違点についての判断
(ア) 以下,[相違点4]について検討する。
引用文献3には,「ゲート絶縁膜26」について,半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と,前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含む点について記載されておらず,又周知技術とは言えないから,引用文献3の記載から「ゲート絶縁膜26」を[相違点4]に係る構成とすることが,当業者に容易であったとは言えない。
また,引用文献2記載事項にあるように,ゲート絶縁膜について,結晶性のSiNからなる絶縁膜を形成し,結晶性のSiNを覆う非晶質のSiNからなる第2の絶縁膜とすることは公知の技術であるが,この非晶質のSiNは,結晶性のSiNが成長する際に,格子不整合がおこりVolmer-Weberモードの島状に成長することによりゲートリーク電流が大きくなるという問題を避けるためのものであるところ,引用発明3の「ゲート絶縁膜26」である「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜」において,SiNと同様に格子不整合により絶縁膜が島状に形成されるとは認められないので,引用発明1の「ゲート絶縁膜26」にさらに,非晶質の「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)」からなる膜を設けることに動機づけがあるとは言えない。そうすると,引用文献2記載事項に基づいて,引用発明3に[相違点4]に係る構成を設けることが容易であったとは言えない。

(イ) そして,本願発明1は[相違点4]に係る構成を設けることにより,「電流経路となるGa_(2)O_(3)層の表面を結晶質層と非晶質層を有する酸化物絶縁体からなるパッシベーション膜で覆うことにより、リーク電流の発生を効果的に抑制することができる。」(本願明細書段落【0141】)という格別の効果を有する。

(ウ) したがって,他の相違点について判断するまでもなく,本願発明1は,当業者であっても引用発明3及び引用文献2に記載された事項に基づいて容易に発明できたものあるとは言えない。

(3) 本願発明1についてのまとめ
上記のとおりであるから,本願発明1は,引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明することができたものではない。

2 本願発明2について
(1)引用発明1を主引用例とする検討
ア 本願発明2と引用発明1を対比する。
(ア) 引用発明1の「n型β-Ga_( 2) O_( 3) 単結晶膜3及び「Ga_( 2) O_( 3) 系MISFET20」は,それぞれ本願発明2の「電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層」及び「半導体素子」に相当する。

(イ)引用発明1の「高抵抗β-Ga_( 2) O_( 3) 基板2」と,本願発明2の「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられた結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」は,「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられたGa_(2)O_(3)基板」である点で共通する。

(ウ) 引用発明1の「ソース電極22」は「n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成され」ているから,引用発明1の「ソース電極22」は,本願発明2の「前記半導体層の前記表面上に形成されたソース電極」に相当する。

(エ) 引用発明1の「n型β-Ga_( 2) O_( 3) 単結晶膜3上にゲート絶縁膜26を介して形成されたゲート電極21」は,本願発明2の「前記半導体層にゲート絶縁膜を介して隣接するように形成されたゲート電極」に相当する。
そして,引用発明1の「ゲート絶縁膜26」は,「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である」から,本願発明2の「前記半導体層の表面の一部を覆う酸化物絶縁膜」であると言える。
加えて,引用発明1の「ゲート絶縁膜26」は,本願発明2の「前記ゲート絶縁膜は、前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分、又は前記半導体層中に埋め込まれた前記ゲート電極を覆う絶縁膜であ」ることのうち,「前記ゲート絶縁膜は、前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分」を有するから,引用発明1の「ゲート絶縁膜26」は,本願発明2の「前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分、又は前記半導体層中に埋め込まれた前記ゲート電極を覆う絶縁膜」に相当する。

(オ) そうすると,本願発明2と引用発明1とは,以下の点で一致し,又相違する。
[一致点]
「電流経路となる,結晶質のGa_(2)O_(3)からなる半導体層と,
前記半導体層の表面の一部を覆う酸化物絶縁膜と,
前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられたGa_(2)O_(3)基板と,
前記半導体層の前記表面上に形成されたソース電極と,前記半導体層にゲート絶縁膜を介して隣接するように形成されたゲート電極と,を含む電極と,
を有し,
前記ゲート絶縁膜は,前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分,又は前記半導体層中に埋め込まれた前記ゲート電極を覆う絶縁膜である,
半導体素子。」

[相違点7]
「Ga_(2)O_(3)基板」について,本願発明2は「結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」であるのに対して,引用発明1の「高抵抗β-Ga_( 2) O_( 3) 基板2」は結晶質であるのか否かが不明である点。

[相違点8]
本願発明2は「前記Ga_(2)O_(3)基板の前記半導体層と反対側の面上に形成されたドレイン電極」を有しているのに対して,引用発明1はそのようになっていない点。

[相違点9]
「酸化物絶縁膜」について,本願発明2は「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含」むのに対して,引用発明1の「ゲート絶縁膜26」はそのようになっていない点。

[相違点10]
「酸化物絶縁膜」について,本願発明2は「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」のに対して,引用発明1の「ゲート絶縁膜26」はその点が不明である点。

イ 相違点についての判断
(ア) 以下,[相違点9]について検討する。
[相違点9]は,前記[相違点1]と同様の相違点であるから,上記1(1)イ(ア)で検討したように,引用発明1に[相違点9]に係る構成を設けることが容易であったとは言えない。

(イ) そして,本願発明2は[相違点9]に係る構成を設けることにより,「電流経路となるGa_(2)O_(3)層の表面を結晶質層と非晶質層を有する酸化物絶縁体からなるパッシベーション膜で覆うことにより、リーク電流の発生を効果的に抑制することができる。」(本願明細書段落【0141】)という格別の効果を有する。

(ウ) したがって,他の相違点について判断するまでもなく,本願発明2は,当業者であっても引用発明1及び引用文献2に記載された事項に基づいて容易に発明できたものあるとは言えない。

(2)引用発明3を主引用例とする検討
ア 本願発明2と引用発明3を対比する。
(ア) 引用発明3の「n型β-Ga_( 2) O_( 3) 単結晶膜3」,「n型β-Ga_( 2) O_( 3) 単結晶膜3上に形成されたソース電極22a,22b」,「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22bの間の領域にゲート絶縁膜26を介して形成されたゲート電極21」,「n型β-Ga_( 2) O_( 3) 基板2のn型β-Ga_( 2) O_( 3) 単結晶膜3と反対側の面上に形成されたドレイン電極25」及び「Ga_( 2) O_( 3) 系MISFET20」は,それぞれ本願発明2の「電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層」,「前記半導体層の前記表面上に形成されたソース電極」,「前記半導体層にゲート絶縁膜を介して隣接するように形成されたゲート電極」,「前記Ga_(2)O_(3)基板の前記半導体層と反対側の面上に形成されたドレイン電極」及び「半導体素子」に相当する。

(イ) 引用発明3の「n型β-Ga_( 2) O_( 3) 基板2」と,本願発明2の「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられた結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」とは,「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられたGa_(2)O_(3)基板」である点で共通する。

(ウ) 引用発明3の「ゲート絶縁膜26」について,引用発明3は「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22bの間の領域にゲート絶縁膜26を介して形成されたゲート電極21」を設けているから,「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22b」がある面の一部を覆っていると言える。
そして,引用発明3の「ゲート絶縁膜26」は,「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である」から,引用発明3の「ゲート絶縁膜26」と,本願発明2の「前記半導体層の表面の一部を覆う酸化物絶縁膜」であって「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み」及び「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」ことは,「前記半導体層の表面の一部を覆う酸化物絶縁膜」である点で共通する。

(エ) 引用発明3は,「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22bの間の領域にゲート絶縁膜26を介して形成されたゲート電極21」を有しているから,「ゲート絶縁膜26」は,本願発明2の「前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分」に対応する部分を有していると認められる。そうすると,引用発明3は,本願発明2の「前記ゲート絶縁膜は、前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分、又は前記半導体層中に埋め込まれた前記ゲート電極を覆う絶縁膜」に相当する。

(オ) そうすると,本願発明2と引用発明3とは,以下の点で一致し,又相違する。
[一致点]
「電流経路となる,結晶質のGa_(2)O_(3)からなる半導体層と,
前記半導体層の表面の一部を覆う酸化物絶縁膜と,
前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられたGa_(2)O_(3)基板と,
前記半導体層の前記表面上に形成されたソース電極と,前記半導体層にゲート絶縁膜を介して隣接するように形成されたゲート電極と,前記Ga_(2)O_(3)基板の前記半導体層と反対側の面上に形成されたドレイン電極とを含む電極と,
を有し,
前記ゲート絶縁膜は,前記半導体層の前記表面上に前記酸化物絶縁膜を介して形成された前記ゲート電極の真下の前記酸化物絶縁膜の部分,又は前記半導体層中に埋め込まれた前記ゲート電極を覆う絶縁膜である,
半導体素子。」

[相違点11]
「Ga_(2)O_(3)基板」について,本願発明2は「結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」であるのに対して,引用発明3の「n型β-Ga_( 2) O_( 3) 基板2」は結晶質であるのか否かが不明である点。

[相違点12]
「酸化物絶縁膜」について,本願発明2は「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含」むのに対して,引用発明3の「ゲート絶縁膜26」はそのようになっていない点。

[相違点13]
「酸化物絶縁膜」について,本願発明2は「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」のに対して,引用発明3の「ゲート絶縁膜26」はその点が不明である点。

イ 相違点についての判断
(ア) 以下,[相違点12]について検討する。
[相違点12]は,前記[相違点4]と同様の相違点であるから,上記1(2)イ(ア)で検討したように,引用発明3に[相違点12]に係る構成を設けることが容易であったとは言えない。

(イ) そして,本願発明2は[相違点12]に係る構成を設けることにより,「電流経路となるGa_(2)O_(3)層の表面を結晶質層と非晶質層を有する酸化物絶縁体からなるパッシベーション膜で覆うことにより、リーク電流の発生を効果的に抑制することができる。」(本願明細書段落【0141】)という格別の効果を有する。

(ウ) したがって,他の相違点について判断するまでもなく,本願発明2は,当業者であっても引用発明3及び引用文献2に記載された事項に基づいて容易に発明できたものあるとは言えない。

(3) 本願発明2についてのまとめ
上記のとおりであるから,本願発明2は,引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明することができたものではない。

3 本願発明3について
(1)引用発明1を主引用例とする検討
ア 本願発明3と引用発明1を対比する。
(ア) 引用発明3の「n型β-Ga_( 2) O_( 3) 単結晶膜3」及び「Ga_( 2) O_( 3) 系MISFET20」は,それぞれ本願発明3の「電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層」及び「半導体素子」に相当する。

(イ) 引用発明3の「高抵抗β-Ga_( 2) O_( 3) 基板2」と,本願発明3の「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられた結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」は,「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられたGa_(2)O_(3)基板」である点で共通する。

(ウ) 引用発明1の「ソース電極22とドレイン電極23の間のn型β-Ga_( 2) O_( 3) 単結晶膜3上にゲート絶縁膜26を介して形成されたゲート電極21」の「ゲート絶縁膜26」が「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である」ことと,本願発明3の「前記半導体層の表面の一部を覆う酸化物絶縁膜」であって「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み」及び「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」ことは,「前記半導体層の表面の一部を覆う酸化物絶縁膜」である点で共通する。

(エ) そうすると,本願発明3と引用発明1は以下の点で一致し又相違する。
[一致点]
「電流経路となる,結晶質のGa_(2)O_(3)からなる半導体層と,
前記半導体層の表面の一部を覆う酸化物絶縁膜と,
前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられた結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板と,
を有する,
半導体素子。」

[相違点14]
「Ga_(2)O_(3)基板」について,本願発明3は「結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」であるのに対して,引用発明1の「高抵抗β-Ga_( 2) O_( 3) 基板2」は結晶質であるのか否かが不明である点。

[相違点15]
本願発明3は「前記半導体層の前記表面上に形成され、前記半導体層との間にショットキー接合を形成するショットキー電極と、前記Ga_(2)O_(3)基板との間にオーミック接合を形成するオーミック電極とを含む電極」を有し,「前記ショットキー電極の前記酸化物絶縁膜側の一部が、前記酸化物絶縁膜の一部を覆うフィールドプレート電極であ」るのに対して,引用発明1はそのようになっていない点。

[相違点16]
「酸化物絶縁間」について,本願発明3は,「前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含」んでいるのに対して,引用発明1はそのようになっていない点。

[相違点17]
「酸化物絶縁膜」について,本願発明3は,「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」のに対して,引用発明1の「ゲート絶縁膜26」はその点が不明である点。

イ 相違点についての判断
(ア) 以下,[相違点16]について検討する。
[相違点16]は,前記[相違点1]と同様の相違点であるから,上記1(1)イ(ア)で検討したように,引用発明1に[相違点16]に係る構成を設けることが容易であったとは言えない。

(イ) そして,本願発明3は[相違点16]に係る構成を設けることにより,「電流経路となるGa_(2)O_(3)層の表面を結晶質層と非晶質層を有する酸化物絶縁体からなるパッシベーション膜で覆うことにより、リーク電流の発生を効果的に抑制することができる。」(本願明細書段落【0141】)という格別の効果を有する。

(ウ) したがって,他の相違点について判断するまでもなく,本願発明3は,当業者であっても引用発明1及び引用文献2に記載された事項に基づいて容易に発明できたものあるとは言えない。

(2)引用発明3を主引用例とする検討
ア 本願発明3と引用発明3を対比する。
(ア) 引用発明3の「n型β-Ga_( 2) O_( 3) 単結晶膜3」及び「Ga_( 2) O_( 3) 系MISFET20」は,それぞれ本願発明3の「電流経路となる、結晶質のGa_(2)O_(3)からなる半導体層」及び「半導体素子」に相当する。

(イ) 引用発明3の「n型β-Ga_( 2) O_( 3) 基板2」と,本願発明3の「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられた結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」とは,「前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられたGa_(2)O_(3)基板」である点で共通する。

(ウ) 引用発明3の「ゲート絶縁膜26」について,引用発明3は「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22bの間の領域にゲート絶縁膜26を介して形成されたゲート電極21」を設けているから,「n型β-Ga_( 2) O_( 3) 単結晶膜3上のソース電極22a,22b」がある面の一部を覆っていると言える。
そして,引用発明3の「ゲート絶縁膜26」は,「β-(Al_( x) Ga_( 1-x) )_( 2) O_( 3) (0≦x≦1)からなる単結晶膜である」から,引用発明3の「ゲート絶縁膜26」と,本願発明3の「前記半導体層の表面の一部を覆う酸化物絶縁膜」であって「前記酸化物絶縁膜は、前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含み」及び「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」ことは,「前記半導体層の表面の一部を覆う酸化物絶縁膜」である点で共通する。

(エ) そうすると,本願発明3と引用発明3とは,以下の点で一致し,又相違する。
[一致点]
「電流経路となる,結晶質のGa_(2)O_(3)からなる半導体層と,
前記半導体層の表面の一部を覆う酸化物絶縁膜と,
前記半導体層の前記表面と反対側の面上に直接又は他の層を介して設けられたGa_(2)O_(3)基板と,
を有する,
半導体素子。」

[相違点18]
「Ga_(2)O_(3)基板」について,本願発明3は「結晶質のGa_(2)O_(3)からなるGa_(2)O_(3)基板」であるのに対して,引用発明3の「n型β-Ga_( 2) O_( 3) 基板2」は結晶質であるのか否かが不明である点。

[相違点19]
本願発明3は「前記半導体層の前記表面上に形成され、前記半導体層との間にショットキー接合を形成するショットキー電極と、前記Ga_(2)O_(3)基板との間にオーミック接合を形成するオーミック電極とを含む電極」を有し,「前記ショットキー電極の前記酸化物絶縁膜側の一部が、前記酸化物絶縁膜の一部を覆うフィールドプレート電極であ」るのに対して,引用発明3はそのようになっていない点。

[相違点20]
「酸化物絶縁間」について,本願発明3は,「前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含」んでいるのに対して,引用発明3はそのようになっていない点。

[相違点21]
「酸化物絶縁膜」について,本願発明3は,「前記酸化物絶縁膜は、前記電極間のリーク電流を抑制する」のに対して,引用発明3の「ゲート絶縁膜26」はその点が不明である点。

イ 相違点についての判断
(ア) 以下,[相違点20]について検討する。
[相違点20]は,前記[相違点4]と同様の相違点であるから,上記1(2)イ(ア)で検討したように,引用発明3に[相違点20]に係る構成を設けることが容易であったとは言えない。

(イ) そして,本願発明3は[相違点20]に係る構成を設けることにより,「電流経路となるGa_(2)O_(3)層の表面を結晶質層と非晶質層を有する酸化物絶縁体からなるパッシベーション膜で覆うことにより、リーク電流の発生を効果的に抑制することができる。」(本願明細書段落【0141】)という格別の効果を有する。

(ウ) したがって,他の相違点について判断するまでもなく,本願発明3は,当業者であっても引用発明3及び引用文献2に記載された事項に基づいて容易に発明できたものあるとは言えない。

(3) 本願発明3についてのまとめ
上記のとおりであるから,本願発明3は,引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明することができたものではない。

4 本願発明4ないし6について
本願発明4ないし6は,本願発明1,2又は3を引用するものであり,本願発明1,2又は3の発明特定事項を全て備えるから,前記1ないし3と同様の理由により,引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明することができたものではない。

5 本願発明7,8及び9について
本願発明7,8及び9は,それぞれ本願発明1,2及び3に対応する方法の発明であり,本願発明1,2及び3の「前記半導体層に接触する結晶質の酸化物絶縁体を主成分とする結晶質層と、前記結晶質層上の非晶質の前記酸化物絶縁体を主成分とする非晶質層とを含」むことに対応する構成を備えるものであるから,本願発明1,2及び3と同様の理由により,引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明することができたものではない。

6 本願発明10ないし15について
本願発明10ないし15は,本願発明7,8又は9を引用するものであり,本願発明7,8又は9の発明特定事項を全て備えているから,前記5と同様の理由により,引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明することができたものではない。

第7 原査定について
前記第6のとおりであるから,本願発明1ないし15は,拒絶査定において引用された引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明をすることができたものではない。
したがって,原査定の理由によって,本願を拒絶することはできない。

第8 当審拒絶理由について
1 特許法第36条第4項第1号について
平成30年12月20日にされた手続補正により,発明の詳細な説明の記載が,特許法第36条第4項第1号に規定する要件を満たしていないとの拒絶の理由は解消した。

2 特許法第36条第6項第1号及び第2号について
平成30年12月20日にされた手続補正により,特許請求の範囲の記載が,特許法第36条第6項第1号及び第2号に規定する要件を満たしていないとの拒絶の理由は解消した。

第9 むすび
以上のとおり,本願発明1ないし15は,当業者が引用文献1ないし3に記載された発明に基づいて容易に発明をすることができたものではない。
したがって,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2019-04-16 
出願番号 特願2013-127962(P2013-127962)
審決分類 P 1 8・ 536- WY (H01L)
P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 綿引 隆  
特許庁審判長 飯田 清司
特許庁審判官 小田 浩
加藤 浩一
発明の名称 半導体素子及びその製造方法  
代理人 特許業務法人平田国際特許事務所  
代理人 特許業務法人平田国際特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ