ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L 審判 査定不服 2項進歩性 取り消して特許、登録 H01L |
---|---|
管理番号 | 1352083 |
審判番号 | 不服2018-12079 |
総通号数 | 235 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2019-07-26 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2018-09-10 |
確定日 | 2019-06-20 |
事件の表示 | 特願2016-255713「薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法」拒絶査定不服審判事件〔平成29年 7月 6日出願公開、特開2017-120910、請求項の数(13)〕について、次のとおり審決する。 |
結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
理由 |
第1 手続の経緯 本願は,平成28年(2016年)12月28日(パリ条約による優先権主張 2015年12月31日,以下「本願優先日」という,韓国)の出願であって,その手続の経緯は以下のとおりである。 平成29年10月24日付け 拒絶理由通知 平成30年 1月26日 意見書・手続補正 平成30年 5月 7日付け 拒絶査定(以下,「原査定」という。) 平成30年 9月10日 審判請求・手続補正 平成31年 1月23日 上申書 平成31年 4月 3日付け 拒絶理由通知(以下,「当審拒絶理由」という。) 令和 1年 5月10日 意見書・手続補正(以下,「当審補正」という。) 第2 原査定の概要 原査定の概要は次のとおりである。 理由1 この出願の請求項1-5,7-12,14-18に係る発明は,本願優先日前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。 理由2 この出願の請求項1-18に係る発明は,本願優先日前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,本願優先日前にその発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができない。 <引用文献等一覧> 1.特開2011-228622号公報 第3 当審拒絶理由の概要 当審拒絶理由の概要は次のとおりである。 この出願は,特許請求の範囲の記載が下記の点で,特許法第36条第6項第2号に規定する要件を満たしていない。 記 ・請求項 1-17 請求項1及び11に記載された「酸化防止膜」の構造が不明確である。 請求項1及び11を引用して記載した他の請求項についても同様である。 第4 本願発明 本願の請求項1-13に係る発明(以下,それぞれ「本願発明1」-「本願発明13」という。)は,当審補正で補正された特許請求の範囲の請求項1-13に記載された事項により特定される次のとおりのものと認められる。 「【請求項1】 基板上に位置し,ソース領域,ドレイン領域,及び前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を有する酸化物半導体のアクティブ層と, 前記アクティブ層の前記チャネル領域上に位置するゲート電極と, 前記アクティブ層及び前記ゲート電極上に位置し,拡散部である前記ソース領域の上部面及び前記ドレイン領域の上部面と直接接する層間絶縁膜と, を備え, 前記層間絶縁膜は,SiO_(2)を含み, 前記ソース領域及び前記ドレイン領域はそれぞれ,上部面の近くに位置する酸化防止膜を含み,前記酸化防止膜は酸化物半導体,及び前記ソース領域又は前記ドレイン領域の酸素欠乏領域を置き換えたSiを含み, 各酸化防止膜は50Å?100Åの厚さを有し, 各酸化防止膜におけるSi量は,1×10^(22)/cm^(3)?4×10^(22)/cm^(3)である,薄膜トランジスタ。 【請求項2】 前記ソース領域及び前記ドレイン領域はそれぞれ,酸化物半導体を含み,Siを含まない下部領域をさらに有する,請求項1に記載の薄膜トランジスタ。 【請求項3】 前記酸化物半導体は,インジウムスズガリウム亜鉛酸化物(InSnGaZnO),インジウムガリウム亜鉛酸化物(InGaZnO),インジウムスズ亜鉛酸化物(InSnZnO),インジウムアルミニウム亜鉛酸化物(InAlZnO),インジウムハフニウム亜鉛酸化物(InHfZnO),スズガリウム亜鉛酸化物(SnGaZnO),アルミニウムガリウム亜鉛酸化物(AlGaZnO),スズアルミニウム亜鉛酸化物(SnAlZnO),インジウム亜鉛酸化物(InZnO),スズ亜鉛酸化物(SnZnO),アルミニウム亜鉛酸化物(AlZnO),亜鉛マグネシウム酸化物(ZnMgO),スズマグネシウム酸化物(SnMgO),インジウムマグネシウム酸化物(InMgO),インジウムガリウム酸化物(InGaO),インジウム酸化物(InO),スズ酸化物(SnO)及び亜鉛酸化物(ZnO)のうち少なくとも一つである,請求項1に記載の薄膜トランジスタ。 【請求項4】 前記酸化防止膜の酸素比率は,前記チャネル領域に対して20%?80%である,請求項1に記載の薄膜トランジスタ。 【請求項5】 前記酸化防止膜の酸素比率は,前記ソース領域及び前記ドレイン領域の前記酸化防止膜の下に位置する下部領域に対して20%?80%である,請求項1に記載の薄膜トランジスタ。 【請求項6】 前記層間絶縁膜は,前記ソース領域の酸化防止膜を露出する第1コンタクトホール,及び前記ドレイン領域の酸化防止膜を露出する第2コンタクトホールを有する,請求項1に記載の薄膜トランジスタ。 【請求項7】 前記第1コンタクトホールを介して前記ソース領域の酸化防止膜と接触するソース電極と, 前記第2コンタクトホールを介して前記ドレイン領域の酸化防止膜と接触するドレイン電極と, をさらに備える,請求項6に記載の薄膜トランジスタ。 【請求項8】 請求項1に記載の薄膜トランジスタを備える,ディスプレイ装置。 【請求項9】 基板上にソース領域,ドレイン領域,及び前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を有する酸化物半導体のアクティブ層を形成するステップと, 前記アクティブ層の前記チャネル領域上にゲート絶縁膜を形成するステップと, 前記ゲート絶縁膜上にゲート電極を形成するステップと, 前記ソース領域の上端及び前記ドレイン領域の上端にSiを追加して拡散部である酸化防止膜を形成するステップと, 前記ゲート電極及び前記酸化防止膜上に,SiO_(2)を有する層間絶縁膜を形成するステップと, を有し, 前記ソース領域及び前記ドレイン領域は,前記ゲート電極を形成するステップによって導体化され, 前記層間絶縁膜は,前記酸化防止膜と直接接し, 前記Siを追加するステップは, 前記アクティブ層の前記ソース領域及び前記ドレイン領域の上部にSi膜を形成するステップと, 前記ソース領域の上端及び前記ドレイン領域の上端にSiを拡散させ,それにより前記ソース領域及びドレイン領域の酸素欠乏領域をSiに置き換えるステップを有し, 前記Si膜は30Å?100Åの厚さを有し, 各酸化防止膜は50Å?100Åの厚さを有し, 各酸化防止膜におけるSi量は,1×10^(22)/cm^(3)?4×10^(22)/cm^(3)である,薄膜トランジスタの製造方法。 【請求項10】 前記層間絶縁膜は,前記ソース領域の酸化防止膜を露出する第1コンタクトホール,及び前記ドレイン領域の酸化防止膜を露出する第2コンタクトホールを有する,請求項9に記載の薄膜トランジスタの製造方法。 【請求項11】 前記酸化防止膜に含まれた酸素量は,前記チャネル領域に含まれた酸素量の20%?80%である,請求項10に記載の薄膜トランジスタの製造方法。 【請求項12】 前記酸化防止膜に含まれた酸素量は,前記ソース領域及び前記ドレイン領域の前記酸化防止膜の下に位置する下部領域に対して20%?80%である,請求項10に記載の薄膜トランジスタの製造方法。 【請求項13】 前記第1コンタクトホールを介して前記ソース領域の酸化防止膜と接触するソース電極,及び前記第2コンタクトホールを介して前記ドレイン領域の酸化防止膜と接触するドレイン電極を形成するステップをさらに有する,請求項10に記載の薄膜トランジスタの製造方法。」 第5 引用文献及び引用発明 1 引用文献1 原査定に引用された引用文献1には,図面とともに次の事項が記載されている。(下線は当審で付加した。以下同じ。) 「【技術分野】 【0001】 本発明は,酸化物半導体を用いた薄膜トランジスタ(TFT;Thin Film Transistor)およびその製造方法,並びにこの薄膜トランジスタを備えた表示装置に関する。」 「【発明が解決しようとする課題】 【0008】 しかしながら,特許文献1および非特許文献2では,低抵抗のソース・ドレイン領域を自己整合的に形成するために,層間絶縁膜としてプラズマCVD法によりシリコン窒化膜を形成し,このシリコン窒化膜に含まれる水素を酸化物半導体薄膜層に導入していた。更に特許文献1では,シリコン窒化膜からの水素導入に加えて,水素ガスのプラズマ処理を併用していた。また,非特許文献1ではアルゴンガスのプラズマ雰囲気に酸化物半導体膜を晒すことにより低抵抗のソース・ドレイン領域を形成していた。これらの従来方法では,素子特性が,変動要素の多いプラズマ工程に依存することになり,安定的に量産に適用することが難しいという問題があった。 【0009】 本発明はかかる問題点に鑑みてなされたもので,その目的は,セルフアライン構造の薄膜トランジスタの特性を安定させることが可能な薄膜トランジスタおよびその製造方法,並びにこの薄膜トランジスタを備えた表示装置を提供することにある。」 「【発明の効果】 【0018】 本発明の第1および第2の薄膜トランジスタによれば,酸化物半導体膜のソース領域およびドレイン領域の上面から深さ方向における少なくとも一部に,アルミニウム(Al),ホウ素(B),ガリウム(Ga),インジウム(In),チタン(Ti),シリコン(Si),ゲルマニウム(Ge),スズ(Sn)および鉛(Pb)からなる群のうちの少なくとも一種をドーパントとして含む,またはチャネル領域よりも酸素濃度が低い低抵抗領域を設けるようにしたので,セルフアライン構造の薄膜トランジスタの特性を安定させることが可能となる。よって,この薄膜トランジスタを用いて表示装置を構成すれば,寄生容量の小さいセルフアライン構造と共に安定した特性を有する本発明の薄膜トランジスタにより,高品質な表示が可能となる。」 「【0022】 (第1の実施の形態) 図1は,本発明の第1の実施の形態に係る薄膜トランジスタ1の断面構造を表すものである。薄膜トランジスタ1は,液晶ディスプレイや有機ELディスプレイなどの駆動素子として用いられるものであり,例えば,基板11に酸化物半導体膜20,ゲート絶縁膜30,ゲート電極40,高抵抗膜50,層間絶縁膜60,ソース電極70Sおよびドレイン電極70Dがこの順に積層されたトップゲート型(スタガ型)の構成を有している。 (中略) 【0024】 酸化物半導体膜20は,基板11上に,ゲート電極40およびその近傍を含む島状に設けられ,薄膜トランジスタ1の活性層としての機能を有するものである。酸化物半導体膜20は,例えば厚みが50nm程度であり,ゲート電極40に対向してチャネル領域20Aを有している。チャネル領域20A上には,ゲート絶縁膜30およびゲート電極40がこの順に同一形状で設けられており,チャネル領域20Aの一方の側にはソース領域20S,他方の側にはドレイン領域20Dがそれぞれ設けられている。 【0025】 チャネル領域20Aは,酸化物半導体により構成されている。ここで酸化物半導体とは,インジウム,ガリウム,亜鉛,スズ等の元素と,酸素とを含む化合物である。具体的には,非晶質の酸化物半導体としては,酸化インジウムガリウム亜鉛(IGZO)が挙げられ,結晶性の酸化物半導体としては,酸化亜鉛(ZnO),酸化インジウム亜鉛(IZO(登録商標)),酸化インジウムガリウム(IGO),酸化インジウムスズ(ITO),酸化インジウム(InO)等が挙げられる。 【0026】 ソース領域20Sおよびドレイン領域20Dは,それぞれ,上面から深さ方向における一部に低抵抗領域21を有している。低抵抗領域21は,例えば,チャネル領域20Aよりも酸素濃度が低いことにより低抵抗化されている。これにより,この薄膜トランジスタ1は,セルフアライン(自己整合)構造を有すると共に特性を安定させることが可能となっている。」 「【0036】 図2および図3は,薄膜トランジスタ1の製造方法を工程順に表したものである。まず,基板11の全面に,例えばスパッタリング法により,上述した材料よりなる酸化物半導体膜20を,50nm程度の厚みで形成する。その際,ターゲットとしては,形成しようとする酸化物半導体膜20と同一組成のセラミックターゲットを用いる。また,酸化物半導体膜20中のキャリア濃度はスパッタリングの際の酸素分圧に大きく依存するので,所望のトランジスタ特性が得られるように酸素分圧を制御する。」 「【0038】 続いて,図2(B)に示したように,基板11および酸化物半導体膜20の全面に,例えばプラズマCVD(Chemical Vapor Deposition ;化学気相成長)法等により,シリコン酸化膜または酸化アルミニウム膜などのゲート絶縁材料膜30Aを,300nm程度の厚みで形成する。シリコン酸化膜はプラズマCVD法のほか,反応性スパッタリング法により形成することが可能である。また,酸化アルミニウム膜は,反応性スパッタリング法,CVD法または原子層成膜法により形成することが可能である。」 「【0051】 低抵抗領域21を形成したのち,図3(C)に示したように,高抵抗膜50上に,例えばシリコン酸化膜あるいは酸化アルミニウム膜,またはそれらの積層膜よりなる層間絶縁膜60を,上述した厚みで形成する。その際,シリコン酸化膜はプラズマCVD法により形成することが可能である。酸化アルミニウム膜は,アルミニウムをターゲットとしたDCまたはAC電源による反応性スパッタリング法により形成することが望ましい。高速に成膜することが可能となるからである。」 「【0059】 (第2の実施の形態) 本実施の形態は,低抵抗領域21の構成および製造方法において上記第1の実施の形態と異なるものである。このことを除いては,本実施の形態の薄膜トランジスタは,図1に示した第1の実施の形態の薄膜トランジスタ1と同様の構成を有している。よって,対応する構成要素には同一の符号を付して説明する。また,第1の実施の形態と重複する工程については,図1ないし図3を参照して説明する。 【0060】 本実施の形態の薄膜トランジスタは,低抵抗領域21が,アルミニウム(Al),ホウ素(B),ガリウム(Ga),インジウム(In),チタン(Ti),シリコン(Si),ゲルマニウム(Ge),スズ(Sn)および鉛(Pb)からなる群のうちの少なくとも一種をドーパントとして含むことにより低抵抗化されている。これにより,この薄膜トランジスタ1は,セルフアライン(自己整合)構造を有すると共に特性を安定させることが可能となっている。 【0061】 ここでアルミニウム(Al),ホウ素(B),ガリウム(Ga),インジウム(In),チタン(Ti),シリコン(Si),ゲルマニウム(Ge),スズ(Sn),鉛(Pb)等の元素は酸化物半導体中に存在する場合には,ドーパントとして働くために酸化物半導体中の電子濃度を増加させることが可能となり,酸化物半導体を低抵抗化することが可能となる。この場合に酸化物半導体を低抵抗化するために必要なドーパント濃度は1×10^(19)cm^(-3)(当審注:原文の「cm-3」は誤記と認める。)以上含まれていることが望ましい。」 「【0063】 この薄膜トランジスタ1は,例えば,次のようにして製造することができる。 【0064】 まず,第1の実施の形態と同様にして,図2(A)に示した工程により,酸化物半導体膜20を形成する。次いで,第1の実施の形態と同様にして,図2(B)および図2(C)に示した工程により,酸化物半導体膜20のチャネル領域20A上に,ゲート絶縁膜30およびゲート電極40をこの順に同一形状で形成する。 【0065】 続いて,ソース領域20Sおよびドレイン領域20Dの上面から深さ方向における一部に,アルミニウム(Al),ホウ素(B),ガリウム(Ga),インジウム(In),チタン(Ti),シリコン(Si),ゲルマニウム(Ge),スズ(Sn)および鉛(Pb)からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域21を形成する。 【0066】 具体的には,アルミニウム(Al),インジウム(In)またはチタン(Ti)の場合には,第1の実施の形態と同様にして,図3(A)および図3(B)に示した工程により低抵抗領域21を形成することが可能である。すなわち,酸化物半導体膜20,ゲート絶縁膜30およびゲート電極40の表面に,ドーパント材料膜として,アルミニウム(Al),インジウム(In)またはチタン(Ti)よりなる金属膜50Aを形成し,この金属膜50Aの熱処理を行うことにより,金属膜50Aが酸化されて,酸化アルミニウム,酸化インジウムまたは酸化チタンよりなる高抵抗膜50が形成される。これと共に,ソース領域20Sおよびドレイン領域20Dの上面から深さ方向における一部に,アルミニウム(Al),インジウム(In)またはチタン(Ti)をドーパントとして含む低抵抗領域21が形成される。 【0067】 また,ホウ素(B),ガリウム(Ga),シリコン(Si),ゲルマニウム(Ge),スズ(Sn),鉛(Pb)の場合についても,上述したアルミニウム(Al)等と同じ工程により低抵抗領域21を形成することが可能である。すなわち,酸化物半導体膜20,ゲート絶縁膜30およびゲート電極40の表面に,ドーパント材料膜として,ホウ素(B),ガリウム(Ga),シリコン(Si),ゲルマニウム(Ge),スズ(Sn)または鉛(Pb)よりなる非金属膜50Aを形成する。この非金属膜50Aの熱処理を行うことにより,非金属膜50Aが酸化されて,酸化ホウ素,酸化ガリウム,シリコン酸化物,ゲルマニウム酸化物,酸化スズまたは酸化鉛よりなる高抵抗膜50が形成される。これと共に,ソース領域20Sおよびドレイン領域20Dの上面から深さ方向における一部に,ホウ素(B),ガリウム(Ga),シリコン(Si),ゲルマニウム(Ge),スズ(Sn)または鉛(Pb)をドーパントとして含む低抵抗領域21が形成される。 【0068】 図6は,実際に上述した製造方法によりアルミニウム(Al)をドーパントとして含む低抵抗領域21を形成し,得られた低抵抗領域21のアルミニウム濃度をSIMS法(2次イオン質量分析法)により測定した結果を表したものである。図6から,酸化物半導体の表面付近に最も高濃度のアルミニウムが含まれており,表面から40nm深い領域においても酸化物半導体中に1×10^(19)cm^(-3)(当審注:原文の「cm-3」は誤記と認める。)以上のアルミニウムが含まれていることがわかる。 【0069】 低抵抗領域21を形成したのち,第1の実施の形態と同様にして,図3(C)に示した工程により,高抵抗膜50上に層間絶縁膜60を形成する。続いて,図1に示したように,例えばフォトリソグラフィおよびエッチングにより層間絶縁膜60に接続孔を形成する。 【0070】 そののち,層間絶縁膜60の上に,例えばスパッタリング法により,例えばモリブデン(Mo)膜を200nmの厚みで形成し,フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより,同じく図1に示したように,ソース電極70Sおよびドレイン電極70Dを低抵抗領域21に接続する。以上により,図1に示した薄膜トランジスタ1が完成する。」 2 引用装置発明 前記1より,引用文献1には,「第2の実施の形態」の薄膜トランジスタとして次の発明(以下,「引用装置発明」という。)が記載されていると認められる。 「基板に酸化物半導体膜,ゲート絶縁膜,ゲート電極,高抵抗膜,層間絶縁膜,ソース電極およびドレイン電極がこの順に積層されたトップゲート型の構成を有する薄膜トランジスタであって, 酸化物半導体膜は,活性層としての機能を有し,ゲート電極に対向してチャネル領域を有し,チャネル領域の一方の側にはソース領域,他方の側にはドレイン領域がそれぞれ設けられ, ソース領域およびドレイン領域は,それぞれ,上面から深さ方向における一部に低抵抗領域を有し, 低抵抗領域が,シリコンをドーパントとして含むことにより低抵抗化されており,必要なドーパント濃度は1×10^(19)cm^(-3)以上含まれており, 層間絶縁膜はシリコン酸化膜よりなり, 高抵抗膜はシリコン酸化物よりなるもの。」 3 引用方法発明 前記1より,引用文献1には,「第2の実施の形態」の薄膜トランジスタの製造方法として次の発明(以下,「引用方法発明」という。)が記載されていると認められる。 「薄膜トランジスタの製造方法であって, まず,基板の全面に,酸化物半導体膜を形成し,酸化物半導体膜は,活性層としての機能を有し,ゲート電極に対向してチャネル領域を有し,チャネル領域の一方の側にはソース領域,他方の側にはドレイン領域がそれぞれ設けられ, 次いで,酸化物半導体膜のチャネル領域上に,ゲート絶縁膜およびゲート電極をこの順に同一形状で形成し, 酸化物半導体膜,ゲート絶縁膜およびゲート電極の表面に,ドーパント材料膜として,シリコンよりなる非金属膜を形成し,この非金属膜の熱処理を行うことにより,非金属膜が酸化されて,シリコン酸化物より成る高抵抗膜が形成されると共にソース領域およびドレイン領域の上面から深さ方向における一部に,シリコンをドーパントとして含む低抵抗領域が形成され, 低抵抗領域を形成した後,高抵抗膜上にシリコン酸化膜よりなる層間絶縁膜を形成し, 低抵抗領域が,シリコンをドーパントとして含むことにより低抵抗化されており,必要なドーパント濃度は1×10^(19)cm^(-3)以上含まれていること。」 第6 判断 1 本願発明1について (1)本願発明1と引用装置発明との対比 ア 引用装置発明において「基板に酸化物半導体膜」「がこの順に積層され」「酸化物半導体膜は,活性層としての機能を有し,ゲート電極に対向してチャネル領域を有し,チャネル領域の一方の側にはソース領域,他方の側にはドレイン領域がそれぞれ設けられ」ているから,引用装置発明の「酸化物半導体膜」は本願発明1の「基板上に位置し,ソース領域,ドレイン領域,及び前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を有する酸化物半導体のアクティブ層」に,引用装置発明の「ゲート電極」は本願発明1の「前記アクティブ層の前記チャネル領域上に位置するゲート電極」に,それぞれ相当する。 イ 引用装置発明において「酸化物半導体膜,ゲート絶縁膜,ゲート電極,高抵抗膜,層間絶縁膜」「がこの順に積層され」「層間絶縁膜はシリコン酸化膜よりなり,高抵抗膜はシリコン酸化物よりなる」から「層間絶縁膜」と「高抵抗膜」とは一体の「シリコン酸化膜」ということができ,この「シリコン酸化膜」は「酸化物半導体膜」「ゲート電極」よりも上層にあることになり,さらに,シリコンよりなる非金属膜の熱処理を行うことにより,「高抵抗膜」が形成され,これと共にソース領域およびドレイン領域の上面からシリコンをドーパントとして含む低抵抗領域が形成される(前記第5の1【0067】)から,引用装置発明の「層間絶縁膜」と「高抵抗膜」とは,本願発明1の「前記アクティブ層及び前記ゲート電極上に位置し,拡散部である前記ソース領域の上部面及び前記ドレイン領域の上部面と直接接する層間絶縁膜」に相当する。 ウ 前記イのとおり,引用装置発明の「層間絶縁膜」と「高抵抗膜」とは,本願発明1の「層間絶縁膜」に相当し,一体の「シリコン酸化膜」であるから,「前記層間絶縁膜は,SiO_(2)を含」むといえる。 エ 引用装置発明では「ソース領域およびドレイン領域は,それぞれ,上面から深さ方向における一部に低抵抗領域を有し,低抵抗領域が,シリコンをドーパントとして含むことにより低抵抗化されて」いるから,この「低抵抗領域」は「膜」状のものということができ,すると,「前記ソース領域及び前記ドレイン領域はそれぞれ,上部面の近くに位置する」「膜を含み,前記」「膜は酸化物半導体,及び前記ソース領域又は前記ドレイン領域の」格子点「を置き換えたSiを含」むといえる。 オ すると,本願発明1と引用装置発明とは,下記カの点で一致し,下記キの点で相違する。 カ 一致点 「基板上に位置し,ソース領域,ドレイン領域,及び前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を有する酸化物半導体のアクティブ層と, 前記アクティブ層の前記チャネル領域上に位置するゲート電極と, 前記アクティブ層及び前記ゲート電極上に位置し,拡散部である前記ソース領域の上部面及び前記ドレイン領域の上部面と直接接する層間絶縁膜と, を備え, 前記層間絶縁膜は,SiO_(2)を含み, 前記ソース領域及び前記ドレイン領域はそれぞれ,上部面の近くに位置する膜を含み,前記膜は酸化物半導体,及び前記ソース領域又は前記ドレイン領域の格子点を置き換えたSiを含む,薄膜トランジスタ。」 キ 相違点 (ア)相違点1 本願発明1では,「上部面の近くに位置する膜」が「酸化防止膜」であり,「酸素欠乏領域」を置き換えたSiを含むのに対し,引用装置発明では,「上面から深さ方向における一部」の「低抵抗領域」が「酸化防止膜」であるか不明であり,「低抵抗領域」の「ドーパントとして」の「シリコン」が「酸素欠乏領域」を置き換えるかどうか不明である点。 (イ)相違点2 本願発明1では,「各酸化防止膜は50Å?100Åの厚さを有し,各酸化防止膜におけるSi量は,1×10^(22)/cm^(3)?4×10^(22)/cm^(3)である」のに対し,引用装置発明では「低抵抗領域が」「必要なドーパント濃度は1×10^(19)cm^(-3)以上含まれて」いる点。 (2)判断 本願発明1と引用装置発明とは,相違点1及び2で相違するから,本願発明1は引用装置発明ではない。 さらに,相違点2について検討する。 引用文献1には,アルミニウムをドーパントとして含む低抵抗領域の場合に「表面から40nm深い領域においても酸化物半導体中に1×10^(19)cm^(-3)以上のアルミニウムが含まれている」(前記第5の1【0068】)ことが記載されており,ドーパントを「シリコン」とした場合に「50Å?100Åの厚さ」と小さくする動機づけがない。 さらに,引用装置発明の「低抵抗領域」のドーパント濃度を「1×10^(22)/cm^(3)?4×10^(22)/cm^(3)」とすることについて,引用文献1には記載も示唆もない。 そして,本願発明1は「各酸化防止膜におけるSi量は,1×10^(22)/cm^(3)?4×10^(22)/cm^(3)」とすることにより,「ソース及びドレイン領域に拡散されたSi量が4×10^(22)atoms/cm^(3)を超えると,面抵抗は10kΩ/cm^(2)以上に増加する。また,ソース及びドレイン領域に拡散されたSi量が1×10^(22)atoms/cm^(3)未満であれば,面抵抗は1つの地点(面抵抗が3.4kΩ/cm^(2)である。)を除く大部分の地点で5kΩ/cm^(2)以上に増加し得る。しかし,ソース及びドレイン領域に拡散されたSi量が1×10^(22)atoms/cm^(3)?4×10^(22)atoms/cm^(3)であれば,面抵抗を5kΩ/cm^(2)未満の低いレベルに維持することができる」(本願明細書段落【0075】)という格別の有利な効果を奏すると認められる。 (3)まとめ よって,本願発明1は,引用文献1に記載された発明ではない。また,本願発明1は,引用文献1に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。 2 本願発明2-8について 本願発明2-8は,本願発明1を引用するものであり,本願発明1の発明特定事項をすべて備え,さらに他の発明特定事項を付加したものに相当するから,前記1と同様の理由により,引用文献1に記載された発明ではないし,引用文献1に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。 3 本願発明9について (1)本願発明9と引用方法発明との対比 ア 引用方法発明の「まず,基板の全面に,酸化物半導体膜を形成し,酸化物半導体膜は,活性層としての機能を有し,ゲート電極に対向してチャネル領域を有し,チャネル領域の一方の側にはソース領域,他方の側にはドレイン領域がそれぞれ設けられ」は,本願発明9の「基板上にソース領域,ドレイン領域,及び前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を有する酸化物半導体のアクティブ層を形成するステップ」に相当する。 イ 引用方法発明の「次いで,酸化物半導体膜のチャネル領域上に,ゲート絶縁膜およびゲート電極をこの順に同一形状で形成し」は,本願発明9の「前記アクティブ層の前記チャネル領域上にゲート絶縁膜を形成するステップ」と「前記ゲート絶縁膜上にゲート電極を形成するステップ」に相当する。 ウ 引用方法発明の「酸化物半導体膜,ゲート絶縁膜およびゲート電極の表面に,ドーパント材料膜として,シリコンよりなる非金属膜を形成し」は,本願発明9の「前記ソース領域の上端及び前記ドレイン領域の上端にSiを追加し」に,引用方法発明の「この非金属膜の熱処理を行うことにより」「ソース領域およびドレイン領域の上面から深さ方向における一部に,シリコンをドーパントとして含む低抵抗領域が形成され」は,本願発明9の「拡散部である」「膜を形成するステップ」に,それぞれ相当する。 エ 引用方法発明の「この非金属膜の熱処理を行うことにより,非金属膜が酸化されて,シリコン酸化物より成る高抵抗膜が形成される」及び「高抵抗膜上にシリコン酸化膜よりなる層間絶縁膜を形成し」は,本願発明9の「前記ゲート電極及び前記膜上に,SiO_(2)を有する層間絶縁膜を形成するステップ」に相当する。 オ 引用方法発明では「この非金属膜の熱処理を行うことにより,非金属膜が酸化されて,シリコン酸化物より成る高抵抗膜が形成されると共にソース領域およびドレイン領域の上面から深さ方向における一部に,シリコンをドーパントとして含む低抵抗領域が形成され」るから,「高抵抗膜」と「低抵抗領域」は直接接しているといえ,これは,前記ウ及びエを考慮すると,本願発明9の「前記層間絶縁膜は,前記膜と直接接し」に相当する。 カ 引用方法発明の「酸化物半導体膜,ゲート絶縁膜およびゲート電極の表面に,ドーパント材料膜として,シリコンよりなる非金属膜を形成し,この非金属膜の熱処理を行うことにより,非金属膜が酸化されて,シリコン酸化物より成る高抵抗膜が形成されると共にソース領域およびドレイン領域の上面から深さ方向における一部に,シリコンをドーパントとして含む低抵抗領域が形成され」は,本願発明9の「前記アクティブ層の前記ソース領域及び前記ドレイン領域の上部にSi膜を形成するステップ」と「前記ソース領域の上端及び前記ドレイン領域の上端にSiを拡散させ,それにより前記ソース領域及びドレイン領域の」格子点を「Siに置き換えるステップ」に相当する。 キ すると,本願発明9と引用方法発明とは,下記クの点で一致し,下記ケの点で相違する。 ク 一致点 「基板上にソース領域,ドレイン領域,及び前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を有する酸化物半導体のアクティブ層を形成するステップと, 前記アクティブ層の前記チャネル領域上にゲート絶縁膜を形成するステップと, 前記ゲート絶縁膜上にゲート電極を形成するステップと, 前記ソース領域の上端及び前記ドレイン領域の上端にSiを追加して拡散部である膜を形成するステップと, 前記ゲート電極及び前記膜上に,SiO_(2)を有する層間絶縁膜を形成するステップと, を有し, 前記層間絶縁膜は,前記膜と直接接し, 前記Siを追加するステップは, 前記アクティブ層の前記ソース領域及び前記ドレイン領域の上部にSi膜を形成するステップと, 前記ソース領域の上端及び前記ドレイン領域の上端にSiを拡散させ,それにより前記ソース領域及びドレイン領域の格子点をSiに置き換えるステップを有する,薄膜トランジスタの製造方法。」 ケ 相違点 (ア)相違点3 本願発明9では,「拡散部である膜」が「酸化防止膜」であり,格子点を「Siに置き換える」のが,「酸素欠乏領域をSiに置き換える」ものであるのに対し,引用方法発明では,「低抵抗領域」が「酸化防止膜」であるか不明であり,「低抵抗領域」の「ドーパントとして」の「シリコン」が「酸素欠乏領域」を置き換えるかどうか不明である点。 (イ)相違点4 本願発明9では,「前記ソース領域及び前記ドレイン領域は,前記ゲート電極を形成するステップによって導体化され」るのに対し,引用方法発明では,そうではない点。 (ウ)相違点5 本願発明9では,「前記Si膜は30Å?100Åの厚さを有」するのに対し,引用方法発明では,「シリコンよりなる非金属膜」の厚さは不明である点。 (エ)相違点6 本願発明9では,「各酸化防止膜は50Å?100Åの厚さを有し,各酸化防止膜におけるSi量は,1×10^(22)/cm^(3)?4×10^(22)/cm^(3)である」のに対し,引用方法発明では,「低抵抗領域が」「必要なドーパント濃度は1×10^(19)cm^(-3)以上含まれている」点。 (2)判断 本願発明9と引用方法発明とは,相違点3ないし6で相違するから,本願発明9は引用方法発明ではない。 さらに,相違点6について検討する。 引用文献1には,アルミニウムをドーパントとして含む低抵抗領域の場合に「表面から40nm深い領域においても酸化物半導体中に1×10^(19)cm^(-3)以上のアルミニウムが含まれている」(前記第5の1【0068】)ことが記載されており,ドーパントを「シリコン」とした場合に「50Å?100Åの厚さ」と小さくする動機づけがない。 さらに,引用方法発明の「低抵抗領域」のドーパント濃度を「1×10^(22)/cm^(3)?4×10^(22)/cm^(3)」とすることについて,引用文献1には記載も示唆もない。 そして,本願発明9は「各酸化防止膜におけるSi量は,1×10^(22)/cm^(3)?4×10^(22)/cm^(3)」とすることにより,「ソース及びドレイン領域に拡散されたSi量が4×10^(22)atoms/cm^(3)を超えると,面抵抗は10kΩ/cm^(2)以上に増加する。また,ソース及びドレイン領域に拡散されたSi量が1×10^(22)atoms/cm^(3)未満であれば,面抵抗は1つの地点(面抵抗が3.4kΩ/cm^(2)である。)を除く大部分の地点で5kΩ/cm^(2)以上に増加し得る。しかし,ソース及びドレイン領域に拡散されたSi量が1×10^(22)atoms/cm^(3)?4×10^(22)atoms/cm^(3)であれば,面抵抗を5kΩ/cm^(2)未満の低いレベルに維持することができる」(本願明細書段落【0075】)という格別の有利な効果を奏すると認められる。 (3)まとめ よって,本願発明9は,引用文献1に記載された発明ではない。また,本願発明9は,引用文献1に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。 4 本願発明10-13について 本願発明10-13は,本願発明9を引用するものであり,本願発明9の発明特定事項をすべて備え,さらに他の発明特定事項を付加したものに相当するから,前記3と同様の理由により,引用文献1に記載された発明ではないし,引用文献1に記載された発明に基づいて,当業者が容易に発明をすることができたとはいえない。 5 当審拒絶理由について 当審補正により,請求項1及び9に,それぞれ「各酸化防止膜は50Å?100Åの厚さを有し,各酸化防止膜におけるSi量は,1×10^(22)/cm^(3)?4×10^(22)/cm^(3)である」という発明特定事項が追加され,本願発明1-13の構成は明確になった。 よって,当審拒絶理由は解消した。 第7 原査定についての判断 前記第6の1-同4のとおり,本願発明1-13は,引用文献1に記載された発明ではないし,引用文献1に記載された発明に基づいて,当業者が容易に発明をすることができたものではない。 したがって,原査定を維持することはできない。 第8 むすび 以上のとおり,原査定の理由によっては,本願を拒絶することはできない。 また,他に本願を拒絶すべき理由を発見しない。 よって,結論のとおり審決する。 |
審決日 | 2019-06-10 |
出願番号 | 特願2016-255713(P2016-255713) |
審決分類 |
P
1
8・
113-
WY
(H01L)
P 1 8・ 121- WY (H01L) |
最終処分 | 成立 |
前審関与審査官 | 高橋 宣博、川原 光司 |
特許庁審判長 |
恩田 春香 |
特許庁審判官 |
鈴木 和樹 深沢 正志 |
発明の名称 | 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法 |
代理人 | 岡部 讓 |
代理人 | 吉澤 弘司 |