• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H01L
管理番号 1356689
審判番号 不服2018-11211  
総通号数 240 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2019-12-27 
種別 拒絶査定不服の審決 
審判請求日 2018-08-17 
確定日 2019-11-26 
事件の表示 特願2016-510999「ヘテロ接合トランジスタに通常は妨げられる注入領域を形成する方法」拒絶査定不服審判事件〔平成26年11月 6日国際公開,WO2014/177407,平成28年 7月21日国内公表,特表2016-521460,請求項の数(11)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,2014年4月18日(パリ条約による優先権主張外国庁受理2013年4月30日,フランス共和国)を国際出願日とする出願であって,平成30年1月11日付けで拒絶理由通知がされ,同年3月26日に意見書が提出され,同年5月17日付けで拒絶査定(原査定)がされ,これに対し,同年8月17日に拒絶査定不服審判の請求がされると同時に手続補正がされたものである。

第2 原査定の概要
原査定(平成30年5月17日付け拒絶査定)の概要は次のとおりである。

1.(新規性)この出願の請求項1,2,4-7,9,10に係る発明は,その優先日前に日本国内又は外国において,頒布された下記の文献1に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができない。
2.(進歩性)この出願の請求項1-13に係る発明は,その優先日前に日本国内又は外国において,頒布された下記の文献1ないし3のいずれかに記載された発明又は電気通信回線を通じて公衆に利用可能となった発明と,下記の文献1ないし11に記載された技術的事項に基いて,その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
1.米国特許出願公開第2007/0228416号明細書
2.米国特許出願公開第2012/0153390号明細書
3.特開2010-010584号公報
4.特開2001-185717号公報
5.特開2010-245504号公報
6.特開2008-227501号公報
7.特開2007-103451号公報
8.特開平8-153892号公報
9.特開2004-095640号公報
10.特開2003-031798号公報
11.国際公開第2011/155199号

第3 本願発明
本願請求項1-11に係る発明(以下,それぞれ「本願発明1」-「本願発明11」という。)は,平成30年8月17日付けの手続補正で補正された特許請求の範囲の請求項1-11に記載された事項により特定される発明であり,以下のとおりの発明である。
「【請求項1】
六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成する工程と,
前記第1の層と第2の層との間の境界面に電子ガス層(5)を形成するために,前記第1の半導体層上に前記第2の半導体層(6)を形成する工程と,
前記第2の半導体層(6)上に,前記注入ゾーン(8)に対して垂直に,コントロールゲート(75)を形成する工程と
を有する,ヘテロ接合トランジスタ(1)の製造プロセスであって,
前記第1の半導体層に前記注入ゾーンを形成する前記工程は,前記第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらし,
前記製造プロセスは,
前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する工程を更に有する
ヘテロ接合トランジスタ(1)の製造プロセス。
【請求項2】
前記注入ゾーン(8)の活性化アニール工程
を有する,請求項1記載のプロセス。
【請求項3】
前記第1の層が,(111)結晶方位を有するシリコン基板(2)上に配置される
請求項1又は請求項2記載のプロセス。
【請求項4】
前記イオン注入エネルギーが1keVと10keVとの間である
請求項1乃至請求項3のいずれか1項記載のプロセス。
【請求項5】
前記第2の半導体層(6)を形成する前記工程が,エピタキシャル成長によりこの層を成長させることを含む
請求項1乃至請求項4のいずれか1項記載のプロセス。
【請求項6】
前記第2の半導体層(6)を形成する前記工程が,イオン注入の前記工程よりも前にある
請求項1乃至請求項5のいずれか1項記載のプロセス。
【請求項7】
前記第2の半導体層(6)が6方晶構造を有し,前記注入工程が,この結晶構造の[0001]指数に一致するように行われる
請求項6記載のプロセス。
【請求項8】
形成された前記第2の半導体層(6)が2元III族の窒化物合金である
請求項6又は請求項7記載のプロセス。
【請求項9】
形成された前記第2の半導体層(6)が3元III族の窒化物合金である
請求項6又は請求項7記載のプロセス。
【請求項10】
前記第1の半導体層に形成された前記注入ゾーンが,前記第1及び第2の半導体層の間の境界面から始まる少なくとも15nmに等しい厚さに渡って,10^(16)cm^(-3)と10^(19)cm^(-3)との間のマグネシウム密度を有する
請求項1乃至請求項9のいずれか1項記載のプロセス。
【請求項11】
前記第1の半導体層に形成された前記注入ゾーンが,注入中に導入された不純物の総量の少なくとも30%を含む
請求項1乃至請求項10のいずれか1項記載のプロセス。」

第4 引用文献,引用発明等
1.引用文献1について
原査定の拒絶の理由に引用された引用文献1には,図面とともに次の事項が記載されている。
「[0086]FIGS. 3A through 3F illustrate the process of fabricating an enhancement-mode III-nitride HFET according to a first embodiment of the present innovations. FIG. 3A illustrates a preferred epitaxial structure of the present innovations, where the reference numerals 110 , 120 , 130 and 140 denote substrate (e.g. sapphire, silicon or SiC), nucleation layer (low temperature grown GaN nucleation layer, AlGaN or AlN), high temperature-grown GaN buffer layer, and Al_(x)Ga_(1-x)N barrier layer including the modulation doped carrier supply layer. The manufacturing method of enhancement mode III-nitride HFET of one embodiment is described below. ・・・ Then, the fluorine ions are incorporated into Al_(x)Ga_(1-x)N barrier layer by, for examples, either fluorine plasma treatment or fluorine ions implantation as shown in FIG. 3C . The gate electrode 180 is formed on the barrier layer 140 by depositing and lift-off Ni and Au as shown in FIG. 3D . ・・・
EXAMPLE 1
[0087] An AlGaN/GaN HEMT structure was grown on a (0001) sapphire substrate in an Aixtron AIX 2000 HT metal-organic chemical vapor deposition (MOCVD) system. ・・・」(日本語訳は当合議体で作成した。以下同じ。:図3Aないし図3Fは,本発明の第1の実施形態に従ったエンハンスメントモードIII族窒化物HFETの製造工程を示している。図3(a)は,本発明の好ましいエピタキシャル構造であって,参照番号110,120,130及び140は,基板(例えば,サファイア,シリコン,またはSiC),核形成層(低温成長させたGaN核生成層,AlGaNまたはAlN),高温成長したGaNバッファ層,および,変調ドープされたキャリア供給層を含むAl_(x)Ga_(1-x)Nバリア層を示している。一実施形態のエンハンスメントモードのIII族窒化物HFETの製造方法について説明する。・・・次に,図3(c)に示すように,フッ素イオンは,例えば,フッ素プラズマ処理,フッ素イオン注入のいずれかによって,Al_(x)Ga_(1-x)Nバリア層中に組み込まれる。図3(d)に示すように,バリア層140上に蒸着及びリフトオフ法されたNiおよびAuによってゲート電極180が形成される。・・・
第1の実施形態
AlGaN/GaNHEMT構造を,Aixtron AIX 2000 HT有機金属化学気相成長(MOCVD)システムを用いて,(0001)サファイア基板上に成長させた。・・・)

「[0088] ・・・ The typical depth distribution profile of the fluorine ions thus incorporated via the treatment is Gaussian, and the typical depth when the fluorine concentration drops from the peak by one order of magnitude is 20 nm. Note that ion implantation is another method for incorporating the fluorine ions, and it is estimated that an energy of about 10 KeV would be required.
[0089] Ni/Au electron-beam evaporation and liftoff were carried out subsequently to form the gate electrodes. 」(処理を経て組み込まれたフッ素イオンの典型的な深さ分布はガウス形であり,フッ素濃度がピーク値から一桁低下するときの典型的な深さは20nmである。なお,イオン注入とは,フッ素イオンを組み込むための別の方法であり,それは約10KeVのエネルギーが必要となるものと推定される。
続いて,ゲート電極を形成するためにNi/Au電子ビーム蒸着およびリフトオフが行われる。)

「[0091] In order to investigate the mechanisms of the V_(th) shift by CF_(4 )plasma treatment, secondary ion mass spectrum (SIMS) measurements were carried out on accompanying samples to monitor the atomic composition changes of the CF_(4) plasma treated AlGaN/GaN materials. In addition to Al, Ga, and N, significant amount of fluorine atoms were detected in the plasma treated sample. FIG. 5 shows the fluorine atom concentration profile of the sample treated at a CF_(4) plasma power of 150 W for 2.5 minutes.・・・Because of the strong electro-negativity of the fluorine ions, the incorporated fluorine ions can provide immobile negative charges in the AlGaN barrier and effectively deplete the electrons in the channel. 」(CF_(4)プラズマ処理によるV_(th)シフトのメカニズムを調査するために,二次イオン質量分析(SIMS)測定を,CF_(4)プラズマ処理されたAlGaN/GaN材料の原子組成の変化をモニターするために添付したサンプルについて行った。Al,Ga,及びNの他に,有意量のフッ素原子が,プラズマ処理されたサンプルにおいて検出された。図5は,150Wで2.5分間,CF_(4)プラズマで処理された試料のフッ素原子濃度プロファイルを示す図である。・・・フッ素イオンの強い電気陰性度のために,導入されたフッ素イオンは,AlGaNバリア内の固定された負電荷を提供し,チャネル内に電子を効果的に除去できる。)

「[0095] In FIG. 7 , the effect of different post-gate RTA's on the fluorine atoms' distributions in AlGaN/GaN heterostructures, as measured by SIMS is shown. The untreated device is used as a reference.
[0096] It was found that the fluorine ions, which were incorporated into the AlGaN barrier layer by CF_(4) plasma treatment, could effectively shift the threshold voltage positively. 」(図7では,AlGaN/GaNヘテロ構造におけるフッ素原子の分布における,異なるポストゲートRTAの効果が,SIMS分析法によって測定されて示されている。未処理の装置が,基準として使用されている。
そして,CF_(4)プラズマ処理により,AlGaNバリア層中に組み込まれたフッ素イオンが,閾値電圧を効果的シフトできることが明確となった。)

「[0112]The AlGaN/GaN HFET structure was used in this example was grown on (0001) sapphire substrates in an Aixtron AIX 2000 HT MOCVD system.・・・After gate windows with 1-μm length are opened by photolithography, the sample was put in an RIE system under CF_(4) plasma treatment, which removed the Si_(3)N_(4 )and incorporated fluorine ions in the AlGaN. The RF power of the plasma was 150 W, as shown in FIG. 17C. ・・・Next, the 2-μm long gate electrodes were defined by photolithography followed by e-beam evaporation of Ni/Au (?50 nm/300 nm) and liftoff as in FIG. 17F. 」(本実施例で用いたAlGaN/GaN HFET構造は,Aixtron AIX2000HT MOCVD装置内で,(0001)サファイア基板上に成長された。・・・フォトリソグラフィ法を使用して1μm長のゲート窓を開口した後,サンプルは,RIE装置に投入されてCF_(4)プラズマ処理され,Si_(3)N_(4)を除去し,AlGaN中にフッ素イオンを取り込ませた。プラズマのRFパワーは150Wであって,図17Cに示すようになる。・・・次に,2μm長のゲート電極は,図17Fに示すように,フォトリソグラフィとそれに続くNi/Au(?50 nm/300 nm)のe-ビーム蒸着とリフトオフにより定められた。)

「

」

「

」

「

」

「

」

「

」

「

」

「

」

上記摘記を参照することで,
Fig.5から,AlGaNからなるバリア層140とGaNからなるバッファ層130にフッ素イオンが注入されて,バリア層140及びバッファ層130のそれれぞれにフッ素イオンの注入された領域が形成され,前記フッ素イオンの注入は,前記バリア層140のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらすものであること,
Fig.17Aから,GaNからなるバッファ層130とAlGaNからなるバリア層140との間の境界面に「2DEG」,すなわち,2次元電子ガス層が形成されていること,
Fig.17Cから,フッ素イオンの注入が,AlGaNからなるバリア層140の上面から,AlGaNからなるバリア層140とGaNからなるバッファ層130に対して行われること,及び,
Fig.17Fから,バリア層140上に,フッ素イオンを注入した領域に対してゲート電極180が垂直に形成されていることを見て取ることができる。

したがって,上記摘記及び図面から,引用文献1には次の発明(以下「引用発明1」という。)が記載されていると認められる。
「(0001)サファイア基板上に成長させたGaNからなるバッファ層130と,
前記バッファ層130上に形成されたAlGaNからなるバリア層140と,
前記バッファ層130と前記バリア層140との間の境界面に形成された2次元電子ガス層と,
前記バリア層140の上面から,前記バリア層140及び前記バッファ層130にフッ素イオンを注入することで,前記バリア層140に形成された負電荷領域と,
前記バリア層140上に,前記フッ素イオンを注入した領域に対して垂直に形成されたゲート電極180と,
を有するエンハンスメントモードのIII族窒化物HFETの製造方法であって,
バリア層140及びバッファ層130への前記フッ素イオンの注入は,処理を経て組み込まれたフッ素イオンの典型的な深さ分布がガウス形であり,フッ素濃度がピーク値から一桁低下するときの典型的な深さが20nmであって,前記フッ素イオンの注入は,前記バリア層140のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらすものである
エンハンスメントモードのIII族窒化物HFETの製造方法。」

2.引用文献2について
原査定の拒絶の理由に引用された引用文献2には,図面とともに次の事項が記載されている。
「DESCRIPTION OF AN EMBODIMENT
[0019]Referring to FIGS. 2-5 , a transistor device is described that has a lower channel charge density and/or lower channel conductivity in the gate region of the device than in the device access regions, and thus has a reduced short-circuit current I_(max) while still maintaining a low on-resistance.・・・A Ga-face, III-face or III-polar III-N device can include III-N materials grown with a group III-face or [0 0 0 1] face furthest from the growth substrate, or can include source, gate, or drain electrodes on a group III-face or [0 0 0 1] face of the III-N materials. 」(図2-5を参照して,デバイスのゲート領域の下のチャネル電荷密度および/またはチャネル導電率が,デバイスのアクセス領域内よりも低く,したがって,低オン抵抗を維持しつつ,低減された短絡電流I_(max)を有するトランジスタ素子が説明されている。・・・ Ga面,III族面又はIII族極性III-窒化物デバイスは,成長基板から最も遠いIII族面又は[0 0 0 1]面に成長したIII-窒化物材料を含むことができ,また,III-窒化物材料のIII族面または[0 0 0 1]面にソース,ゲート,ドレイン電極を含むことができる。)

「[0026]・・・As shown in the cross-sectional views of FIGS. 3 , 4 , and 5 , the device includes a substrate 10 , a semiconductor material structure 32 , a conductive channel 19 , such as a two-dimensional electron gas (2DEG) in the semiconductor material structure 32 , an insulating material layer 33 , which can include a gate insulator portion 17 beneath the gate of the device, source 14 , drain 15 , gate contacts 16 , 18 , 25 , and 26 (shown in the plan view of FIG. 2 ), and field plates 27 , 28 , 29 , and 30 (shown in the plan view of FIG. 2 ).
[0027]・・・The semiconductor material structure 32 can include multiple semiconductor layers, such as channel layer 11 and barrier layer 12 , as shown in FIGS. 3-5 . In some implementations, the semiconductor material structure includes or is formed of III-N materials, and the device is a III-N device, such as a III-N transistor or FET. For example, channel layer 11 can be GaN and barrier layer 12 can be Al_(x)Ga_(1-x)N. As used herein, the terms III-Nitride or III-N materials, layers, devices, structures, etc., refer to a material, device, or structure comprised of a compound semiconductor material according to the stoichiometric formula Al_(x)In_(y)Ga_(z)N, where x+y+z is about 1. In a III-Nitride or III-N device, the conductive channel can be partially or entirely contained within a III-N material layer.」(・・・図3,図4,および図5の断面図に示すように,デバイスは,基板10,半導体材料構造体32,半導体構造32の2次元電子ガス(2DEG)のような導電性チャネル19,デバイスのゲート直下のゲート絶縁膜部分17を含む絶縁物質層33,ソース14,ドレイン15,ゲートコンタクト16,18,25および26(図2の平面図で示されている),およびフィールドプレート27,28,29,および30(図2の平面図で示されている)を含む。
・・・図3-5に示されているように,半導体構造32は,複数の半導体層,チャネル層11及びバリア層12を含むことができる。いくつかの実施形態では,半導体構造は,III族窒化物材料で形成されており,本デバイスは,III族窒化物デバイス,III族窒化物トランジスタやFET等のIII族窒化物デバイスである。例えば,チャネル層11はGaNであることができ,バリア層12は,Al_(x)Ga_(1-x)Nとすることができる。本明細書で使用される,層,デバイス,構造など,III族窒化物またはIII族窒化物という用語は,材料,デバイス,または,化学量論式Al_(x)In_(y)Ga_(z)N,ここで,x+y+zは約1である化合物半導体材料から構成される構造体を指す。III族窒化物またはIII-窒化物デバイスでは,導電性チャネルが部分的または完全に,III-窒化物材料層内に含有させることができる。)

「[0030]In some implementations, isolation regions 20 , 21 and 22 are used to limit I_(max). They can be formed by implanting ions into the semiconductor material structure 32 . For III-N devices, ions that may be implanted may include, but are not limited to, Al, Mg, or Fe. Or, the isolation regions can be formed by etching the semiconductor material at least to a depth greater than the depth of the device channel, thereby physically removing a portion of the device channel. 」(いくつかの実施形態では,分離領域20,21,及び22は,I_(max)を制限するために使用される。それらは,半導体材料構造体32にイオンを注入することにより形成することができる。III族窒化物デバイスの場合,注入することができるイオンは,限定されないが,Al,Mg,Feを含む。あるいは,分離領域は,少なくとも前記チャネルの深さよりも大きい深さまで半導体材料をエッチングすることにより形成することができ,それにより,装置のチャネルの部分を物理的に除去する。)

「

」

「

」

上記摘記を参照し,技術常識を参酌することで,
[0030]に記載の,分離領域20を形成するためのMgのイオン注入が,Figｕｒe4から,Al_(x)Ga_(1-x)Nからなるバリア層12の上面から,Al_(x)Ga_(1-x)Nからなるバリア層12とGaNからなるチャネル層11に対して行われること,及び,
バリア層12上に,分離領域20に対して垂直に,ゲートコンタクト16が形成されていることを見て取ることができる。

したがって,上記摘記及び図面から,引用文献2には次の発明(以下「引用発明2」という。)が記載されていると認められる。
「[0001]面に成長したGaNからなるチャネル層11と,
前記チャネル層11上に形成されたAl_(x)Ga_(1-x)Nからなるバリア層12と,
前記チャネル層11及び前記バリア層12の間の境界面に形成された2次元電子ガス層19と,
前記バリア層12の上面から,前記バリア層12及び前記チャネル層11にMgをイオン注入することで形成された分離領域20と,
前記バリア層12上に,前記分離領域20に対して垂直に形成されたゲートコンタクト16と,
を有するIII-窒化物トランジスタの製造方法。」

3.引用文献3について
原査定の拒絶の理由に引用された引用文献3には,図面とともに次の事項が記載されている。
「【0018】
1-1-2.チャネル層
チャネル層3は,基板1上に設けられる。また,基板1とチャネル層3の間にバッファ層2を設けることもできる。バッファ層2を設けると基板1上にチャネル層3を結晶性良く形成できる場合がある。
チャネル層3は,・・・たとえばGaNである。」

「【0022】
第1障壁層4のAl組成ｓ1は,チャネル層3のAl組成ｘより大きい。このことから,第1障壁層4のバンドギャップは,チャネル層3のバンドギャップより大きい。このことにより,第1障壁層4とチャネル層3とのヘテロ界面のチャネル層3側に二次元電子ガス12を形成することができる。そしてゲート電極9下のソース・ドレイン間の電流は,この二次元電子ガス12が形成されたチャネル層3を流れる。この電流がゲート電極9の電圧により制御される。」

「【0033】
1-2.第1実施形態のヘテロ接合電界効果トランジスタの製造方法
次に図1に示す第1実施形態のヘテロ接合電界効果トランジスタの製造方法について説明する。
第1実施形態のヘテロ接合電界効果トランジスタの製造方法は,チャネル層3上に障壁層10を形成し,障壁層10上にソース電極7およびドレイン電極8を形成し,ソース電極7とドレイン電極8の間の障壁層10をエッチングしてリセス領域を形成し,前記リセス領域内にゲート電極9を形成する工程を備え,障壁層10は,チャネル層3側から順に第1障壁層4及び第2障壁層5を有し,障壁層10のエッチングは,第2障壁層5を貫通して第1障壁層4に到達するまで行う。
また,二次元電子ガス濃度制御領域形成工程,障壁層10のリセス領域の洗浄処理工程,絶縁層形成工程および熱処理工程も備えることもできる。
また,図5(a)から(c)は,図1に示す第1実施形態のヘテロ接合電界効果トランジスタの製造過程を示す概略断面図である。図5(a)は,チャネル層形成工程および障壁層形成工程後の概略断面図であり,図5(b)は,ソース電極およびドレイン電極形成工程後の概略断面図であり,図5(c)は,エッチング工程および二次元電子ガス濃度制御領域形成工程後の概略断面図である。
以下,第1実施形態のヘテロ接合電界効果トランジスタの各製造工程について説明する。
【0034】
1-2-1.チャネル層形成工程
チャネル層3を基板1上に形成する。チャネル層3は,たとえば,以下に示す方法で形成することができる。
たとえば,基板1上に,有機金属化学気相堆積(MOCVD)法,分子線エピタキシー(MBE)法またはハイドライド気相成長(HVPE)法などでチャネル層3を形成することができる。
また,基板1とチャネル層3の間にバッファ層2を有機金属化学気相堆積(MOCVD)法,分子線エピタキシー(MBE)法またはハイドライド気相成長(HVPE)法などで形成することもできる。
【0035】
1-2-2.障壁層形成工程
障壁層10をチャネル層3の上に形成する。障壁層10は,たとえば,以下に示す方法で形成することができる。
チャネル層3の上に,第1障壁層4および第2障壁層5をこれらの順で形成することができる。形成方法は特に限定されないが,たとえば有機金属化学気相堆積(MOCVD)法,分子線エピタキシー(MBE)法またはハイドライド気相成長(HVPE)法などである。
【0036】
1-2-3.ソース電極およびドレイン電極形成工程
ソース電極7およびドレイン電極8を第2障壁層5の上の一部に形成する。ソース電極7およびドレイン電極8は,たとえば以下に示す方法で形成することができる。
まず,フォトリソグラフィ技術を利用して,第2障壁層5の表面上に所定の形状にパターニングされたレジストを形成ことができる。
その後,ソース電極7およびドレイン電極8の形成方法は特に限定されないが,たとえばEB蒸着法を用いて形成することができる。つぎに,レジストをたとえばリフトオフ法により除去し,熱処理を施すことができる。ソース電極7およびドレイン電極8の間隔は,HFETの所望する性能に応じて調節される。
【0037】
1-2-4.エッチング工程
ソース電極7とドレイン電極8の間の一部の障壁層10を第1障壁層4に達するまでエッチングすることにより選択除去し,障壁層10のリセス領域を形成する。リセス領域は,たとえば以下に示す方法で形成することができる。
・・・
また,フッ素系ガスプラズマを用いたエッチング工程と同時にフッ素原子を障壁層10に導入し,二次元電子ガス濃度制御領域6を形成することもできる。また,二次元電子ガス濃度制御領域6は,ゲート電極9下のチャネル層3にも形成されてもよい。」

「【0039】
また,このエッチング工程において第1障壁層4は,なくならない程度に一部削られていてもよい。
また,ドライエッチングを行うプラズマを発生させる装置としては,たとえばRIE装置または誘導結合プラズマ(ICP)エッチング装置等のガスプラズマを発生させうる装置をいずれも使用することができる。
【0040】
1-2-5.二次元電子ガス濃度制御領域形成工程
二次元電子ガス濃度制御領域6をゲート電極9の直下の第1障壁層4に形成してもよい。また,二次元電子ガス濃度制御領域6は,ゲート電極9下のチャネル層3にも形成されてもよい。
二次元電子ガス濃度制御領域6は,たとえば,以下に示す方法で形成することができる。
たとえば塩素系ガスプラズマを用いてエッチングを行った場合,あるいはフッ素導入量が少ない条件,フッ素がほとんど導入されない条件またはアニールするとフッ素が障壁層10の表面から抜け出す条件(例えばRIE装置を用いた場合,基板1の裏面へのバイアス電圧を小さくする等)でフッ素系ガスプラズマを用いてエッチングを行った場合などで,エッチング工程後にさらにフッ素原子などを導入する工程を行うことにより,二次元電子ガス濃度制御領域6を形成することができる。この場合,たとえばイオン注入機などの装置を用いて,フッ素原子,マグネシウム原子,炭素原子または鉄原子などを導入することができる。例えばマグネシウム原子を用いた場合,ドーパントを活性化させるために高いアニール温度が必要となるが,導入元素,導入方法によって最適なアニール温度は異なる。また,最適なアニール温度によって,トランジスタ作製プロセスの順番が変わってもよい。」

「【0043】
1-2-8.ゲート電極形成工程
エッチング工程により選択除去した障壁層10のリセス領域にゲート電極9を形成する。また,絶縁層13の上に形成することもできる。ゲート電極9は,スパッタ法または蒸着法などを用いることにより形成することができる。」

「

」

「

」

上記摘記を参照し,技術常識を参酌することで,
図1から,第1障壁層4上に,二次元電子ガス濃度制御領域6に対して垂直に,ゲート電極9が形成されていること,及び,
【0040】に記載の,二次元電子ガス濃度制御領域6を形成するためのフッ素原子またはマグネシウム原子のイオン注入が,図5から,第1障壁層4の上面から,第1障壁層4とチャネル層3に対して行われることを見て取ることができる。

したがって,上記摘記及び図面から,引用文献3には次の発明(以下「引用発明3」という。)が記載されていると認められる。
「GaNからなるチャネル層3と,
前記チャネル層3上に形成された第1障壁層4と,
前記チャネル層3と前記第1障壁層4との間の境界面に形成された二次元電子ガス層12と,
ゲート電極9の直下の前記第1障壁層4,及び,前記ゲート電極9下の前記チャネル層3に形成された二次元電子ガス濃度制御領域6と,
前記第1障壁層4上に,前記二次元電子ガス濃度制御領域6に対して垂直に形成された前記ゲート電極9と,
を有し,前記二次元電子ガス濃度制御領域6は,前記第1障壁層4の上面から,フッ素原子またはマグネシウム原子をイオン注入することで形成したものである
ヘテロ接合電界効果トランジスタの製造方法。」

4.引用文献4について
原査定の拒絶の理由に引用された引用文献4には,図面とともに次の事項が記載されている。
「【0022】
【発明の実施の形態】本発明の実施形態を図面を参照しながら説明する。図1に示すように,分子線エピタキシャル装置,あるいは有機金属気相成長装置等を用いて,サファイア基板1上に,膜厚500Åのアンドープ型AlNバッファ層2,膜厚3μmのアンドープ型GaNチャネル層(電子走行層)3,膜厚200Åのn型Al_(x)G_(1-x)aN電子供給層(0 【0023】基板全面に熱CVD等でSiO_(2)膜を堆積させ,PEP(Photo Engraving Process)工程を経てレジストでパターンニングを施し,弗化アンモニウム等でウェットエッチングを行い,FET作製領域上のSiO_(2)膜マスクを形成する。続いて,レジストをアセトン等で除去した後,塩素系ガスおよびアルゴン等の不活性ガスを用いた例えばECR-RIEによりメサ形状に素子分離を行う(不図示)。
【0024】次に,SiO_(2)膜マスク(不図示)を弗化アンモニウム等で除去し,基板全面に熱CVD等でSiO_(2)膜12を体積させ,PEP工程を経てパターンニングを施したレジスト11を形成し,弗化アンモニウム等でウェットエッチングを行い,イオン注入およびゲートリセスエッチング用のSiO_(2)膜マスク12を形成する(図2)。次に,図3に示すように前述のパターニングされたレジスト11,およびSiO_(2)膜12をマスクとしてMg^(+)イオンの注入を行い,オーミック・コンタクト層5と電子供給層4へ不純物導入領域14を形成する。注入条件は,n型半導体から構成される電子供給層4内の不純物導入領域をp型へ反転可能な,例えば,イオン加速エネルギー20[keV],ドーズ量1.0×10^(14)[cm^(-2)]とする。
【0025】続いて,レジスト11をアセトン等で除去した後,図4に示すように塩素系ガスおよびアルゴン等の不活性ガスを用いた例えばECR-RIEによりゲートリセスエッチング15を行う。このエッチングによって,開口領域のオーミック・コンタクト層16を除去し,電子供給層(0 【0026】尚,ショットキーコンタクト層6の導電型は,ｐ型だけに限らず,i型でもよい。半導体層6のn型不純物濃度が電子供給層のn型不純物濃度よりも二桁以上低ければ,すなわち,半導体層6のn型不純物濃度が10^(16)cm^(-3)以下であれば,ゲート電極と良好なショットキー特性を得られる。
【0027】その後,図6に示すようにオーミック電極形成の為のPEPを行いパターニングされたレジスト18を形成する。PEP後に,電子ビーム蒸着装置を用いて金属膜あるいは金属多層膜19を蒸着する。例えば,Ti層(下層),Al層(上層)を順次積層する。次に図7に示すようにリフトオフ工程を行い,ソース電極8およびドレイン電極9を形成し,続いてアニール処理を行う。例えば,アニール条件は,窒素雰囲気中にて850℃にて行う。続いて,図8に示すようにゲート電極形成の為のPEPを行いパターニングされたレジスト20を形成する。PEP後に,電子ビーム蒸着装置を用いて金属膜あるいは金属多層膜を蒸着21する。例えば,Ni層(下層),Au層(上層)を順次積層する。次に図9に示すようにリフトオフ工程を行い,ゲート電極7を形成し,続いてアニール処理を行う。例えば,アニール条件は,窒素雰囲気中にて350℃にて行う。
【0028】なお,本発明の実施形態の変形例としては,図10に示すようにチャネル層3と電子供給層4の層間にアンドープ型Al_(x)G_(1-x)aN(0
5.引用文献5について
原査定の拒絶の理由に引用された引用文献5には,図面とともに次の事項が記載されている。
「【0023】
図2に示すように,本発明の電子デバイス用エピタキシャル基板1は,横方向を電流導通方向とする電子デバイス用エピタキシャル基板であって,Si単結晶基板2と,Si単結晶基板2上に形成した絶縁層としてのバッファ3と,バッファ3上に複数層のIII族窒化物層をエピタキシャル成長させて形成した主積層体4とを具え,バッファ3は,Si単結晶基板2と接する初期成長層5および初期成長層5上の超格子多層構造からなる超格子積層体6を少なくとも有し,初期成長層5はAlN材料からなり,かつ超格子積層体6はB_(a1)Al_(b1)Ga_(c1)In_(d1)N(0≦a_(1)≦1, 0≦b_(1)≦1, 0≦c_(1)≦1, 0≦d_(1)≦1, a_(1)+b_(1)+c_(1)+d_(1)=1)材料からなる第1層6aおよび該第1層6aとはバンドギャップの異なるB_(a2)Al_(b2)Ga_(c2)In_(d2)N(0≦a_(2)≦1, 0≦b_(2)≦1, 0≦c_(2)≦1, 0≦d_(2)≦1, a_(2)+b_(2)+c_(2)+d_(2)=1)材料からなる第2層6bを交互に積層してなり,超格子積層体6と主積層体4のバッファ3側の部分4´とは,ともにC濃度が1×10^(18)/cm^(3)以上であることを特徴とし,かかる構成を有することにより,横方向リーク電流の低減および横方向耐圧特性を良好に両立させのみでなく,縦方向耐圧を向上させることができるものである。
【0024】
Si単結晶基板2の面方位は特に指定されず,(111),(100),(110)面等を使用することができるが,III族窒化物の(0001)面を表面平坦性よく成長させるためには,(111)面を使用することが望ましい。」

6.引用文献6について
原査定の拒絶の理由に引用された引用文献6には,図面とともに次の事項が記載されている。
「【0073】
図2(a)および2(b)は,本発明の別の実施形態による,キャップ層34,34’を有する高電子移動度トランジスタを例示する。基板10,チャネル層20,バリア層22,オーミックコンタクト30およびゲートコンタクト32は,図1(a)および1(b)を参照して上述のように提供されてもよい。図2(a)および2(b)で見られるように,キャップ層34,34’は,キャップ層34,34’の外側表面にまたはその近傍にドープ領域40を含む。キャップ層34,34’は,例えば参照により本明細書に組み込まれる特許および特許出願に記載されるようなGaN層および/またはAlGaN層などのGaNベースのキャップ層であってもよい。本発明のいくつかの実施形態では,ドープ領域40は,Mg,Be,Zn,Caおよび/またはCなどのｐ型ドーパントでドープされる。」

7.引用文献7について
原査定の拒絶の理由に引用された引用文献7には,図面とともに次の事項が記載されている。
「【0026】
次に,高抵抗GaN層4の全面に,図示しないアクセプタ注入用のマスクを形成する。このマスクにはｐ型GaN領域3を形成すべき部分に対応して選択的に開口が形成されている。その開口を介して,アクセプタとして例えばマグネシウム(Mg)を高抵抗GaN層4の表面に選択的に注入する。マグネシウムのドーズ量は,例えば1×10^(15)[cm^(-2)]である。」

8.引用文献8について
原査定の拒絶の理由に引用された引用文献8には,図面とともに次の事項が記載されている。
「【0022】なお,n型不純物としては,Si以外として,SnやGeを用いることができる。またｐ型不純物としてはMg以外として,Zn,Cd,Be,Caなどを用いることができる。したがって,上記イオン注入領域7a,7bを形成するためのイオンとしては,上記SiやMgに限定されず,上記したn型またはｐ型の各不純物の種類に対応させて任意に変更可能である。」

9.引用文献9について
原査定に引用された上記引用文献9には,図面とともに次の事項が記載されている。
「【請求項6】 窒化物半導体からなる結晶層を具備する半導体装置の製造方法であって,素子分離領域に原子番号20以上でかつII族原子をイオン注入する工程を含んでなる半導体装置の製造方法。」

「【0041】
実施の形態2.
実施の形態2に係る半導体装置の製造方法について,図3に基づき説明する。図3は,半導体装置のAlGaNバリア層とGaNチャネル層中の深さ方向における不純物分布を表したものである。図中,19は結晶層中のn型不純物濃度の分布,20はイオン注入された原子の不純物分布,21はイオン注入された原子のうちのチャネリング成分,をそれぞれ示す。実施の形態2に係る半導体装置の製造方法では,イオン注入方法としてチャネリングおよび多段イオン注入を適用する。
【0042】
通常,AlGaNバリア層3とGaNチャネル層2の不純物濃度(n型)はトランジスタ特性を最適化するように設計される。例えば,AlGaNバリア層3中にn型不純物の濃度の高い層がある一方,GaNチャネル層2中の不純物濃度はAlGaNバリア層3中と比較して低く設定されている。このため,素子分離領域7におけるウエハ表面から深い領域では比較的イオン注入の不純物を低くしても,充分な高抵抗領域を形成することが可能である。
【0043】
そこで,イオン注入時のチャネリング現象を利用し,イオン注入された原子中のチャネリング成分の分布(図3中の21)に示されるように,ウエハ表面から深い領域まで原子番号20以上の重い原子を到達させる。ここで,チャネリングとは,結晶軸にほぼ沿ってイオンを入射させることを指す。この場合,イオンが原子に衝突する確率は減少するが,少ない加速エネルギーで深くまでイオンを到達させることが可能となる。なお,原子番号20以上の重い原子のイオンではチャネリングした原子でも欠陥を効率的に発生させることが可能である。
【0044】
また,AlGaNバリア層3中のn型不純物が平坦に分布する領域では,イオン注入の加速エネルギー,ドーズ量を変えて複数回繰り返す方法,つまり多段イオン注入(図3中の20の分布)で,いわゆるボックス型の欠陥分布を実現できる。
【0045】
上述の2方法を単独で,あるいは組み合わせて適用することにより,図3中で示されるイオン注入されたトータルの分布22が得られる。かかる製造方法の適用により,素子分離領域7の深さ方向おけるすべての部分で欠陥濃度を結晶層中のn型不純物濃度19より高濃度化することができ,この結果,深さ方向に均一な高抵抗領域を安定に形成することが可能となって,何らトランジスタ動作に寄与しない無効な電流を大幅に低減する効果がもたらされる。」

10.引用文献10について
原査定に引用された上記引用文献10には,図面とともに次の事項が記載されている。
「【0015】本発明に係る半導体装置の製造方法の好ましい態様では,前記第ディープSD領域を形成するイオン注入工程におけるイオン注入角度を,前記半導体基板の配向面の方位と整合させ,これによりチャネリングを発生させて前記ディープSD領域を形成する。掛かる構成と,SD領域や,エクステンションSD領域,ポケット領域形成のためのイオン注入に先立ってディープSD領域形成のためのイオン注入を行う構成とを併せて採用することによって,ディープSD領域形成のためのチャネリングイオン注入において特に深い位置へのイオン注入が可能となり,良好なテール形状が得られる。つまり,ディープSD領域の底部付近において,基板の深さ方向に見てなだらかな勾配を有する不純物濃度プロファイルが得られる。また,イオン注入に起因する基板の結晶欠陥も低減できる。チャネリングイオン注入では,In及びAｓイオンの採用が,特に深い位置へのイオン注入のために有効である。」

「【0023】引き続き,図1(b)に示すように,ディープSD領域24形成のためのイオン注入を行う(ステップS6)。このイオン注入では,側壁14を含むゲート電極構造をマスクとして自己整合的にイオンを注入し,また,基板11の配向面(110)と整合した角度(0°)±0.5°の角度での注入を行う。本明細書では,基板の配向面と整合したイオン注入をチャネリング注入と呼び,これによって形成されるディープSD領域24の底部をチャネリングテールと呼ぶ。このチャネリング注入では,ｐMOSFETではInイオンを,nMOSFETではAｓ又はSbイオンを注入する。加速エネルギーは,ｐMOSFETの場合はInで150keV,nMOSFETの場合はSbで130keV,Aｓで80keVである。ドーズ量は,いずれの場合も2.5E13cm^(-2)である。チャネリング注入に際して,ｐMOSFET形成領域への注入時には,nMOSFET形成領域をレジスト膜によってマスクし,また,nMOSFET形成領域への注入時には,ｐMOSFET形成領域をレジスト膜によってマスクして行う。このチャネリング注入によって,ディープSD領域24のピーク濃度は,100nmの深さ位置にあり,その濃度は約1E17atoms/cm^(3)である。
【0024】本実施形態例におけるチャネリング注入では,シリコン基板11の配向面とイオン注入角度とを正確に整合させることの他に,シリコン基板11内には高濃度のイオン注入が既に成されていないこと,注入する基板部分の表面に酸化膜が形成されていないこと,及び,シリコン基板11がアモルファス化していないことが好ましい。このような注入方法を採用すると,縦方向に特に選択的なイオン注入が行われるため,得られるディープSD領域24において良好なチャネリングテールが形成される。つまり,ディープSD領域24の底部付近に形成される不純物イオン濃度のプロファイルについて,よりなだらかな勾配の濃度分布が得られる。このため,その部分における電界強度が小さく,且つ,導入による結晶欠陥が小さなチャネリングテールが得られる。なお,このときのチャネリング注入によって,シリコン基板11がアモルファス化するおそれがあるときには,基板温度を零下100℃以下にして行う。これによって,アモルファス化に伴って導入される欠陥が抑制できる。」

11.引用文献11について
原査定に引用された上記引用文献11には,図面とともに次の事項が記載されている。
「[0010]本発明によれば,イオンガンのイオン照射面に対向する位置に基板を搬送し,イオンガンにより基板に対して不純物のイオンを照射することで基板内に不純物が導入される。このとき,基板に対して略直交する方向から不純物のイオンを照射する構成を採用することで,チャネリング現象により基板表面から任意の深い位置まで不純物のイオンを導入できる。このため,塗布拡散法を用いる場合よりも工程数が少なく,その上,基板内に導入した不純物を熱拡散させるアニール処理が不要となって量産性を向上できる。また,不純物のイオンを導入する際に質量分離器や加速器等は不要になって低コスト化を図ることができる。
[0011]本発明においては,イオン照射面から基板に向かう側を下として,イオンガンは,不純物のイオンを含むプラズマを発生し得るプラズマ発生室と,このプラズマ発生室の下端部に設けられてイオン照射面を構成するグリッド板とを備え,このグリッド板に複数の透孔が形成され,この透孔が形成された領域は基板面積より大きく,このグリッド板を所定電圧に保持してプラズマ発生室内に発生させたプラズマ中の不純物のイオンが各透孔を通して下方に引き出されるように構成することが好ましい。
[0012]これによれば,グリッド板に印加する電圧を制御するだけで,基板内での不純物の深さや濃度を高精度で制御することができる。その上,グリッド板の透孔が形成された領域を基板面積よりも大きくして基板全面に亘って一様に不純物のイオンが照射されるため,基板表面に対してイオンビームを走査するものと比較して処理時間を短くでき,しかも,一層の低コスト化を図ることができる。
[0013]また,本発明においては,イオン照射面と基板との間に位置して基板を局所的に遮蔽するマスクと,このマスクをイオン照射面と基板との間の遮蔽位置に進退自在に移送する移送手段とを更に備えることが望ましい。これによれば,マスクを適宜進退させるだけで,基板に対して局所的な不純物のイオンの導入が可能となり,選択エミッタ構造における不純物の導入に特に有利となる。このとき,基板表面にマスクを形成したり,このマスクを除去したりする等の工程が不要となり,量産性を一層向上できる。」

「[0015]さらに,上記課題を解決するために,本発明の太陽電池製造方法は,太陽電池用の基板に対し,この基板に対向配置されたイオンガンのイオン照射面から,P,Aｓ,Sb,Bi,B,Al,Ga及びInの中から選択された不純物のイオンを照射するイオン照射処理工程と,イオン照射処理工程により基板内に生じた欠陥をアニール処理にて修復する欠陥修復工程と,このアニール処理によって不純物を拡散させる不純物拡散工程と,を含むことを特徴とする。ここで,本発明において,基板には不純物のイオンが照射される面にテクスチャ構造を有するものが含まれる。
[0016]本発明によれば,チャネリング現象により基板表面から任意の深い位置まで不純物のイオンが導入されるため,より低エネルギーで注入が出来る。これにより欠陥修復(すなわち,再結晶化)用のアニール処理は短くて済み,さらに上記従来例のように不純物を拡散させるためのアニール処理が短くなり,太陽電池の量産性を向上できる。」

「[0019]図1及び図2を参照して,Mは,本発明の実施形態の太陽電池製造装置であり,太陽電池製造装置Mは,略直方体の形状を有する中央の搬送室1と,その周囲にゲートバルブVを介して設けられたロードロック室2及びアニール室3とを備える。搬送室1には,図示省略の真空ポンプに通じる排気管11が接続され,所定真空圧に真空引きして保持できる。搬送室1内のロードロック室2に対向する位置には,処理室4を画成する仕切板41が配置されている。仕切板41の下端は,後述するマスク用の回転テーブル表面近傍まで延びている。そして,この処理室4を臨むように搬送室1の上面にはイオンガン5が設けられている。
[0020]イオンガン5は,有底筒状のイオンガン本体51とこのイオンガン本体51の下端開口に装着されてイオン照射面をなすグリッド板52とから構成され,イオンガン本体51及びグリッド板52により囲繞された内部空間がプラズマ発生室50を構成する。イオンガン本体51は,仕切板41で区画された領域で搬送室上面12に形成された開口12aにその上方から挿設され,底板51aに形成したフランジ51bが開口12aの周縁部に掛止されることで吊設されている。イオンガン本体51の底板51a上には,プラズマ発生室50内に磁束線を形成する永久磁石53が配置され,永久磁石53上には高周波アンテナ54が設けられている。そして,高周波アンテナ54が,マッチングボックス55を介して高周波電源56に接続されている。
[0021]イオンガン本体51には,リンを含むガスを導入するガス導入管57が接続され,このガス導入管57の他端がマスフローコントローラを介して,リンを含むガスを貯蔵したガス源に連通している。リンを含むガスとしては,PH _(3) ,PF_( 3) ,PF _(5) ,PCl _(3) ,PCl _(5) ,POCl _(3) 等が挙げられる。なお,基板に導入しようとする不純物は基板に応じて適宜選択され,リンを含むガスの他,Aｓを含むガス(AｓH _(3) ,AｓF _(3) ,AｓF _(5) ,AｓCl _(3 ),AｓCl _(5) 等),周期律表のV族に属するSb又はBiを含むガス,Bを含むガス(B _(2) H _(6) ,BF_( 3) ,BCl _(3) ,BBｒ _(3) 等)や,周期律表のIII族に属するAl,Ga,Inを含むガス等が用いられる。また,ガスの供給方法は上記に限られるものではなく,リン等の不純物を含む液体試料又は固体試料を気化させ,この気化させたものをガス導入管57を介してプラズマ発生室50に供給するようにしてもよい。
[0022]他方,グリッド板52は,C(カーボン),Al(アルミ),Si(シリコン),CN(チッ化カーボン),SUS等の導電性をもつ材料の板からなり,その表面には,複数の透孔52aが形成されている。この場合,透孔52aの径,形成する個数や透孔52a相互の間隔は,導入する不純物に応じて適宜選択される。そして,透孔52aが形成された領域は,基板S面積よりも大きくなるように定寸され,また,グリッド板52はイオン引出用の電源(図示省略)に接続され,所定電位が印加されるようになっている。これにより,ガス導入管57を介してプラズマ発生室50内に所定のガスを導入して高周波アンテナ54に所定の高周波電力を印加することで,プラズマ発生室50内にISM(Inductive Super Magnetron)方式でプラズマが発生する。そして,グリッド板52に所定電位を与えることで,プラズマ中のリンイオンがグリッド板52の開口52aを介して下方に引き出される。」

第5 対比・判断
1.引用文献1を主引例とした,本願発明1の進歩性の検討
(1)対比
本願発明1と引用発明1とを対比すると,次のことがいえる。
引用発明1の「GaNからなるバッファ層130」,「AlGaNからなるバリア層140」,「『バリア層140及びバッファ層130』における『フッ素イオン』が『注入』された領域」及び「ゲート電極180」は,それぞれ,本願発明1の「窒化ガリウムの第1の半導体層」,「第2の半導体層」,「注入ゾーン」及び「コントロールゲート」に相当する。
また,技術常識に照らして,引用発明1において,GaNからなるバッファ層130上にAlGaNからなるバリア層140を形成することで,バッファ層130とバリア層140との間の境界面に2次元ガス層が形成されることは明らかである。
したがって,本願発明1と引用発明との間には,次の一致点,相違点があるといえる。

(一致点)
「窒化ガリウムの第1の半導体層に,マグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーンを形成する工程と,
前記第1の層と第2の層との間の境界面に電子ガス層を形成するために,前記第1の半導体層上に前記第2の半導体層を形成する工程と,
前記第2の半導体層上に,前記注入ゾーンに対して垂直に,コントロールゲートを形成する工程と
を有するヘテロ接合トランジスタの製造プロセスであって,
前記第1の半導体層に前記注入ゾーンを形成する前記工程は,前記第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたらす
ヘテロ接合トランジスタの製造プロセス。」

(相違点)
(相違点1)本願発明1は,「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する工程を更に有する」のに対し,引用発明1では,GaNの結晶構造が特定されておらず,また,GaNからなるバッファ層130へフッ素イオンを注入する際の注入の方向が特定されておらず,さらに,イオン注入後に,AlGaNからなるバリア層140における,ガウス分布の注入密度ピークを有するゾーンを除去する工程を備えていない点。

(2)相違点についての判断
ア 上記相違点1について検討すると,相違点1に係る本願発明1の「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,その後,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する」工程を備えるという構成は,上記引用文献1ないし11のいずれにも記載されておらず,また,このような構成を採用する動機も示されていない。

イ しかも,「半導体大事典」(株式会社 工業調査会,1999年12月20日発行)の,「チャネリング channeling 規則的な原子配列を持つ単結晶の中で,イオンが原子列の隙間に沿って走行すると,イオンは原子の散乱(核阻止能)を受けにくくなり,電子阻止能による減速のみを受けながら非晶質材料の場合の数倍の深さにまで侵入する。このような現象をチャネリングという。チャネリングが起こった場合,イオンの分布はLSS理論から大きくずれる。＜途中省略＞チャネリング効果を積極的に利用するためには,単結晶基板への注入イオンの入射角を厳密に制御しなければならず,再現性を確保することは困難である。したがって,特別な場合を除いて,イオン注入ではチャネリングを避けるために,イオンビームに対する基板の向きを結晶の主軸から7?8°傾ける,薄い酸化膜などを通してイオン注入を行う,あらかじめ基板に非晶質層を形成するプリアモルファス化を行う,などの手法が取られる。」(452ページ)との記載に照らして,チャネリング効果の積極的な利用には,再現性の確保に困難があり,特別な場合を除いて,イオン注入ではチャネリングを避けるために,イオンビームに対する基板の向きを結晶の主軸から7?8°傾けることが行われていたことが技術常識であったと認められるから,引用発明1において,「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」することには,阻害要因がある。
そして,本願発明1は,上記相違点1に係る構成を備えることにより,本願明細書に記載された「【0026】図6は,GaN層4の六方晶構造の概略透視図である。GaNの結晶構造は,結晶チャネル(crystal channels)を形成し,あたかもその中では,注入されたイオンとの相互作用が最小となり,注入されたイオンが所定のエネルギーでより深くまで注入されるようになる。加えて,GaNは比較的高い原子密度を有し,結晶チャネルの周辺に集中する高い原子密度を誘発し,それゆえ,チャネルイオンの誘導(guidance)を促進する。【0027】そのような注入方式がここでは用いられているが,一方で,それは,注入プロファイルのコントロールが不足する結果となるために,従来技術では避けられてきた。そのような深さ方向のチャネル注入(depthwise-channeled implantation)は,マグネシウム,カルシウム,亜鉛又はフッ素のイオンを用いると,特に有利である。これらのイオンは,それらが結晶チャネルを通過する間に,結晶構造の原子の電子と低いレベルでの相互作用をもたらす特別な原子番号を有している。そのようなイオンのチャネル注入は,従来技術に係る注入と比べると,層4のGaNの結晶構造に生じる結晶欠陥の数量を大幅に削減する。所定のイオン注入深さに関しては,比較的低い注入エネルギーが用いられても良い。そのような注入はまた,電子ガス層5の伝導特性をより少なく低下させる。マグネシウムイオンを用いることが特に有利であることが分かっている。特に,所定の注入エネルギーに関して,チャネル注入でのマグネシウムの注入深さは,従来技術に係る傾斜注入(inclined implantation)で得られる注入深さよりも数10倍も大きい。」,「【0036】このように形成された注入ゾーン8は,有利には,15nmと800nmとの間の厚さを有する。注入ゾーン8は10^(16)cm^(-3)と10^(19)cm^(-3)との間の最大マグネシウム不純物濃度をたぶん有するであろう。GaN層中のｐ型の地の,又は,意図しない不純物濃度は通常は約10^(15)cm^(-3)である。注入ゾーン8のマグネシウム不純物濃度は,このように,(オフ状態で空乏である)この境界面IFの電子密度に影響を与えるほど境界面IF近傍で十分に高く,(オン状態で)これらの電子の移動を妨げないほど十分に低い。」,及び「【0047】また,GaN層4に注入を行い,(エッチング又はエピタキシャル成長チャンバ(chamber)での昇華により)ガウス注入に対応する部分を除去し,この部分は次に犠牲層として用いられ,ゾーン51の下の注入ゾーン8内のチャネル注入を保護するだけのために,層6を成膜することを想像することも可能である。【0048】注入が進行するときに,欠陥が結晶構造に蓄積する。結晶チャネルの規則性を乱す結晶欠陥の出現により,チャネル注入は制限される。これらの乱れは,注入イオン濃度に上限を課す。この上限は,注入ゾーン8の不純物濃度よりも必ず大きい。」という格別な効果を奏するものと認めれる。

ウ しかも,引用発明1は,「バリア層140に形成した負電荷領域」という発明特定事項を備えることによって,「フッ素イオンの強い電気陰性度のために,導入されたフッ素イオンは,AlGaNバリア内の固定された負電荷を提供し,チャネル内に電子を効果的に除去できる。」([0091])という効果を得る発明であるところ,上記相違点1について,本願発明1の構成を採用すると,前記「バリア層140に形成した負電荷領域」が除去されることとなり,引用発明1の前記効果を得ることに妨げとなることから,引用発明1において当業者が上記相違点1の構成を採用することに阻害事由が存在する。

エ したがって,本願発明1は,当業者であっても引用発明1と,引用文献1ないし11に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

2.引用文献2を主引例とした,本願発明1の進歩性の検討
(1)対比
本願発明1と引用発明2とを対比すると,次のことがいえる。
引用発明2の「GaNからなるチャネル層11」,「Al_(x)Ga_(1-x)Nからなるバリア層12」,「Mgをイオン注入することで形成された分離領域20」及び「ゲートコンタクト16」は,それぞれ,本願発明1の「窒化ガリウムの第1の半導体層」,「第2の半導体層」,「注入ゾーン」及び「コントロールゲート」に相当する。
また,技術常識に照らして,引用発明2において,GaNからなるチャネル層11上にAl_(x)Ga_(1-x)Nからなるバリア層12を形成することで,チャネル層11とバリア層12との間の境界面に2次元ガス層が形成されることは明らかである。
したがって,本願発明1と引用発明2との間には,次の一致点,相違点があるといえる。

(一致点)
「窒化ガリウムの第1の半導体層に,マグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーンを形成する工程と,
前記第1の層と第2の層との間の境界面に電子ガス層を形成するために,前記第1の半導体層上に前記第2の半導体層を形成する工程と,
前記第2の半導体層上に,前記注入ゾーンに対して垂直に,コントロールゲートを形成する工程と
を有するヘテロ接合トランジスタの製造プロセス。」

(相違点)
(相違点1)本願発明1は,「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する工程を更に有する」のに対し,引用発明2では,GaNの結晶構造が特定されておらず,また,GaNからなるチャネル層11へMgのイオンを注入する際の注入の方向,及び,当該注入がAl_(x)Ga_(1-x)Nからなるバリア層12に厚さ方向のガウス分布を有する注入密度ピークをもたらすものであることが特定されておらず,さらに,イオン注入後に,Al_(x)Ga_(1-x)Nからなるバリア層140における,ガウス分布の注入密度ピークを有するゾーンを除去する工程を備えていない点。

(2)相違点についての判断
ア 上記相違点1について検討すると,相違点1に係る本願発明1の「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,その後,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する」工程を備えるという構成は,上記引用文献1ないし11のいずれにも記載されておらず,また,このような構成を採用する動機も示されていない。

イ しかも,「半導体大事典」(株式会社 工業調査会,1999年12月20日発行)の,「チャネリング channeling 規則的な原子配列を持つ単結晶の中で,イオンが原子列の隙間に沿って走行すると,イオンは原子の散乱(核阻止能)を受けにくくなり,電子阻止能による減速のみを受けながら非晶質材料の場合の数倍の深さにまで侵入する。このような現象をチャネリングという。チャネリングが起こった場合,イオンの分布はLSS理論から大きくずれる。＜途中省略＞チャネリング効果を積極的に利用するためには,単結晶基板への注入イオンの入射角を厳密に制御しなければならず,再現性を確保することは困難である。したがって,特別な場合を除いて,イオン注入ではチャネリングを避けるために,イオンビームに対する基板の向きを結晶の主軸から7?8°傾ける,薄い酸化膜などを通してイオン注入を行う,あらかじめ基板に非晶質層を形成するプリアモルファス化を行う,などの手法が取られる。」(452ページ)との記載に照らして,チャネリング効果の積極的な利用には,再現性の確保に困難があり,特別な場合を除いて,イオン注入ではチャネリングを避けるために,イオンビームに対する基板の向きを結晶の主軸から7?8°傾けることが行われていたことが技術常識であったと認められるから,引用発明1において,「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」することには,阻害要因がある。
そして,本願発明1は,上記相違点1に係る構成を備えることにより,本願明細書に記載された「【0026】図6は,GaN層4の六方晶構造の概略透視図である。GaNの結晶構造は,結晶チャネル(crystal channels)を形成し,あたかもその中では,注入されたイオンとの相互作用が最小となり,注入されたイオンが所定のエネルギーでより深くまで注入されるようになる。加えて,GaNは比較的高い原子密度を有し,結晶チャネルの周辺に集中する高い原子密度を誘発し,それゆえ,チャネルイオンの誘導(guidance)を促進する。【0027】そのような注入方式がここでは用いられているが,一方で,それは,注入プロファイルのコントロールが不足する結果となるために,従来技術では避けられてきた。そのような深さ方向のチャネル注入(depthwise-channeled implantation)は,マグネシウム,カルシウム,亜鉛又はフッ素のイオンを用いると,特に有利である。これらのイオンは,それらが結晶チャネルを通過する間に,結晶構造の原子の電子と低いレベルでの相互作用をもたらす特別な原子番号を有している。そのようなイオンのチャネル注入は,従来技術に係る注入と比べると,層4のGaNの結晶構造に生じる結晶欠陥の数量を大幅に削減する。所定のイオン注入深さに関しては,比較的低い注入エネルギーが用いられても良い。そのような注入はまた,電子ガス層5の伝導特性をより少なく低下させる。マグネシウムイオンを用いることが特に有利であることが分かっている。特に,所定の注入エネルギーに関して,チャネル注入でのマグネシウムの注入深さは,従来技術に係る傾斜注入(inclined implantation)で得られる注入深さよりも数10倍も大きい。」,「【0036】このように形成された注入ゾーン8は,有利には,15nmと800nmとの間の厚さを有する。注入ゾーン8は10^(16)cm^(-3)と10^(19)cm^(-3)との間の最大マグネシウム不純物濃度をたぶん有するであろう。GaN層中のｐ型の地の,又は,意図しない不純物濃度は通常は約10^(15)cm^(-3)である。注入ゾーン8のマグネシウム不純物濃度は,このように,(オフ状態で空乏である)この境界面IFの電子密度に影響を与えるほど境界面IF近傍で十分に高く,(オン状態で)これらの電子の移動を妨げないほど十分に低い。」,及び「【0047】また,GaN層4に注入を行い,(エッチング又はエピタキシャル成長チャンバ(chamber)での昇華により)ガウス注入に対応する部分を除去し,この部分は次に犠牲層として用いられ,ゾーン51の下の注入ゾーン8内のチャネル注入を保護するだけのために,層6を成膜することを想像することも可能である。【0048】注入が進行するときに,欠陥が結晶構造に蓄積する。結晶チャネルの規則性を乱す結晶欠陥の出現により,チャネル注入は制限される。これらの乱れは,注入イオン濃度に上限を課す。この上限は,注入ゾーン8の不純物濃度よりも必ず大きい。」という格別な効果を奏するものと認めれる。

ウ したがって,本願発明1は,当業者であっても引用発明2と,引用文献1ないし11に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

3.引用文献3を主引例とした,本願発明1の進歩性の検討
(1)対比
本願発明1と引用発明3とを対比すると,次のことがいえる。
引用発明3の「GaNからなるチャネル層3」,「第1障壁層4」,「フッ素原子またはマグネシウム原子をイオン注入することで形成した二次元電子ガス濃度制御領域6」及び「ゲート電極9」は,それぞれ,本願発明1の「窒化ガリウムの第1の半導体層」,「第2の半導体層」,「注入ゾーン」及び「コントロールゲート」に相当する。
また,引用文献3の「【0022】第1障壁層4のAl組成ｓ1は,チャネル層3のAl組成ｘより大きい。このことから,第1障壁層4のバンドギャップは,チャネル層3のバンドギャップより大きい。このことにより,第1障壁層4とチャネル層3とのヘテロ界面のチャネル層3側に二次元電子ガス12を形成することができる。」との記載から,引用発明3において,チャネル層3上に第1障壁層4を形成することで,チャネル層3と第1障壁層4との間の境界面に二次元電子ガスが形成されることは明らかである。
したがって,本願発明1と引用発明3との間には,次の一致点,相違点があるといえる。

(一致点)
「窒化ガリウムの第1の半導体層に,マグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーンを形成する工程と,
前記第1の層と第2の層との間の境界面に電子ガス層を形成するために,前記第1の半導体層上に前記第2の半導体層を形成する工程と,
前記第2の半導体層上に,前記注入ゾーンに対して垂直に,コントロールゲートを形成する工程と
を有するヘテロ接合トランジスタの製造プロセス。」

(相違点)
(相違点1)本願発明1は,「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する工程を更に有する」のに対し,引用発明3では,このような特定がされていない点。

(2)相違点についての判断
ア 上記相違点1について検討すると,相違点1に係る本願発明1の「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,その後,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する」工程を備えるという構成は,上記引用文献1ないし11のいずれにも記載されておらず,また,このような構成を採用する動機も示されていない。

イ しかも,「半導体大事典」(株式会社 工業調査会,1999年12月20日発行)の,「チャネリング channeling 規則的な原子配列を持つ単結晶の中で,イオンが原子列の隙間に沿って走行すると,イオンは原子の散乱(核阻止能)を受けにくくなり,電子阻止能による減速のみを受けながら非晶質材料の場合の数倍の深さにまで侵入する。このような現象をチャネリングという。チャネリングが起こった場合,イオンの分布はLSS理論から大きくずれる。＜途中省略＞チャネリング効果を積極的に利用するためには,単結晶基板への注入イオンの入射角を厳密に制御しなければならず,再現性を確保することは困難である。したがって,特別な場合を除いて,イオン注入ではチャネリングを避けるために,イオンビームに対する基板の向きを結晶の主軸から7?8°傾ける,薄い酸化膜などを通してイオン注入を行う,あらかじめ基板に非晶質層を形成するプリアモルファス化を行う,などの手法が取られる。」(452ページ)との記載に照らして,チャネリング効果の積極的な利用には,再現性の確保に困難があり,特別な場合を除いて,イオン注入ではチャネリングを避けるために,イオンビームに対する基板の向きを結晶の主軸から7?8°傾けることが行われていたことが技術常識であったと認められるから,引用発明1において,「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」することには,阻害要因がある。
そして,本願発明1は,上記相違点1に係る構成を備えることにより,本願明細書に記載された「【0026】図6は,GaN層4の六方晶構造の概略透視図である。GaNの結晶構造は,結晶チャネル(crystal channels)を形成し,あたかもその中では,注入されたイオンとの相互作用が最小となり,注入されたイオンが所定のエネルギーでより深くまで注入されるようになる。加えて,GaNは比較的高い原子密度を有し,結晶チャネルの周辺に集中する高い原子密度を誘発し,それゆえ,チャネルイオンの誘導(guidance)を促進する。【0027】そのような注入方式がここでは用いられているが,一方で,それは,注入プロファイルのコントロールが不足する結果となるために,従来技術では避けられてきた。そのような深さ方向のチャネル注入(depthwise-channeled implantation)は,マグネシウム,カルシウム,亜鉛又はフッ素のイオンを用いると,特に有利である。これらのイオンは,それらが結晶チャネルを通過する間に,結晶構造の原子の電子と低いレベルでの相互作用をもたらす特別な原子番号を有している。そのようなイオンのチャネル注入は,従来技術に係る注入と比べると,層4のGaNの結晶構造に生じる結晶欠陥の数量を大幅に削減する。所定のイオン注入深さに関しては,比較的低い注入エネルギーが用いられても良い。そのような注入はまた,電子ガス層5の伝導特性をより少なく低下させる。マグネシウムイオンを用いることが特に有利であることが分かっている。特に,所定の注入エネルギーに関して,チャネル注入でのマグネシウムの注入深さは,従来技術に係る傾斜注入(inclined implantation)で得られる注入深さよりも数10倍も大きい。」,「【0036】このように形成された注入ゾーン8は,有利には,15nmと800nmとの間の厚さを有する。注入ゾーン8は10^(16)cm^(-3)と10^(19)cm^(-3)との間の最大マグネシウム不純物濃度をたぶん有するであろう。GaN層中のｐ型の地の,又は,意図しない不純物濃度は通常は約10^(15)cm^(-3)である。注入ゾーン8のマグネシウム不純物濃度は,このように,(オフ状態で空乏である)この境界面IFの電子密度に影響を与えるほど境界面IF近傍で十分に高く,(オン状態で)これらの電子の移動を妨げないほど十分に低い。」,及び「【0047】また,GaN層4に注入を行い,(エッチング又はエピタキシャル成長チャンバ(chamber)での昇華により)ガウス注入に対応する部分を除去し,この部分は次に犠牲層として用いられ,ゾーン51の下の注入ゾーン8内のチャネル注入を保護するだけのために,層6を成膜することを想像することも可能である。【0048】注入が進行するときに,欠陥が結晶構造に蓄積する。結晶チャネルの規則性を乱す結晶欠陥の出現により,チャネル注入は制限される。これらの乱れは,注入イオン濃度に上限を課す。この上限は,注入ゾーン8の不純物濃度よりも必ず大きい。」という格別な効果を奏するものと認めれる。

ウ したがって,本願発明1は,当業者であっても引用発明3と,引用文献1ないし11に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

4.本願発明2-11の進歩性の検討
本願発明2-11も,本願発明1の「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,その後,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する」工程を有すると同一の構成を備えるものであるから,本願発明1と同じ理由により,当業者であっても,引用発明1ないし3のいずれかの発明と引用文献1ないし11に記載された技術的事項に基づいて容易に発明できたものとはいえない。

第6 原査定について
理由1,2(特許法第29条第1項第3号,特許法第29条第2項)について
審判請求時の補正により,本願発明1-11は,「第2の半導体層のゾーンに厚さ方向のガウス分布を有する注入密度ピークをもたら」すように「六方晶構造の窒化ガリウムの第1の半導体層(4)に,この結晶構造の[0001]指数に一致するようなマグネシウム,カルシウム,亜鉛又はフッ素のイオン注入により,注入ゾーン(8)を形成」し,その後,「前記ガウス分布の注入密度ピークを有する前記第2の半導体層の前記ゾーンを除去する」工程を有するという事項を有するものとなっており,本願発明1-11は,引用文献1に記載された発明ではなく,また,当業者であっても,拒絶査定において引用された引用文献1-11に基づいて,容易に発明できたものとはいえない。
したがって,原査定の理由1,2を維持することはできない。

第7 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2019-11-12 
出願番号 特願2016-510999(P2016-510999)
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 113- WY (H01L)
最終処分 成立  
前審関与審査官 恩田 和彦  
特許庁審判長 恩田 春香
特許庁審判官 加藤 浩一
辻本 泰隆
発明の名称 ヘテロ接合トランジスタに通常は妨げられる注入領域を形成する方法  
代理人 家入 健  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ