• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H03K
管理番号 1366004
審判番号 不服2020-3948  
総通号数 250 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2020-10-30 
種別 拒絶査定不服の審決 
審判請求日 2020-03-24 
確定日 2020-09-29 
事件の表示 特願2018-502599「半導体素子の駆動装置」拒絶査定不服審判事件〔平成29年 9月 8日国際公開、WO2017/150036、請求項の数(4)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由
第1 手続の経緯

本件特許出願は、平成29年1月30日を国際出願日とする出願であって(国内優先権主張 平成28年3月4日)、その手続の経緯は以下のとおりである。

令和元年 5月21日付け :拒絶理由の通知
令和元年 7月26日 :意見書及び手続補正書の提出
令和元年12月17日付け :拒絶査定
令和2年 3月24日 :審判請求書及び手続補正書の提出
令和2年 7月 7日 :上申書の提出

第2 原査定の概要

原査定(令和元年12月17日付け拒絶査定)の概要は次のとおりである。

本願請求項1-4に係る発明は、以下の引用文献1-4に基づいて、その発明の属する技術の分野における通常の知識を有する者(以下、「当業者」という。)が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。

・請求項1に係る発明については、引用文献1-2
・請求項2に係る発明については、引用文献1-3
・請求項3に係る発明については、引用文献1-2
・請求項4に係る発明については、引用文献1-2,4

引用文献等一覧
1.国際公開第2014/123046号
2.特開2012-85131号公報
3.特開2009-135626号公報
4.特開2015-142169号公報


第3 審判請求時の補正について

審判請求時の補正は、特許法第17条の2第3項から第6項までの要件に違反しているものとはいえない。
そして、「第4 本願発明」から「第6 対比・判断」までに示すように、補正後の請求項1-4に係る発明は、独立特許要件を満たすものである。


第4 本願発明

本願請求項1-4に係る発明(以下、それぞれ「本願発明1」-「本願発明4」という。)は、令和2年3月24日の手続補正で補正された特許請求の範囲の請求項1-4に記載された事項により特定される以下のとおりの発明である。

「【請求項1】
電圧制御形半導体素子を形成した半導体チップと、
該半導体チップの温度を検出する温度検出部と、
該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部と、
前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部と
を備え、
前記タイミング調整部は、前記駆動能力調整部と前記電圧制御形半導体素子との間に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整することを特徴とする半導体素子の駆動装置。

【請求項2】
電圧制御形半導体素子を形成した半導体チップと、
該半導体チップの温度を検出する温度検出部と、
該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部と、
前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部と
を備え、
前記タイミング調整部は、前記駆動能力調整部の前段に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整することを特徴とする半導体素子の駆動装置。

【請求項3】
前記タイミング調整部は、温度に応じて遅延時間を調整可能な可変遅延回路で構成されていることを特徴とする請求項1又は2に記載の半導体素子の駆動装置。

【請求項4】
前記可変遅延回路は、定電流回路と入力信号に応じてオンオフ制御されるスイッチ素子との直列回路と、前記定電流回路及び前記スイッチ素子の接続点と接地との間に接続された充放電用コンデンサと、該充放電用コンデンサの端子間電圧が入力されて参照電圧と比較する比較器とを備え、前記比較器に供給される参照電圧が前記温度検出値に応じて段階的に又は連続的に変化されることを特徴とする請求項3に記載の半導体素子の駆動装置。」


第5 引用文献、引用発明等

1.引用文献1(国際公開第2014/123046号)について

原査定の拒絶の理由に引用された引用文献1には、図面とともに次の事項が記載されている。

(1-1)「[0001]
この発明は、電力変換用半導体素子としての半導体スイッチング素子を駆動するゲート駆動回路に関するものである。」

(1-2)「[0006]
この発明は、上記の課題を解決するためになされたもので、スイッチング素子が駆動される際の温度条件などの変化に応じて、スイッチング素子に対するゲー ト電流を調整する制御を行えるようにして、 自動的にスイッチング損失の低減とスイッチングノイズの低減の両立を図ることができるゲー ト駆動回路を提供することを目的とする。
[0007]
この発明に係るゲート駆動回路は、電力変換用のスイッチング素子のゲート電極を充放電することにより上記スイッチング素子を駆動するものであって、上記スイッチング素子の温度を検出する温度検出回路と、上記温度検出回路に順方向電流を流す電流源と、上記温度検出回路の順方向電圧を増幅する増幅回路と、上記増幅回路の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン/オフさせるドライブ回路とを備え、上記温度検出回路の温度変化に応じた順方向電圧の大きさの変化に基づいて上記電流調整回路から上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整するようにしている。」

(1-3)「発明を実施するための形態
[0011]実施の形態1.
図1は、この発明の実施の形態1におけるゲート駆動回路を示す回路図である。
この実施の形態1のゲート駆動回路は、例えば、コンバータやインバータを構成するIGBT(Insulated Gate Bipolar Transistor)からなる電力変換用のスイッチング素子1を備え、このスイッチング素子1に逆並列に還流用のダイオード2が接続されている。なお、スイッチング素子1としては、IGBTに限らず、バワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、バイポーラトランジスタ、GTO(Gate Turn Off thyristor)などの半導体素子を使用することができる。
[0012]
また、スイッチング素子1とダイオード2が形成された同一チップ上で温度差のほとんど生じない近接した位置に、複数のダイオード3を直列接続してなる温度検出回路4が設けられている。この温度検出回路4の一端側は電流制限用の抵抗R1を介して制御電源5に接続され、他端側は接地側端子13に接続されている。そして、上記の制御電源5が特許請求の範囲において温度検出回路4に順方向電流を流す電流源に相当する。
[0013]
ここで、上記の温度検出回路4を構成するダイオード3の出力特性は、周知のように、電流特性の温度依存性を取得しておくことで、温度検出回路4によってスイッチング素子1の温度を検出することができる。
スイッチング素子1のゲート側には、制御電源5、電流制限用の抵抗R2、スイッチング素子1のゲート電極にゲート電流を流して充電するためのPチャンネル型のMOSFET7、電流制限用の抵抗R3、およびスイッチング素子1のゲート電極へのゲート電流の供給を停止して放電するためのNチャンネル型のMOSFET8が順次接続され、MOSFET8のソース側は接地側端子13に接続されている。なお、制御電源5の電圧Vccは、スイッチング素子1を駆動するために一定の電圧に調整されている。
[0014]
スイッチング素子1のゲート側には、制御電源5、電流制限用の抵抗R2、スイッチング素子1のゲート電極にゲート電流を流して充電するためのPチャンネル型のMOSFET7、電流制限用の抵抗R3、およびスイッチング素子1のゲート電極へのゲート電流の供給を停止して放電するためのNチャンネル型のMOSFET8が順次接続され、MOSFET8のソース側は接地側端子13に接続されている。なお、制御電源5の電圧Vccは、スイッチング素子1を駆動するために一定の電圧に調整されている。
[0015]
電流制限用の抵抗R1と温度検出回路4の電流入力側との接続点には、第1演算増幅器9の一方の入力端子が接続されている。第1演算増幅器9の他方の入力端子は抵抗R4を介して接地側端子13に接続されている。第1演算増幅器9の出力端子にはツェナーダイオード10が接続されている。なお、抵抗R5は第1演算増幅器9の帰還用の抵抗である。そして、第1演算増幅器9が、特許請求の範囲において温度検出回路4の順方向電圧を増幅する増幅回路に対応している。
[0016]
電流制限用の抵抗R2とMOSFET7のドレインとの接続点には第2演算増幅器12の一方の入力端子が接続されている。制御電源5には電圧調整用の抵抗R6が接続され、この抵抗R6とツェナーダイオード10との接続点に第2演算増幅器12の他方の入力端子が接続されている。第2演算増幅器12の出力端子はMOSFET7のゲートに接続されている。そして、第2演算増幅器12とMOSFET7とが、特許請求の範囲においてスイッチング素子1のゲート電極に流すゲート電流Iの大きさを調整する電流調整回路に対応している。
[0017]
14はスイッチング素子1をオン/オフ制御するために外部より入力される制御信号の入力端子である。この入力端子14は、抵抗R7を介してMOSFET8のゲートに接続されるとともに、抵抗R8やダイオード15を介して抵抗R6とツェナーダイオード10との接続点に接続されている。そして、上記の両MOSFET7、8が、特許請求の範囲において外部信号を受けてスイッチング素子1をオン/オフさせるドライブ回路に対応している。

(1-4)「[0021]
次に、温度検出回路4によるスイッチング素子1近傍の温度検出に基づくゲート電流Iの調整動作について説明する。
[0022]
温度検出回路4を構成するダイオード3の電圧-電流特性の温度依存性として、ダイオード3のカソード電流が一定の場合、図2に示したように、アノード・カソード間電圧が温度によって変化する。
[0023]
そこで、温度検出回路4の順方向電圧Vaを第1演算増幅器9により増幅する。図3に示すように、ツェナーダイオード10のスレッシュホールド電圧成分Vzは、第1演算増幅器9の増幅後の出力電圧のオフセット電圧となるので、このオフセット電圧Vzを差し引いた電圧分をゲート電流調整用の電流調整電圧Vbとして利用する。このオフセット電圧Vzを差し引いて得られる電流調整電圧Vbは、図3の特性から分かるように、温度が小さくなると大きくなる特性となる。なお、オフセット電圧Vzを差し引くにあたり、上記の方法以外に、第1演算増幅器9にオフセットを設けて差し引いてもかまわない。
[0024]
いま、スイッチング素子1の温度が低い場合、温度検出回路4の順方向電圧Vaが大きくなるので、第1演算増幅器9の両入力端子間の電圧差が同じになるように、第1演算増幅器9は出力電圧を大きく調整する。これにより、電流調整電圧Vbは、制御電源5の電位Vccが抵抗R6と抵抗R8とによって分圧された電圧よりも大きく調整される。この結果、第2演算増幅器12の電流調整電圧Vbと制御電源5の電位Vcc間の電位差が小さくなるので、第2演算増幅器12はMOSFET7のゲート電圧を、オン抵抗値が大きくなるように調整するため、スイッチング素子1のゲート電流Iが減少するように制御される。このため、スイッチング素子1のスイッチング速度が遅くなるので、スイッチング損失は幾分増大するものの、その際の電流変化(di/dt)が小さくなるのでスイッチングノイズが抑制される。つまり、スイッチング素子1の温度が低くてスイッチング損失が許容できる場合、スイッチングノイズの発生が低減される。
[0025]
一方、スイッチング素子1の温度が高い場合、温度検出回路4の順方向電圧Vaが小さくなるので、第1演算増幅器9の出力電圧は、温度の低い場合と比べて、低い電圧に調整する。この結果、電流調整電圧Vbは、制御電源5の電位Vccが抵抗R6と抵抗R8とによって分圧された電圧よりも小さく調整される。よって、第2演算増幅器12の両入力端子間の電圧差が大きく調整されるので、第2演算増幅器12はMOSFET7のゲート電圧を、オン抵抗値が小さくなるように調整するため、スイッチング素子1のゲート電流Iが増大するように制御される。このため、スイッチング素子1のスイッチング速度が早くなるので、その際の電流変化(di/dt)が大きくなってスイッチングノイズが幾分増大するものの、スイッチング損失が抑制される。つまり、スイッチング素子1の温度が高くてスイッチング損失が許容できない場合、スイッチング損失の増加が低減される。」

(1-5)「[図1]



上記(1-1)から(1-5)の記載事項より、引用文献1には、以下の発明(以下、「引用発明」という。)が記載されていると認められる。

「電力変換用のスイッチング素子1のゲート電極を充放電することにより前記スイッチング素子1を駆動するゲート駆動回路であって、
前記スイッチング素子1の温度を検出する温度検出回路4と、前記温度検出回路4に順方向電流を流す電流源5と、前記温度検出回路の順方向電圧を増幅する増幅回路9と、前記増幅回路9の出力電圧に基づいて上記スイッチング素子のゲート電極に流すゲート電流の大きさを調整する電流調整回路と、外部信号を受けて上記スイッチング素子をオン/オフさせるドライブ回路とを備え、
前記スイッチング素子1は、コンバータやインバータを構成するIGBT(Insulated Gate Bipolar Transistor)からなり、そして、このスイッチング素子1には、逆並列に還流用のダイオード2が接続されており、前記スイッチング素子1と前記ダイオード2とは同一チップ上に形成されており、
前記温度検出回路4は、前記スイッチング素子1と前記ダイオード2が形成された同一チップ上で温度差のほとんど生じない近接した位置に、複数のダイオード3を直列接続してなるものであって、
前記ドライブ回路は、MOSFET7,8とで構成され、
前記電流調整回路は、第2演算増幅器12とMOSFET7とで構成されており、スイッチング素子1の温度が低い場合、温度検出回路4の順方向電圧Vaが大きくなるので、前記第2演算増幅器12はMOSFET7のゲート電圧を、オン抵抗値が大きくなるように調整するため、スイッチング素子1のゲート電流Iが減少するように制御し、このため、スイッチング素子1のスイッチング速度が遅くなるので、スイッチング損失は幾分増大するものの、その際の電流変化(di/dt)が小さくなるのでスイッチングノイズが抑制され、一方、スイッチング素子1の温度が高い場合、温度検出回路4の順方向電圧Vaが小さくなるので、前記第2演算増幅器12はMOSFET7のゲート電圧を、オン抵抗値が小さくなるように調整するため、スイッチング素子1のゲート電流Iが増大するように制御し、このため、スイッチング素子1のスイッチング速度が早くなるので、その際の電流変化(di/dt)が大きくなってスイッチングノイズが幾分増大するものの、スイッチング損失が抑制される、
前記温度検出回路4の温度変化に応じた順方向電圧の大きさの変化に基づいて前記電流調整回路から前記スイッチング素子1のゲート電極に流すゲート電流の大きさを調整する、
ゲート駆動回路。」

2.引用文献2(特開2012-85131号公報)について

原査定の拒絶の理由に引用された引用文献2には、図面とともに次の事項が記載されている。

(2-1)「【0001】
本発明は、センス機能付きパワー半導体デバイスに関し、特に、センス機能付きサイリスタ、センス機能付きトランジスタ(バイポーラトランジスタ,MOS-FET(Metal Oxide Semiconductor-FieldEffect Transistor:電界効果トランジスタ),IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)などのセンス機能付きパワー半導体デバイスの電流検出精度を向上させる技術に関する。」

(2-2)「【0010】
以上に説明した従来技術の問題点に鑑み、本発明は、センス機能付きパワー半導体デバイスのメイン領域とセンス領域の電流スイッチタイミングや過渡特性のずれを小さくするようゲート駆動回路で補正して電流検出の精度を向上させるセンス機能付きパワー半導体デバイスを提供することである。」

(2-3)「【0024】
次に、図1に示した本発明の実施形態に係るセンス機能付きパワー半導体デバイスの第1の構成原理の動作について説明する。ゲートパルス発生回路(21)から出力されるゲート駆動信号が、ゲート抵抗値補正回路1(22)の補正抵抗(その抵抗値をRcs とする)、ゲート抵抗値補正回路2(23)の補正抵抗(その抵抗値をRcmとする)をそれぞれ経由してセンスゲート端子Gs 及びメインゲート端子Gm 並びにMPU(24)の入力端へ出力される。
そして各ゲート抵抗値補正回路(22,23)の補正抵抗値は、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値および素子温度値のうちのいずれかの条件が変化した場合における、メイン領域とセンス領域間の電流スイッチタイミングや過渡特性のずれを小さくするゲート抵抗値となるように調整可能となっており、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値および素子温度値のうちのいずれかの条件を測定し、測定した条件に応じてMPU(24)で最適な補正抵抗値を計算、または内蔵するメモリから最適な補正抵抗値を呼び出し、各ゲート抵抗値を補正する。この場合、IGBT素子(1)のセンス端子S に接続した電流検出回路(3)を用いて負荷電流値を測定し、測定した負荷電流値をMPU(24)に入力するようにしている。これにより、本発明の実施形態に係るセンス機能付きパワー半導体デバイスは、ゲート駆動回路(2)が、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値、各ゲート電圧値、および、素子温度値のいずれかの条件が変化した場合に、メイン領域とセンス領域の電流スイッチタイミングや過渡特性のずれを低減するように補正を行い、電流バランスを改善することが可能となる。」

(2-4)「【図1】



3.引用文献3(特開2009-135626号公報)について

原査定の拒絶の理由に引用された引用文献3には、図面とともに次の事項が記載されている。

(3-1)「【0005】
この発明は、上記のような問題点を解消するために成されたものであって、並列接続される複数の半導体スイッチング素子間の電流を、各半導体スイッチング素子の駆動電圧を調整することなく、また特別な演算を要することなく容易で簡便にバランスさせることが可能な並列駆動装置を得ることを目的とする。」

(3-2)「【0008】
実施の形態1.
以下、この発明の実施の形態1による並列駆動装置について説明する。図1は、この発明の実施の形態1による並列駆動装置および該並列駆動装置により駆動制御される複数の半導体スイッチング素子を示す概略構成図である。
図に示すように、半導体スイッチング素子としてのIGBT1はダイオードが逆並列接続されて駆動回路2と共にモジュールとしてのIPM3に内蔵される。同様に、半導体スイッチング素子としてのIGBT4はダイオードが逆並列接続されて駆動回路5と共にモジュールとしてのIPM6に内蔵される。そして、2つのIGBT1、4は、コレクタ同士及びエミッタ同士が互いに接続されて並列接続される。
なお、通常IPMは複数の半導体スイッチング素子と複数の駆動回路とが内蔵されたものであるが、便宜上、半導体スイッチング素子1つだけのものを示す。
【0009】
並列駆動装置は、並列接続された各IGBT1、4の制御電極であるゲート電極を個別に駆動するための複数の駆動信号S1、S2を生成する信号生成回路7と、各IGBT1、4の温度を検出する温度センサ8a、8bとを備える。信号生成回路7は、入力されたPWM信号である基準駆動信号Linを所定時間遅延させて遅延駆動信号Ldを出力する遅延駆動信号発生回路としての遅延回路9と、温度センサ8a、8bからの出力を受けて切替信号を発生する切替回路10と、切替回路10からの切替信号で基準駆動信号Linと遅延駆動信号Ldとを切り替える単極双投のスイッチ11a、11bとを備える。
並列駆動装置から出力される駆動信号S1、S2は、各IPM3、6内の駆動回路2、5に入力され、各駆動回路2、5は、駆動信号S1、S2に応じて所定の駆動電圧によるゲート指令を出力してゲート電極を駆動する。」

(3-3)「【0022】
各部の動作波形のタイミングチャートは、図5に示すようになる。
IGBT4の温度がIGBT1の温度よりも高くなると、IGBT1への駆動信号S1(OAa)は、基準駆動信号Linから遅延駆動信号Ldaに切り替えられる。同時に、IGBT4への駆動信号S2(OBa)は、遅延駆動信号Ldaから基準駆動信号Linに切り替えられる。即ち、2つのIGBT1、4の内、温度が低い側のIGBT1への駆動信号に、立ち下がり(ターンオフ)のタイミングのみが基準駆動信号Linより所定時間td遅れた遅延駆動信号Ldaを用いる。
2つのIGBT1、4は、同時にターンオンした後、IGBT1がIGBT4より遅れてターンオフする。このため、ターンオン時に流れるコレクタ電流はほぼ等しいが、ターンオフ時には、上記実施の形態1と同様に、遅れてターンオフするIGBT1に大きなコレクタ電流が流れてIGBT1のターンオフ損失が増加する。」

(3-4)「【図1】



4.引用文献4(特開2015-142169号公報)について

原査定の拒絶の理由に引用された引用文献4には、図面とともに次の事項が記載されている。

(4-1)「【0019】
電圧比較回路COMは、電圧Vxを所定の基準電圧と比較して、その比較結果を電圧Voutとして出力するものである。本実施形態では、この電圧比較回路COMとしてCMOSロジック回路(インバータ)を用いている。この場合、電圧比較回路COMにおける基準電圧は、CMOSロジック回路の閾値電圧Vthcとなる。従って、電圧VxがVthc以上になった場合に、電圧比較回路COMの出力電圧VoutがLレベルからHレベルに反転する。図2に示すように、本実施形態の遅延回路による遅延時間Tdは、入力信号電圧VinがHレベルに変化した時点から電圧比較回路COMの出力信号電圧VoutがLレベルからHレベルに反転する時点までの期間となる。」

(4-2)「【図1】




第6 対比・判断

1.本願発明1について

(1)対比

本願発明1と引用発明とを対比する。

(1-1)
引用発明における「スイッチング素子1」は、「コンバータやインバータを構成するIGBT(Insulated Gate Bipolar Transistor)からなり、そして、このスイッチング素子1には、逆並列に還流用のダイオード2が接続されており、前記スイッチング素子1と前記ダイオード2とは同一チップ上に形成されて」おり、前記「スイッチング素子1」は、本願発明1でいう『電圧制御形半導体素子』に対応し、当該「スイッチング素子1」は、環流用のダイオード2と共に同一チップ上に形成されているのであるから、引用発明1は、本願発明1でいう『電圧制御形半導体素子を形成した半導体チップ』を備えているといえる。

(1-2)
引用発明における「温度検出回路4」は、「スイッチング素子1の温度を検出するもの」であり、また、「スイッチング素子1とダイオード2が形成された同一チップ上で温度差のほとんど生じない近接した位置に、複数のダイオード3を直列接続してなるもの」であるから、本願発明1でいう『半導体チップの温度を検出する温度検出部』に相当する。

(1-3)
引用発明における「電流調整回路」は、「第2演算増幅器12とMOSFET7とで構成されており、スイッチング素子1の温度が低い場合、温度検出回路4の順方向電圧Vaが大きくなるので、前記第2演算増幅器12はMOSFET7のゲート電圧を、オン抵抗値が大きくなるように調整するため、スイッチング素子1のゲート電流Iが減少するように制御し、このため、スイッチング素子1のスイッチング速度が遅くなるので、スイッチング損失は幾分増大するものの、その際の電流変化(di/dt)が小さくなるのでスイッチングノイズが抑制され、一方、スイッチング素子1の温度が高い場合、温度検出回路4の順方向電圧Vaが小さくなるので、前記第2演算増幅器12はMOSFET7のゲート電圧を、オン抵抗値が小さくなるように調整するため、スイッチング素子1のゲート電流Iが増大するように制御し、このため、スイッチング素子1のスイッチング速度が早くなるので、その際の電流変化(di/dt)が大きくなってスイッチングノイズが幾分増大するものの、スイッチング損失が抑制される、」との制御を行うものである。 そして、スイッチング素子1の温度を検出するものは、前記「(1-2)」で言及したように「温度検出回路4」である。
してみると、引用発明における「電流調整回路」は、温度検出部4が検出した温度に応じてスイッチング素子1のゲート電流Iを調整しているのであるから、本願発明1でいう『該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部』に相当する。

(1-4)
引用発明の「ゲート駆動回路」は、「電力変換用のスイッチング素子1のゲート電極を充放電することにより前記スイッチング素子1を駆動する」ものであるから、本願発明1でいう『半導体素子の駆動装置』といえるものである。

上記(1-1)から(1-4)で対比した結果を踏まえると、本願発明1と引用発明とは、

「電圧制御形半導体素子を形成した半導体チップと、
該半導体チップの温度を検出する温度検出部と、
該温度検出部の温度検出値に応じて前記電圧制御形半導体素子の駆動能力を調整する駆動能力調整部と、
を備えた、半導体素子の駆動装置。」

という点で一致し、以下の点で相違している。

[相違点1]
引用発明は、本願発明1を構成する『前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部』を備えていないことに加え、当該『タイミング調整部』についての特徴である『前記駆動能力調整部と前記電圧制御形半導体素子との間に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整すること』について特定されていない点。

(2)判断

上記[相違点1]について検討する。

引用文献2に記載されている「各ゲート抵抗値補正回路(22,23)」及び「MPU(24)」は、「各ゲート抵抗値補正回路(22,23)の補正抵抗値は、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値および素子温度値のうちのいずれかの条件が変化した場合における、メイン領域とセンス領域間の電流スイッチタイミングや過渡特性のずれを小さくするゲート抵抗値となるように調整可能となっており、駆動時の負荷電流値、各ゲート電圧値以外に、電源電圧値および素子温度値のうちのいずれかの条件を測定し、測定した条件に応じてMPU(24)で最適な補正抵抗値を計算、または内蔵するメモリから最適な補正抵抗値を呼び出し、各ゲート抵抗値を補正する。」ものでり、本願発明1に係る『タイミング調整部』が行っているような『温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整』し、『駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整する』ものではない。

また、原査定で提示された他の引用文献3及び4にも、本願発明1が備える『タイミング調整部』に相当する構成については記載されておらず、前記『タイミング調整部』に相当する構成が本願出願前において、当業者にとって自明なもの又は技術常識であるとする証拠や合理的な理由もない。

してみると、本願発明1は、引用発明と引用文献2に記載された事項に基づいて、更には、他の引用文献3及び4に記載されている事項を参酌したとしても、当業者が容易に想到し得たものであるとはいえない。

2.本願発明2-4について

本願発明2-4は、いずれも、発明を構成する要件として、本願発明1が備える『タイミング調整部』を備えるものであるから、上記「1.本願発明1について」で検討したのと同じ理由により、本願発明2-4は、当業者であっても引用文献1-4に記載された事項に基づいて容易に発明できたものであるとはいえない。


第7 原査定について

本願発明1-4は、『前記温度検出部の温度検出値に応じて前記電圧制御形半導体素子のスイッチング時間を調整するタイミング調整部』を備え、当該『タイミング調整部』についての特徴である『前記駆動能力調整部と前記電圧制御形半導体素子との間に接続されており、前記駆動能力調整部で調整される前記駆動能力に従って短縮される前記スイッチング時間に対応させて、該タイミング調整部は遅延時間を設定して該スイッチング時間を調整すること』との特定事項を備えるものであるから、当業者であっても、拒絶査定において引用された引用文献1-4に基づいて、容易に発明できたものとはいえない。
したがって、原査定の理由を維持することはできない。


第8 むすび

以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。

よって、結論のとおり審決する。

 
審決日 2020-09-08 
出願番号 特願2018-502599(P2018-502599)
審決分類 P 1 8・ 121- WY (H03K)
最終処分 成立  
前審関与審査官 小林 正明  
特許庁審判長 吉田 隆之
特許庁審判官 岡本 正紀
佐藤 智康
発明の名称 半導体素子の駆動装置  
代理人 田中 秀▲てつ▼  
代理人 廣瀬 一  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ