• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1370604
審判番号 不服2020-8699  
総通号数 255 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-03-26 
種別 拒絶査定不服の審決 
審判請求日 2020-06-23 
確定日 2021-02-16 
事件の表示 特願2016- 53685「炭化珪素半導体装置の製造方法」拒絶査定不服審判事件〔平成29年 9月21日出願公開、特開2017-168719、請求項の数(3)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成28年3月17日の出願であって,その手続の経緯は以下のとおりである。
令和元年8月29日付け :拒絶理由通知書
令和元年10月31日 :意見書及び手続補正書の提出
令和2年3月26日付け :拒絶査定
令和2年6月23日 :審判請求書及び手続補正書の提出

第2 原査定の概要
原査定(令和2年3月26日付け拒絶査定)の概要は,本願の請求項1?4に係る発明は,本願出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用例1に記載された発明及び引用例3?4に記載された技術的事項に基づいて,又は,引用例2に記載された発明及び引用例3?4に記載された技術的事項に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない,というものである。

引用例一覧
1.特開2012-190865号公報
2.特開2014-229708号公報
3.特開2015-135892号公報
4.特表2008-503894号公報


第3 本願発明
本願の請求項1?3に係る発明(以下,それぞれ「本願発明1」?「本願発明3」という。)は,令和2年6月23日提出の手続補正書により補正された特許請求の範囲の請求項1?3に記載された事項により特定される発明であり,そのうちの請求項1に係る発明は,以下のとおりの発明である。
「【請求項1】
炭化珪素からなる半導体基板に不純物を導入し,前記半導体基板のおもて面の表面層に不純物領域を形成する導入工程と,
前記導入工程の後,前記半導体基板のおもて面を厚さ1nm以上30nm以下の酸化膜で覆う被覆工程と,
前記半導体基板のおもて面を前記酸化膜で覆った状態で,酸素を含むガス雰囲気に前記酸化膜を晒して1500℃以上の温度の熱処理により前記不純物を活性化させる活性化工程と,
前記活性化工程の後,前記半導体基板のおもて面に絶縁ゲート構造を形成する工程を含み,
前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残すことを特徴とする炭化珪素半導体装置の製造方法。」

本願発明2?3は,本願発明1を減縮したものである。

第4 引用例の記載と引用発明
1.引用例1について
(1)引用例1の記載
原査定の拒絶の理由に引用された引用例1(特開2012-190865号公報)には,次の記載がある。
「【0032】
次に,本実施の形態におけるMOSFET100の製造方法について,図2?図8を参照して説明する。図2を参照して,本実施の形態におけるMOSFET100の製造方法では,まず工程(S110)として炭化珪素基板準備工程が実施される。この工程(S110)では,図3を参照して,たとえば昇華法により製造されたインゴットをスライスして得られた炭化珪素基板1が準備される。
【0033】
次に,工程(S120)としてエピタキシャル成長工程が実施される。この工程(S120)では,図3を参照して,エピタキシャル成長により炭化珪素基板1の一方の主面1A上に炭化珪素からなるバッファ層2およびドリフト層3が順次形成される。これにより,炭化珪素からなる基板としてのエピタキシャル成長層付き基板8が得られる。
【0034】
次に,工程(S130)としてイオン注入工程が実施される。この工程(S130)では,図3および図4を参照して,まずp型ボディ領域4を形成するためのイオン注入が実施される。具体的には,たとえばAl(アルミニウム)イオンがドリフト層3に注入されることにより,p型ボディ領域4が形成される。次に,n^(+)領域5を形成するためのイオン注入が実施される。具体的には,たとえばP(リン)イオンがp型ボディ領域4に注入されることにより,p型ボディ領域4内にn^(+)領域5が形成される。さらに,p^(+)領域6を形成するためのイオン注入が実施される。具体的には,たとえばAlイオンがp型ボディ領域4に注入されることにより,p型ボディ領域4内にp^(+)領域6が形成される。上記イオン注入は,たとえばドリフト層3の主面上に二酸化珪素(SiO_(2))からなり,イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。
【0035】
次に,工程(S140)として保護膜形成工程が実施される。この工程(S140)では,図5を参照して,工程(S130)においてイオン注入が実施されたエピタキシャル成長層付き基板8の主面3A上に二酸化珪素からなる保護膜80が形成される。この保護膜80は,たとえば熱酸化により形成することができる。また,保護膜80の厚みは,たとえば0.1μm以上1μm以下とすることができる。保護膜80は,プラズマCVD(Chemical Vapor Deposition)などのCVD法により形成されてもよい。
【0036】
次に,工程(S150)として活性化アニール工程が実施される。この工程(S150)では,工程(S140)において保護膜80が形成されたエピタキシャル成長層付き基板8が,酸素原子を含むガスを含有する雰囲気中において1600℃以上の温度域に加熱される。これにより,工程(S130)においてイオン注入によりエピタキシャル成長層付き基板8に導入された不純物が活性化し,所望の導電型のp型ボディ領域4,n^(+)領域5およびp^(+)領域6が得られる。
【0037】
このとき,工程(S150)においてエピタキシャル成長層付き基板8が,たとえばアルゴンガス雰囲気中において加熱された場合,図6に示すように炭化珪素と二酸化珪素との線膨張係数の違い等に起因して保護膜80に亀裂80Aが生じるおそれがある。この場合,エピタキシャル成長層付き基板8から離脱した珪素原子が当該亀裂80Aを通して雰囲気中に放出される。その結果,表面荒れが発生する。
【0038】
これに対し,本実施の形態における工程(S150)では,エピタキシャル成長層付き基板8が酸素原子を含むガスを含有する雰囲気中において加熱される。そのため,エピタキシャル成長層付き基板8から離脱した珪素は雰囲気中の酸素と結合し,二酸化珪素となる。その結果,図7に示すように,エピタキシャル成長層付き基板8と保護膜80との境界部に二酸化珪素膜82が形成されるとともに,二酸化珪素からなり亀裂80Aを充填(修復)する亀裂抑制部81が形成される。これにより,亀裂80Aの発生や成長が抑制され,表面荒れの発生が低減される。
【0039】
ここで,上記酸素原子を含むガスとしては,たとえば酸素ガス,オゾンガス,一酸化窒素ガス,二酸化窒素ガス,一酸化炭素ガスなどを採用することができる。酸素ガスは,安価で取り扱いも容易であるため,上記酸素原子を含むガスとして特に好適である。また,工程(S150)では,エピタキシャル成長層付き基板8が,酸素ガス雰囲気中,または酸素ガスとアルゴンガスとを含有し,残部不純物からなる雰囲気中において加熱されてもよい。
【0040】
また,工程(S150)では,エピタキシャル成長層付き基板8の加熱温度は1700℃以下とすることが好ましい。エピタキシャル成長層付き基板8の加熱温度を1700℃以下とすることにより,二酸化珪素からなる保護膜80,二酸化珪素膜82および亀裂抑制部81によって表面荒れをより確実に抑制することができる。
【0041】
さらに,上記工程(S140)と(S150)とは単一の工程として実施されてもよい。具体的には,たとえばエピタキシャル成長層付き基板8を,酸素ガスとアルゴンガスとを含有し,残部不純物からなる雰囲気に調整された反応室内において1100℃以上1600℃以下の温度域に加熱して5分間以上120分間以下の時間保持することにより保護膜80を形成した後,雰囲気を変化させることなく同一の反応室内において1600℃以上1700℃以下の温度域に加熱して1分間以上30分間以下の時間保持することにより活性化アニールを実施する。このように工程(S140)と(S150)とを単一の工程として実施することにより,MOSFET100の製造プロセスを簡略化することができる。
【0042】
次に,工程(S160)として保護膜除去工程が実施される。この工程(S160)では,保護膜80が除去される。保護膜80の除去は,たとえばフッ酸系の液体を用いて実施してもよいし,フッ素系プラズマ処理により実施してもよい。
【0043】
次に,工程(S170)として酸化膜形成工程が実施される。この工程(S170)では,図8を参照して,たとえば酸素雰囲気中において1300℃に加熱して60分間保持する熱処理が実施されることにより,酸化膜(ゲート酸化膜)91が形成される。
【0044】
次に,工程(S180)として電極形成工程が実施される。図8および図1を参照して,この工程(S180)では,まず,たとえばCVD法,フォトリソグラフィおよびエッチングにより,高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極93が形成される。その後,たとえばCVD法により,絶縁体であるSiO_(2)からなる層間絶縁膜94が,主面3A上においてゲート電極93を取り囲むように形成される。次に,フォトリソグラフィおよびエッチングにより,ソースコンタクト電極92を形成すべき領域の層間絶縁膜94と酸化膜91とが除去される。次に,たとえば蒸着法により形成されたニッケル(Ni)膜が加熱されてシリサイド化されることにより,ソースコンタクト電極92およびドレイン電極96が形成される。そして,たとえば蒸着法により,導電体であるAlからなるソース配線95が,主面3A上において,層間絶縁膜94を取り囲むとともに,n^(+)領域5およびソースコンタクト電極92の上部表面上にまで延在するように形成される。以上の手順により,本実施の形態におけるMOSFET100が完成する。」

(2)摘記の整理と引用発明1
以上の摘記を整理すると,引用例1には,「MOSFET100の製造方法」(段落0032)について,次の事項が記載されているものと理解できる。
ア エピタキシャル成長により炭化珪素基板1の一方の主面1A上に炭化珪素からなるバッファ層2およびドリフト層3を順次形成することで,炭化珪素からなるエピタキシャル成長層付き基板8が得られること。(段落0032)
イ イオン注入工程として,エピタキシャル成長層付き基板8のドリフト層3にAl(アルミニウム)イオンを注入して,p型ボディ領域4を形成すること。さらに,P(リン)イオンをp型ボディ領域4に注入して,p型ボディ領域4内にn^(+)領域5を形成し,Alイオンをp型ボディ領域4に注入して,p型ボディ領域4内にp^(+)領域6を形成すること。(段落0033,0034)
上記によれば,引用例1には,炭化珪素からなるエピタキシャル成長層付き基板8のエピタキシャル成長層に不純物イオンを注入してp型ボディ領域4,n^(+)領域5及びp^(+)領域6を形成するイオン注入工程が記載されていると理解できる。
ウ 保護膜形成工程として,イオン注入が実施されたエピタキシャル成長層付き基板8の主面3A上に二酸化珪素からなる,厚みが0.1μm以上1μm以下の保護膜80を形成すること。(段落0035)
エ 活性化アニール工程として,保護膜80が形成されたエピタキシャル成長層付き基板8を,酸素原子を含むガスを含有する雰囲気中において1600℃以上の温度域に加熱し,イオン注入によりエピタキシャル成長層付き基板8に導入された不純物を活性化すること。(段落0036)
オ 前記活性化アニール工程において,エピタキシャル成長層付き基板8と保護膜80との境界部に二酸化珪素膜82が形成されるとともに,二酸化珪素からなり亀裂80Aを充填する亀裂抑制部81が形成されること。(段落0038)
カ 保護膜除去工程として,保護膜80を除去すること(段落0042)
キ 保護膜除去工程の後に,酸化膜形成工程として,ゲート酸化膜91を形成すること(段落0043)
ク 酸化膜形成工程の後に,電極形成工程として,ゲート電極93を形成すること。(段落0044)

上記ア?クから,引用例1には次の発明(以下「引用発明1」という。)が記載されているものと認められる。
「炭化珪素からなるエピタキシャル成長層付き基板8のエピタキシャル成長層に不純物イオンを注入してp型ボディ領域4,n^(+)領域5及びp^(+)領域6を形成するイオン注入工程と,
イオン注入が実施された前記エピタキシャル成長層付き基板8の主面3A上に二酸化珪素からなる,厚みが0.1μm以上1μm以下の保護膜80を形成する保護膜形成工程と,
前記保護膜80が形成された前記エピタキシャル成長層付き基板8を,酸素原子を含むガスを含有する雰囲気中において1600℃以上の温度域に加熱し,イオン注入により前記エピタキシャル成長層付き基板8に導入された不純物を活性化する活性化アニール工程と,
前記保護膜80を除去する保護膜除去工程と,
前記保護膜除去工程の後,ゲート酸化膜91を形成する酸化膜形成工程と,
前記酸化膜形成工程の後,ゲート電極93を形成する電極形成工程と,
を含み,前記活性化アニール工程において,前記エピタキシャル成長層付き基板8と前記保護膜80との境界部に二酸化珪素膜82が形成されるとともに,二酸化珪素からなり亀裂80Aを充填する亀裂抑制部81が形成される,
MOSFET100の製造方法。」

2.引用例2について
(1)引用例2の記載
原査定の拒絶の理由に引用された引用例2(特開2014-229708号公報)には,次の記載がある。
「【0033】
他方,SiC基板2の裏面には,ドレイン電極18が形成されている。ドレイン電極18は,裏面配線30に接続されている。このように,縦型のMOSFET5を備えた半導体装置1が形成される。
次に,図2および図3A?図3Fを参照して,半導体装置1の製造方法を説明する。
図2は,図1の半導体装置1の製造工程を説明するための工程図であり,図3A?図3Fは,半導体装置1の製造工程を示す断面図である。
【0034】
半導体装置1を製造するには,たとえば,図3Aに示すように,n+型のSiC基板2が準備される。次に,図3Bに示すように,n型の不純物イオンを注入しながらSiCがエピタキシャル成長されて,SiC基板2上にn-型のSiCエピタキシャル層3が形成される。
次に,SiCエピタキシャル層3の表面に選択的に不純物イオンを注入する工程が行われる(S1:不純物イオン注入工程)。まず,p型ボディ領域8を形成すべき領域に選択的に開口を有するイオン注入マスク(図示せず)がSiCエピタキシャル層3の表面に形成される。そして,イオン注入マスク(図示せず)を介してp型の不純物イオンがSiCエピタキシャル層3に注入される。これにより,p型ボディ領域8が形成される。その後,イオン注入マスク(図示せず)は除去される。
【0035】
次に,図3Cに示すように,n+型ソース領域6を形成すべき領域に選択的に開口を有するイオン注入マスク22がSiCエピタキシャル層3の表面に形成される。そして,イオン注入マスク22を介してn型の不純物イオンがSiCエピタキシャル層3に注入される。これにより,n+型ソース領域6が形成される。その後,イオン注入マスク22は除去されて,図3Dに示すように,SiC基板2が熱処理炉23に載置される。
【0036】
熱処理炉23にSiC基板2が載置された後,1400℃以上の温度の下,酸素原子を含むガス雰囲気中においてSiC基板2(SiCエピタキシャル層3)に熱処理が施される。この熱処理により,SiCエピタキシャル層3に注入された不純物イオンが活性化されると共に,SiCエピタキシャル層3の表面に熱酸化膜24が形成される(S2:不純物イオン活性化工程)。
【0037】
不純物イオン活性化工程(S2)における熱処理炉23の温度条件は,具体的に,次のようになる。すなわち,熱処理炉23は,50℃/min以上,好ましくは,100℃/min?200℃/minの昇温速度で1400℃以上の温度に至るまで加熱される。このとき,熱処理炉23の温度は,1600℃?1800℃であることが好ましい。
そして,1600℃?1800℃の温度の下で,1min?30minの間,SiC基板2の熱処理が継続される。その後,熱処理炉23は,100℃/min?200℃/minの降温速度で800℃に至るまで冷却される。
【0038】
この不純物イオン活性化工程(S2)は,酸素原子を含むガス雰囲気の下で行われるので,SiCエピタキシャル層3の表面に酸素原子が継続的に供給される。そのため,SiCエピタキシャル層3の表面に熱酸化膜24を確実に形成することができ,かつ,熱酸化膜24が気化することを抑制することができる。この熱酸化膜24は,たとえば,0.05μm?0.1μmの膜厚に形成されることが好ましい。不純物イオン活性化工程(S2)が終了した後,SiC基板2は,熱処理炉23から取り出される。
【0039】
次に,SiCエピタキシャル層3の表面に形成された熱酸化膜24が,エッチング処理により除去される(S3:エッチング工程)。SiCエピタキシャル層3の表面に形成された熱酸化膜24は,ウエットエッチングにより除去されてもよいし,ケミカルドライエッチングにより除去されてもよい。
ウエットエッチングが使用される場合には,HF(フッ酸)を含むエッチング液を使用することが好ましい。HFは,熱酸化膜24をエッチング可能な液の中でも,熱酸化膜24に対するエッチングレートが比較的に速い。そのため,エッチングの処理時間を短縮しつつ,製造コストを低減することができる。
【0040】
また,ケミカルドライエッチングを用いた場合においても,化学反応を用いて熱酸化膜24をエッチングするので,熱酸化膜24を除去する際に,前述のウエットエッチングの場合と同様に,SiCエピタキシャル層3の表面にエッチングダメージが発生することを抑制することができる。
次に,図3Eに示すように,SiCエピタキシャル層3の表面を酸化させて形成された薄い酸化膜25上に,不純物イオンが注入されたポリシリコン層26が形成される。そして,ゲート電極10を形成すべき領域を覆うハードマスク(図示せず)がポリシリコン層26上に選択的に形成されて,ポリシリコン層26の不要な部分がエッチングされる。これにより,ゲート電極10が形成される(S4:ゲート電極形成工程)。ゲート電極10が形成された後,ハードマスク(図示せず)は除去される。」
「【0053】
したがって,半導体装置1の構成によれば,良好なチャネル移動度を実現できると共に,ゲート酸化膜11の劣化を抑制できるMOSFET5を提供することができる。
次に,図5?図6Bを参照して,前述の第1実施形態に係る半導体装置1の製造工程の変形例について説明する。
図5は,図2の製造工程の変形例を説明するための工程図である。図6Aおよび図6Bは,図5の半導体装置1の製造工程を説明するための断面図である。
【0054】
図5に係る半導体装置1の製造工程が前述の図2に係る半導体装置1の製造工程と相違する点は,不純物イオン活性化工程(S2)に先立って,前処理酸化膜形成工程(S7)が追加されている点である。その他の工程は,図2の場合と同様である。図5?図6Bにおいて,前述の図1?図3Fに示された各部と対応する部分には同一の参照符号を付して,説明を省略する。
【0055】
第1実施形態の変形例に係る半導体装置1の製造工程では,図6Aに示すように,不純物イオン活性化工程(S2)に先立って,SiCエピタキシャル層3の表面に前処理酸化膜28が形成される(S7:前処理酸化膜形成工程)。
前処理酸化膜28は,拡散炉123内においてSiCエピタキシャル層3の表面に熱酸化処理を施すことにより形成される。前処理酸化膜形成工程(S7)は,たとえば,1100℃?1350℃の温度の下で,酸素原子を含むガス雰囲気中で行われる。この際に形成される前処理酸化膜28の膜厚は,たとえば,0.05μm?0.1μmであることが好ましいが,この数値に限定されるものではなく,適宜変更可能である。
【0056】
このように,酸素原子を含むガス雰囲気中で前処理酸化膜形成工程(S7)を行うことにより,SiCエピタキシャル層3の表面に前処理酸化膜28を効率的に形成できながら,形成された前処理酸化膜28の気化を抑制することができる。
前処理酸化膜形成工程(S7)の後,図6Bに示すように,SiC基板2が熱処理炉23に載置される。熱処理炉23にSiC基板2が載置された後,前述の第1実施形態と同様の条件の下,SiC基板2(SiCエピタキシャル層3)に不純物イオン活性化工程(S2)が施される。
【0057】
この不純物イオン活性化工程(S2)では,SiCエピタキシャル層3に注入された不純物イオンが活性化されると共に,SiCエピタキシャル層3の表面(前処理酸化膜28)に継続的に酸素原子が供給されるので,SiCエピタキシャル層3の表面がさらに酸化されて熱酸化膜24が形成される。これにより,SiCエピタキシャル層3の表面には,熱酸化膜24と前処理酸化膜28とを一体的に含む複合酸化膜40が形成される。
【0058】
不純物イオン活性化工程(S2)が終了した後は,前述の第1実施形態と同様にエッチング工程(S3)?ドレイン電極形成工程(S6)が順に実施されて半導体装置1が製造される。
次に,再度図6Aを参照して,前処理酸化膜形成工程(S7)において拡散炉123に供給される酸素原子を含むガスの条件について説明する。」

(2)摘記の整理と引用発明2
以上の摘記を整理すると,引用例2には,「半導体装置1の製造方法」(段落0033)について,次の事項が記載されているものと理解できる。
ア SiC基板2上に形成されたSiCエピタキシャル層3の表面に選択的に不純物イオンを注入する不純物イオン注入工程(S1)を行うこと。(段落0034)
イ SiCエピタキシャル層3の表面に熱酸化処理を施すことにより,膜厚0.05μm?0.1μmの前処理酸化膜28を形成する,前処理酸化膜形成工程(S7)を行うこと。(段落0055)
ウ 前処理酸化膜形成工程(S7)の後,1400℃以上の温度の下,酸素原子を含むガス雰囲気中においてSiC基板2及びSiCエピタキシャル層3に熱処理を行うことで,SiCエピタキシャル層3に注入された不純物イオンを活性化すること。また,活性化の温度として1600℃?1800℃が好ましいこと。(段落0036,0037)
エ 上記ウの不純物イオンの活性化と共に,SiCエピタキシャル層3の表面がさらに酸化されて熱酸化膜24が形成され,熱酸化膜24と前処理酸化膜28とを一体的に含む複合酸化膜40が形成される,不純物イオン活性化工程(S2)を行うこと。(段落0036,0056,0057)
オ 不純物イオン活性化工程(S2)が終了した後,SiCエピタキシャル層3の表面に形成された熱酸化膜24を,エッチング処理により除去する,エッチング工程(S3)を行うこと。(段落0058,0039)
このとき,熱酸化膜24の上層にある前処理酸化膜28も同時に除去されることは明らかである。
カ 上記エッチング工程(S3)の後,SiCエピタキシャル層3の表面を酸化させて形成された薄い酸化膜25上に,不純物イオンが注入されたポリシリコン層26を形成し,ポリシリコン層26の不要な部分をエッチングしてゲート電極10を形成する,ゲート電極形成工程(S4)を行うこと。(段落0040)

上記ア?カから,引用例2には次の発明(以下「引用発明2」という。)が記載されているものと認められる。
「SiC基板2上に形成されたSiCエピタキシャル層3の表面に選択的に不純物イオンを注入する不純物イオン注入工程(S1)と,
前記SiCエピタキシャル層3の表面に熱酸化処理を施すことにより,膜厚0.05μm?0.1μmの前処理酸化膜28を形成する,前処理酸化膜形成工程(S7)と,
前記前処理酸化膜形成工程(S7)の後,1600℃?1800℃の温度の下,酸素原子を含むガス雰囲気中において前記SiC基板2及び前記SiCエピタキシャル層3に熱処理を行うことで,前記SiCエピタキシャル層3に注入された不純物イオンを活性化すると共に,SiCエピタキシャル層3の表面がさらに酸化されて熱酸化膜24が形成され,前記熱酸化膜24と前記前処理酸化膜28とを一体的に含む複合酸化膜40が形成される,不純物イオン活性化工程(S2)と,
前記不純物イオン活性化工程(S2)が終了した後,SiCエピタキシャル層3の表面に形成された前記熱酸化膜24および前記前処理酸化膜28を,エッチング処理により除去する,エッチング工程(S3)と,
前記エッチング工程(S3)の後,前記SiCエピタキシャル層3の表面を酸化させて形成された薄い酸化膜25上に,不純物イオンが注入されたポリシリコン層26を形成し,ポリシリコン層26の不要な部分をエッチングしてゲート電極10を形成する,ゲート電極形成工程(S4)と,
を含む半導体装置1の製造方法。」

3.引用例3について
(1)引用例3の記載
原査定の拒絶の理由に引用された引用例3(特開2015-135892号公報)には,次の記載がある。
「【0016】
図2は,本実施の形態に係る炭化珪素半導体装置の製造方法において,ドリフト層2を形成するまでを説明するための断面図である。まず,表面の面方位が(0001)面であり,4Hのポリタイプを有するn型(第1導電型)で低抵抗の炭化珪素基板1を準備する。次に,炭化珪素基板1の表面である(0001)面上に,CVD(Chemical Vapor Deposition)法を用いたエピタキシャル成長により,例えば1?200μmの厚さの炭化珪素からなるn型(第1導電型)のドリフト層2を形成する。ドリフト層2のn型不純物濃度は,例えば,1×10^(14)?1×10^(18)cm^(-3)であればよい。」
「【0023】
図6に,本実施の形態に係る炭化珪素半導体装置の製造方法において,熱処理時に用いる保護膜のうち熱酸化膜6が形成されるまでを説明するための断面図を示す。図5で得られた構造の,ウェル領域3,ソース領域4,ウェルコンタクト用領域5を含むドリフト層2の表面に,700?1400℃の範囲の温度での熱酸化処理によって熱酸化膜6を形成する。
【0024】
熱酸化処理の雰囲気はドライO_(2)でも,ウェット(水蒸気)O_(2)でも良いし,NO,あるいはN_(2)Oなどの酸窒化ガス雰囲気であっても良い。熱酸化膜6の膜厚は,例えば5nm以上200nm以下であれば良い。ここで,熱酸化膜6の膜厚は後述するゲート絶縁膜12の厚み以上とする。
【0025】
図7に,本実施の形態に係る炭化珪素半導体装置の製造方法において,熱処理時に用いる保護膜が形成されるまでを説明するための断面図を示す。図6で得られた構造の熱酸化膜6上に,堆積法によって堆積絶縁膜10を形成する。」
「【0028】
図7のように,熱酸化膜6上に堆積絶縁膜10が形成されて,熱酸化膜6と堆積絶縁膜10からなる保護膜が形成される。
【0029】
次に,ドリフト層2,ウェル領域3,ソース領域4,ウェルコンタクト用領域5,熱酸化膜6,堆積絶縁膜10が形成された炭化珪素基板1を,熱処理装置によって,例えばアルゴンなどの雰囲気中で,1300?2100℃の範囲で熱処理(高温アニール)を行う。この熱処理により,イオン注入されたアルミニウムや窒素などの不純物が電気的に活性化される。
【0030】
熱処理時の雰囲気ガスにはアルゴン,窒素などの不活性ガス雰囲気が好ましいが,水素,酸窒化などのガスであっても良い。
【0031】
また,熱処理時の温度は,1300℃以上2100℃以下であればよいが,好ましくは1500℃以上1900℃以下であればよい。1500℃より低いと,イオン注入された不純物が電気的に十分活性化されず,また,1900℃より高いと保護膜が昇華しやすくなり,熱処理時に堆積絶縁膜10だけでなく熱酸化膜6も昇華されてしまう。熱酸化膜6の昇華が進むと,後述する所望の膜厚のゲート絶縁膜12が形成できなくなってしまう。また,熱酸化膜6が全て消化されてしまうと,熱処理中にSiCの表面荒れが生じて凹凸が発生する場合があるため,熱処理温度は1900℃以下が望ましい。
【0032】
図8に,本実施の形態に係る炭化珪素半導体装置の製造方法において,ゲート絶縁膜12が形成されるまでを説明するための炭化珪素半導体装置の断面図を示す。堆積絶縁膜10をエッチングで除去することによって,熱酸化膜6の表面を露出させる。」
「【0036】
堆積絶縁膜10をエッチングする際には,熱酸化膜6までオーバーエッチングしてもよい。エッチング後の熱酸化膜6は,後述するようにゲート絶縁膜12として用いられるが,熱酸化膜6のエッチング後の残膜厚を調整することにより,図8のように,所望の膜厚のゲート絶縁膜12が形成される。
【0037】
図9に,本実施の形態に係る炭化珪素半導体装置の製造方法において,電極が形成されるまでを説明するための断面図を示す。ゲート絶縁膜12上に,多結晶珪素膜をCVD法によって形成し,フォトリソグラフィおよびエッチング技術によってパターニングすることにより,表面の電極であるゲート電極7を形成する。図9に示すように,ゲート電極7は,断面視において一対のソース領域4がそれぞれ両端部で対向するような形状にパターニングされる。」

(2)引用例3に記載された技術的事項
以上によれば,引用例3には,次の技術的事項が記載されているものと理解できる。
・炭化珪素半導体装置の製造方法において,炭化珪素基板にエピタキシャル成長されたドリフト層2の表面に熱酸化膜6を形成し,前記熱酸化膜6の上に堆積絶縁膜10を形成し,前記熱酸化膜6及び前記堆積絶縁膜10を保護膜として高温アニールを行うことで,イオン注入された不純物を電気的に活性化した後,前記堆積絶縁膜10をエッチング除去し,前記熱酸化膜6をゲート絶縁膜として用いること。

4.引用例4について
(1)引用例4の記載
原査定の拒絶の理由に引用された引用例4(特表2008-503894号公報)には,次の記載がある。
段落0045?0047,0049?0050,0053?0054
「【0045】
本発明のいくつかの実施形態の作製方法を説明する。図2から分かるように,n^(-)エピタキシャル層12がn^(+)炭化ケイ素基板10の上に形成される。n-層12は,約5から約200μmの厚さを有し,約1×10^(14)cm^(-3)から約1×10^(17)cm^(-3)のキャリア濃度を与えるドーピングを有する。本発明の特定の実施形態において,n層12は,厚さ約12μmであり,約5×10^(15)cm^(-3)のキャリア濃度を与えるようにドーピングされている。ついで,p型エピタキシャル層14が,n^(-)エピタキシャル層12の上に成長される。p型エピタキシャル層14は,約0.5から約3μmの厚さを有し,約2×10^(16)cm^(-3)から約5×10^(17)cm^(-3)のキャリア濃度を与えるドーピングを有する。本発明の特定の実施形態において,p型エピタキシャル層14は,厚さ約0.5μmであり,約1×1016cm-3のキャリア濃度を与えるようにドーピングされている。マスク層100がp型エピタキシャル層14の上に形成され,デバイスのソース領域20および埋め込みp型領域18に対応する開口を形成するようにパターニングされる。
【0046】
図3および4から分かるように,埋め込みp型領域18およびソース領域20は,ソース領域20の位置に対応する開口を有するマスク層100をパターニングすることにより形成することができる。埋め込みp型領域18は,パターニングされたマスク100を用いてp型ドーパントをイオン注入することにより形成される。埋め込みp型領域18は,ドリフト領域(例えば,n型エピタキシャル層12)まで,又いくつかの実施形態ではドリフト領域内に延びることができる。p型ドーパントは,アルミニウムまたは他の適切なp型ドーパントとすることができる。本発明のある実施形態では,p型領域18は,領域21が形成される厚さ(例えば,約0.2μmから約1μm)未満の厚さを有する。本発明の特定の実施形態では,埋め込みp型領域18は,p型エピタキシャル層14の表面から約0.2μmから約0.7μmの深さまで延びる。さらに,p型領域18は,約10^(17)cm^(-3)から約10^(18)cm^(-3)のキャリア濃度を与えるようにドーピングされることができる。本発明の特定の実施形態では,p型領域18は,約1×10^(18)cm^(-3)のキャリア濃度を与えるようにドーピングされることができる。
【0047】
図4から分かるように,ソース領域20を,パターニングされたマスク100を利用してp型エピタキシャル層14内にn型ドーパントを注入することにより形成することができる。すべてのn型注入に利用されるn型ドーパントは,窒素および/または燐とすることができるが,他のn型ドーパントを利用することもできる。n型ソース領域20は,p型エピタキシャル層内に,約0.2μmから約0.3μmの距離延びることができる。n型ソース領域は,良好なオーミックコンタクトの形成を可能するのに十分なキャリア濃度を与えるようにドーピングされることができる。本発明の特定の実施形態では,n型ソース領域は,p型エピタキシャル層内に約0.2μmの深さまで延び,約1×10^(19)cm^(-3)のキャリア濃度を与えるようにドーピングされる。」
「【0049】
図5および6から分かるように,マスク110が除去され,追加のマスク110が形成され,コンタクト領域19に対応する開口を提供するようにパターニングされる。p型コンタクト領域19が,パターニングされたマスク130を利用してイオン注入により形成される。コンタクト領域19は,エピタキシャル層14の表面から埋め込みp型領域18まで延びることができ,約5×10^(18)cm^(-3)から約1×10^(21)cm^(-3)のキャリア濃度を与えるようにドーピングされることができる。本発明の特定の実施形態では,コンタクト領域19は約1×10^(19)cm^(-3)のキャリア濃度を有し,p型エピタキシャル層14内に約0.4μmの深さまで延びる。
【0050】
図7および8は,本発明のいくつかの実施形態のチャネル領域21の形成を示している。図7から分かるように,マスク110が除去され,追加のマスク層120がコンタクト領域19に対応する開口を有するようにパターニングされる。図8から分かるように,チャネル領域21は,パターニングされたマスク120を利用してp型エピタキシャル層14内にn型ドーパントを注入することにより形成して,p型エピタキシャル層14を貫通してドリフト領域(例えば,n型エピタキシャル層12)まで延びるチャネル領域21を形成することができる。デバイスがターンオンされたとき,このn型チャネルはMOSチャネルから軽くドープされたドリフト領域までの経路を提供し,電子がソース領域からドレイン領域まで流れることを可能にする。オフ状態において,このnチャネル領域は,逆バイアスされたpn接合から電子が欠乏されることがあり,pn接合は,チャネル領域の両側に形成されている。チャネル領域の両側のpn接合は,オフ状態でMOS領域を高電界から保護し,その結果UMOSFETなどのトレンチデバイスと比較して高いデバイス信頼度が得られる可能性がある。」
「【0053】
図9は,堆積された酸化物および/または他のパッシべーション材料で構成された追加のキャップ層140の形成を示している。キャップ層140は,約0.01μmから約1μmの厚さを有することができる。キャップ層140が利用されていようとされていまいと,いずれにしてもデバイスは,いくつかの実施形態で約900℃から約1800℃の範囲の高温度アニール,いくつかの実施形態では5分など数分間約1600℃にさらされ,n型およびp型注入物が活性化されることがある。
【0054】
図10から分かるように,アニールの後,キャップ層140がデバイスから取り除かれ,誘電体材料で構成された層30’がデバイスの上に堆積されて,ゲート誘電体材料が提供される。あるいは,キャップ層140をゲート誘電体材料として使用することができる。本発明のいくつかの実施形態では,誘電体材料および/またはキャップ層は,特許文献6,7および/または8に説明されているように形成することができる。これらの開示は,その全体が開示されているかのように本明細書に組み込まれている。いずれの場合においても,ゲートコンタクト26は,ゲート誘電体材料の上に金属コンタクトを形成することにより形成することができる。適切なゲートコンタクト材料は,これらに限定されないが,アルミニウム,ポリシリコン,およびモリブデンが含まれる。さらに,当業者は理解するように多層ゲートコンタクトを利用することもできる。」

(2)引用例4に記載された技術的事項
以上によれば,引用例4には次の技術的事項が記載されているものと理解できる。
・炭化ケイ素デバイスの作成方法において,堆積された酸化物および/または他のパッシべーション材料で構成された約0.01μmから約1μmの厚さの追加のキャップ層140を形成し,n型およびp型注入物を活性化するアニールを行った後,当該キャップ層140をゲート誘電体材料として使用することができること。

第5 対比・判断
1.本願発明1について
(1)引用発明1との対比
本願発明1と引用発明1を比較する。
ア 引用発明1における「炭化珪素からなるエピタキシャル成長層付き基板8」,「エピタキシャル成長層」及び「p型ボディ領域4,n^(+)領域5及びp^(+)領域6」が,本願発明1における「炭化珪素からなる半導体基板」,「半導体基板のおもて面の表面層」及び「不純物領域」に相当する。
イ 前記アから,引用発明1における「炭化珪素からなるエピタキシャル成長層付き基板8のエピタキシャル成長層に不純物イオンを注入してp型ボディ領域4,n+領域5及びp+領域6を形成するイオン注入工程」が,本願発明1における「炭化珪素からなる半導体基板に不純物を導入し,前記半導体基板のおもて面の表面層に不純物領域を形成する導入工程」に相当する。
ウ 引用発明1における「二酸化珪素からなる」「保護膜80」が,本願発明1における「酸化膜」に相当する。そうすると,引用発明1における「イオン注入が実施された前記エピタキシャル成長層付き基板8の主面3A上に二酸化珪素からなる,厚みが0.1μm以上1μm以下の保護膜80を形成する保護膜形成工程」は,本願発明1における「前記導入工程の後,前記半導体基板のおもて面を厚さ1nm以上30nm以下の酸化膜で覆う被覆工程」に対応し,両者は「酸化膜」(「二酸化珪素からなる」「保護膜80」)の厚さが「1nm以上30nm以下」である点を除き,一致する。
エ 引用発明1における「前記保護膜80が形成された前記エピタキシャル成長層付き基板8を,酸素原子を含むガスを含有する雰囲気中において1600℃以上の温度域に加熱し,イオン注入により前記エピタキシャル成長層付き基板8に導入された不純物を活性化する活性化アニール工程」は,本願発明1における「前記半導体基板のおもて面を前記酸化膜で覆った状態で,酸素を含むガス雰囲気に前記酸化膜を晒して1500℃以上の温度の熱処理により前記不純物を活性化させる活性化工程」に相当する。
オ 引用発明1における「前記保護膜80を除去する保護膜除去工程」「ゲート酸化膜91を形成する酸化膜形成工程」及び「ゲート電極93を形成する電極形成工程」が,本願発明1における「前記活性化工程の後,前記半導体基板のおもて面に絶縁ゲート構造を形成する工程」に対応し,両者は「前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残すこと」を除き,一致する。
カ 引用発明1は「炭化珪素からなるエピタキシャル成長層付き基板8」を用いた「MOSFET100」の製造方法の発明であるから,本願発明1と引用発明1は,ともに「炭化珪素半導体装置の製造方法」である点で一致する。

以上ア?カによれば,本願発明1と引用発明1の一致点及び相違点は,以下のとおりとなる。
<一致点>
「炭化珪素からなる半導体基板に不純物を導入し,前記半導体基板のおもて面の表面層に不純物領域を形成する導入工程と,
前記導入工程の後,前記半導体基板のおもて面を酸化膜で覆う被覆工程と,
前記半導体基板のおもて面を前記酸化膜で覆った状態で,酸素を含むガス雰囲気に前記酸化膜を晒して1500℃以上の温度の熱処理により前記不純物を活性化させる活性化工程と,
前記活性化工程の後,前記半導体基板のおもて面に絶縁ゲート構造を形成する工程を含む,
炭化珪素半導体装置の製造方法。」である点。

<相違点1-1>
本願発明1では,「半導体基板のおもて面」を覆う酸化膜が「厚さ1nm以上30nm以下の酸化膜」であるのに対し,引用発明1では,「保護膜80」(本願発明1の「酸化膜」に相当。)の厚さが「0.1μm以上1μm以下」である点。
<相違点1-2>
本願発明1では,「前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残す」のに対し,引用発明1では,「前記保護膜80を除去する保護膜除去工程」を行い,「前記保護膜除去工程の後,ゲート酸化膜91を形成する酸化膜形成工程」を行っている点。

(2)引用発明1との相違点についての判断
事案に鑑み,まず相違点1-2から検討する。
引用例3(上記第4の3.(2)を参照)及び引用例4(上記第4の4.(2)を参照)によれば,炭化珪素半導体装置の製造方法において,活性化アニールの際に保護膜として用いた膜の少なくとも一部をゲート絶縁膜に転用することは,当業者に周知の技術であったと理解できる。
しかしながら,引用発明1における「保護膜80」は,「二酸化珪素からなり亀裂80Aを充填する亀裂抑制部81が形成され」たものであり,亀裂が生じていることが前提とされた膜である。そうすると,技術常識からみて,半導体層との界面状態が良好であることが必須であるゲート絶縁膜として,「亀裂抑制部81」を含む「保護膜80」を転用することには,阻害要因があると認められる。よって,引用発明1において上記相違点1-2に係る構成とすることは,引用例3及び引用例4に示される周知技術に照らしたとしても,容易になし得たとはいえない。
したがって,相違点1-1について判断するまでもなく,本願発明1は,引用発明1及び引用例3及び引用例4に記載された技術的事項から当業者が容易に発明できたものとはいえない。

(3)引用発明2との対比
本願発明1と引用発明2を比較する。
ア 引用発明2における「SiC基板2」及び「SiCエピタキシャル層3」が,本願発明1における「炭化珪素からなる半導体基板」に相当し,引用発明2における「SiCエピタキシャル層3」は,「前記半導体基板のおもて面の表面層」に相当する。
イ 上記アから,引用発明2における「SiC基板2上に形成されたSiCエピタキシャル層3の表面に選択的に不純物イオンを注入する不純物イオン注入工程(S1)」が,本願発明1における「炭化珪素からなる半導体基板に不純物を導入し,前記半導体基板のおもて面の表面層に不純物領域を形成する導入工程」に相当する。
ウ 引用発明2における「前処理酸化膜28」は,本願発明1における「酸化膜」に相当する。そうすると,引用発明2における「前記SiCエピタキシャル層3の表面に熱酸化処理を施すことにより,膜厚0.05μm?0.1μmの前処理酸化膜28を形成する,前処理酸化膜形成工程(S7)」は,本願発明1における「前記導入工程の後,前記半導体基板のおもて面を厚さ1nm以上30nm以下の酸化膜で覆う被覆工程」に対応し,両者は,「酸化膜」(「前処理酸化膜28」)の膜厚の点を除き,一致する。
エ 引用発明2における「不純物イオン活性化工程(S2)」のうち,「1600℃?1800℃の温度の下,酸素原子を含むガス雰囲気中において前記SiC基板2及び前記SiCエピタキシャル層3に熱処理を行うことで,前記SiCエピタキシャル層3に注入された不純物イオンを活性化する」ことは,本願発明1における「酸素を含むガス雰囲気」において「1500℃以上の温度の熱処理により前記不純物を活性化させる」ことに相当する。
オ 引用発明2における「不純物イオン活性化工程(S2)」においては,「SiCエピタキシャル層3の表面がさらに酸化されて熱酸化膜24が形成され,前記熱酸化膜24と前記前処理酸化膜28とを一体的に含む複合酸化膜40が形成される」ことから,本願発明1の「活性化工程」と引用発明2の「不純物イオン活性化工程(S2)」は,ともに「前記半導体基板のおもて面を前記酸化膜で覆った状態で,酸素を含むガス雰囲気に前記酸化膜を晒して」いる点で一致する。
カ 上記エ,オから,本願発明1と引用発明2は,ともに「前記半導体基板のおもて面を前記酸化膜で覆った状態で,酸素を含むガス雰囲気に前記酸化膜を晒して1500℃以上の温度の熱処理により前記不純物を活性化させる活性化工程」を有する点で一致する。
キ 引用発明2における「前記不純物イオン活性化工程(S2)が終了した後,SiCエピタキシャル層3の表面に形成された前記熱酸化膜24および前記前処理酸化膜28を,エッチング処理により除去する,エッチング工程(S3)」と,「前記エッチング工程(S3)の後,前記SiCエピタキシャル層3の表面を酸化させて形成された薄い酸化膜25上に,不純物イオンが注入されたポリシリコン層26を形成し,ポリシリコン層26の不要な部分をエッチングしてゲート電極10を形成する,ゲート電極形成工程(S4)」は,本願発明1における「前記活性化工程の後,前記半導体基板のおもて面に絶縁ゲート構造を形成する工程」に対応し,両者は「前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残すこと」を除き,一致する。
ク 引用発明2における「半導体装置1」は「SiC基板2上に形成されたSiCエピタキシャル層3」に形成されるものであるから,本願発明1と引用発明2は,ともに「炭化珪素半導体装置の製造方法」である点で一致する。

以上ア?クによれば,本願発明1と引用発明2の一致点及び相違点は,以下のとおりである。
<一致点>
炭化珪素からなる半導体基板に不純物を導入し,前記半導体基板のおもて面の表面層に不純物領域を形成する導入工程と,
前記導入工程の後,前記半導体基板のおもて面を酸化膜で覆う被覆工程と,
前記半導体基板のおもて面を前記酸化膜で覆った状態で,酸素を含むガス雰囲気に前記酸化膜を晒して1500℃以上の温度の熱処理により前記不純物を活性化させる活性化工程と,
前記活性化工程の後,前記半導体基板のおもて面に絶縁ゲート構造を形成する工程を含む,
炭化珪素半導体装置の製造方法。」である点。
<相違点2-1>
本願発明1では,「半導体基板のおもて面」を覆う酸化膜が「厚さ1nm以上30nm以下の酸化膜」であるのに対し,引用発明2では,「前処理酸化膜28」(本願発明1の「酸化膜」に相当。)の膜厚が「0.05μm?0.1μm」である点。
<相違点2-2>
本願発明1では,「前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残す」のに対し,引用発明2では,「SiCエピタキシャル層3の表面に形成された前記熱酸化膜24および前記前処理酸化膜28を,エッチング処理により除去する,エッチング工程(S3)」の後,「前記SiCエピタキシャル層3の表面を酸化させて形成された薄い酸化膜25上に,不純物イオンが注入されたポリシリコン層26を形成し,ポリシリコン層26の不要な部分をエッチングしてゲート電極10を形成する,ゲート電極形成工程(S4)」を行っている点。

(4)引用発明2との相違点についての判断
事案に鑑み,まず相違点2-2から検討する。
上記第5の(2)でも述べたとおり,活性化アニールの際に保護膜として用いた膜の少なくとも一部をゲート絶縁膜に転用することは,引用例3及び引用例4に記載された,周知の技術であるといえる。
一方,引用発明2は,保護膜として用いた熱酸化膜24および前処理酸化膜28を除去することが前提となっているため,活性化アニール時に形成される熱酸化膜24の膜厚を制御することも,前処理酸化膜の膜厚をゲート絶縁膜に転用することを想定して設定することも特定されていない。
そこで,引用例3及び引用例4の記載を検討する。
引用例3には,熱酸化膜6と堆積絶縁膜10からなる保護膜のうち,堆積絶縁膜10を除去し,熱酸化膜6をオーバーエッチングして所望の膜厚のゲート絶縁膜とすることが記載されている(段落0032,0036)。しかしながら,引用発明2の熱酸化膜及び前処理酸化膜28はともに熱酸化膜であり,複合酸化膜として一体のものと解されるから,積層膜を保護膜とする引用例3の技術を適用する動機がない。
また,引用例4は,段落0053?0054において,単にキャップ層140をゲート誘電体材料に転用できることが開示されているに止まり,どのようにしてゲート絶縁膜として転用するのかについての具体的な記載がない。そのため,除去することを前提として複合膜を形成している引用発明2において,ゲート絶縁膜として用いるための具体的な手段について説明されていない引用例4の技術的事項を適用する動機がない。
よって,引用発明2において相違点2-2に係る構成とすることは,引用例3及び引用例4に記載された技術的事項から容易になし得たこととはいえない。
したがって,相違点2-1について判断するまでもなく,本願発明1は,引用発明2及び引用例3?4に記載された技術的事項に基づいて,当業者が容易に発明することができたものとはいえない。

(5)小括
以上のとおり,本願発明1は,引用発明1及び引用例3?4に記載された技術的事項に基づいて,又は,引用発明2及び引用例3?4に記載された技術的事項に基づいて,当業者が容易に発明をすることができたものとはいえない。

2.本願発明2?3について
本願発明2?3は本願発明1を減縮した発明であり,本願発明1と同じ技術的事項を備える発明であるから,本願発明1について上記1.の(2),(4)で示したのと同様の理由により,引用例1?4から容易に発明をすることができたものとはいえない。


第6 原査定について
審判請求時の補正により,本願発明1?3は「前記絶縁ゲート構造のゲート絶縁膜として前記酸化膜を残す」という事項を有するものとなっており,当業者であっても,拒絶査定において引用された引用例1?4に基づいて,容易に発明をすることができたものとはいえない。したがって,原査定を維持することはできない。


第7 結言
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。

 
審決日 2021-01-27 
出願番号 特願2016-53685(P2016-53685)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 桑原 清  
特許庁審判長 恩田 春香
特許庁審判官 小川 将之
▲吉▼澤 雅博
発明の名称 炭化珪素半導体装置の製造方法  
代理人 酒井 昭徳  
代理人 酒井 昭徳  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ