• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1374367
審判番号 不服2020-11790  
総通号数 259 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-07-30 
種別 拒絶査定不服の審決 
審判請求日 2020-08-24 
確定日 2021-05-20 
事件の表示 特願2016-159761「半導体装置およびその製造方法」拒絶査定不服審判事件〔平成30年 2月22日出願公開、特開2018- 29104〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成28年8月16日の出願であって,その手続の経緯は以下のとおりである。

令和元年12月16日付け :拒絶理由通知書
令和2年2月18日 :意見書,手続補正書の提出
令和2年5月28日付け :拒絶査定
令和2年8月24日 :審判請求書,手続補正書の提出


第2 令和2年8月24日にされた手続補正についての補正却下の決定
[補正却下の決定の結論]
令和2年8月24日に提出された手続補正書による補正(以下「本件補正」という。)を却下する。

[理由]
1.本件補正の内容
ア 本件補正は,本件補正前の令和2年2月18日の手続補正により補正された特許請求の範囲の請求項1?6を本件補正後の請求項1?6とする補正を含むものであって,本件補正前の請求項1及び本件補正後の請求項1は次のとおりである。(下線は補正箇所を示す。)
(ア)本件補正前の請求項1
「【請求項1】
第1導電型の半導体基板と,
前記半導体基板上に設けられる第1導電型で低不純物濃度の第1高抵抗半導体層と,
前記半導体基板と対向する面に設けられた第2導電型の第2半導体領域と,
前記第1高抵抗半導体層と,前記半導体基板との間に設けられ,基底面転位BPDを貫通刃状転位TEDに変換する変換層と,
前記第1高抵抗半導体層と前記半導体基板との間に設けられ,前記第1高抵抗半導体層よりも高不純物濃度の第1導電型の第3半導体層を再結合促進層として備え,前記半導体基板上に前記変換層,前記第3半導体層および前記第1高抵抗半導体層がこの順で直接接触して設けられることを特徴とする半導体装置。」

(イ)本件補正後の請求項1
「【請求項1】
第1導電型の半導体基板と,
前記半導体基板上に設けられる第1導電型で低不純物濃度の第1高抵抗半導体層と,
前記半導体基板と対向する面に設けられた第2導電型の第2半導体領域と,
前記第1高抵抗半導体層と,前記半導体基板との間に設けられ,基底面転位BPDを貫通刃状転位TEDに変換する変換層と,
前記第1高抵抗半導体層と前記半導体基板との間に設けられ,前記第1高抵抗半導体層よりも高不純物濃度の第1導電型の第3半導体層を再結合促進層として備え,
前記第2半導体領域の不純物濃度が前記第3半導体層の不純物濃度に対して低い濃度であり,
前記第2半導体領域が表面電極に接し,前記半導体基板が裏面電極に接し,
前記半導体基板上に前記変換層,前記第3半導体層および前記第1高抵抗半導体層がこの順で直接接触して設けられることを特徴とする半導体装置。」

イ そして,請求項1に対する本件補正は以下の補正事項をその内容とするものである。
(補正事項1)本件補正前の請求項1に,「前記第2半導体領域の不純物濃度が前記第3半導体層の不純物濃度に対して低い濃度であり」及び「前記第2半導体領域が表面電極に接し,前記半導体基板が裏面電極に接し」との事項を付加し,本件補正後の請求項1とすること。

ウ また,本件補正のうち,補正前の請求項2?6を補正後の2?6とする補正は,以下の補正事項を含むものである。
(補正事項2)本件補正前の請求項2の「前記第2半導体領域の不純物濃度が前記第3半導体層の不純物濃度に対して低い濃度である」を,本件補正後の請求項2の「前記第2半導体領域の不純物濃度が1×10^(16)/cm^(3)?1×10^(18)cm^(3)である」と補正すること。
(補正事項3)本件補正前の請求項4に,「前記第2半導体領域の不純物濃度が前記第3半導体層の不純物濃度に対して低い濃度であり」及び「前記第2半導体領域が表面電極に接し,前記半導体基板が裏面電極に接し」との事項を付加し,本件補正後の請求項4とすること。
(補正事項4)本件補正前の請求項5の「前記第2半導体領域の不純物濃度を前記第3半導体層の不純物濃度に対して低い濃度で形成した」を,本件補正後の請求項5の「前記第2半導体領域の不純物濃度を1×10^(16)/cm^(3)?1×10^(18)cm^(3)で形成した」と補正すること。

2.新規事項追加の有無及び補正目的の適否について
上記補正事項1?4について,新規事項追加の有無及び補正目的の適否を検討する。

ア 補正事項1は,補正前の請求項1を「前記第2半導体領域の不純物濃度が前記第3半導体層の不純物濃度に対して低い濃度であり」及び「前記第2半導体領域が表面電極に接し,前記半導体基板が裏面電極に接し」と限定するものであり,特許請求の範囲の減縮を目的とするものである。そして,補正事項1は,本願の願書に最初に添付した明細書及び図面(以下「当初明細書等」という。)の段落0027の記載に基づくものである。

イ 補正事項2は,補正前の請求項2「前記第3半導体層の不純物濃度に対して低い濃度」との事項に対し,「不純物濃度が1×10^(16)/cm^(3)?1×10^(18)cm^(3)である」と限定するものであるから,特許請求の範囲の減縮を目的とするものである。そして,補正事項2は,当初明細書等の段落0027の記載に基づくものである。

ウ 補正事項3は上記アで示したのと同様に,特許請求の範囲の減縮を目的とするものであり,当初明細書等の段落0027の記載に基づくものである。また,補正事項4は,上記イで示したのと同様に,特許請求の範囲の減縮を目的とするものであり,当初明細書等の段落0027の記載に基づくものである。

以上ア?ウのとおり,上記補正事項1?4は,特許法17条の2第3項の規定に適合し,同法17条の2第5項第2号に掲げる事項を目的とするものに該当する。

3.独立特許要件について
上記2.のとおり,請求項1に対する本件補正は特許法17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含んでいる。そこで,本件補正後の特許請求の範囲の請求項1に記載されている事項により特定される発明が,特許出願の際独立して特許を受けることができるものであるか否かについて,以下でさらに検討する。

3.1 本件補正後の請求項1に係る発明
本件補正後の請求項1に係る発明(以下「補正発明1」という。)は,本件補正により補正された特許請求の範囲の請求項1(上記1.(イ))に記載されたとおりのものである。

3.2 引用例の記載
(1)引用例1の記載
ア 原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,特開2011-114252号公報(以下「引用例1」という。)には,図1とともに,次の記載がある。(下線は当審で付加。以下同じ。)

「【0017】
(第1の実施の形態)
本実施の形態の半導体装置は,第1導電型の炭化珪素半導体基板と,この基板上に形成され,基板より低不純物濃度の第1導電型の第1の炭化珪素半導体層と,第1の炭化珪素半導体層上に形成され,第1の炭化珪素半導体層より高不純物濃度の第1導電型の第2の炭化珪素半導体層と,第2の炭化珪素半導体層上に形成され,第2の炭化珪素半導体層より低不純物濃度の第3の炭化珪素半導体層と,を有することを特徴とする。そして,第3の炭化珪素半導体層が第1導電型である。
【0018】
図1は,本実施の形態の半導体装置であるMOSFETの構成を示す断面図である。このMOSFET100は,第1と第2の主面を有するSiC基板(炭化珪素半導体基板)12を備えている。図1においては,第1の主面とは図の上側の面であり,第2の主面とは図の下側の面である。
【0019】
このSiC基板12は,不純物濃度5×10^(18)?1×10^(19)cm^(-3)程度の,例えばN(窒素)をn型不純物として含む六方晶SiC基板(n^(+)基板)である。
【0020】
また,SiC基板12の第1の主面は,(0001)方向または(000-1)方向に対して,例えば,0度より大きく8度以下のオフ角を有している。オフ角が0度の場合は,SiC基板12上のエピタキシャル成長が困難になるため,オフ角は0度より大きいことが望ましい。また,オフ角が8度より大きくなると,SiC基板を製造する際のコストが増加するため望ましくない。
【0021】
このSiC基板12の第1の主面上には,n型のSiCのバッファ層(第4の炭化珪素半導体層)14が形成されている。バッファ層の厚さは,例えば0.5μm程度である。
【0022】
さらに,バッファ層14を介してSiC基板12上に,SiC基板12よりも低不純物濃度のn型の第1のSiC層(第1の炭化珪素半導体層)16を備えている。第1のSiC層16の不純物濃度は,例えば,1×10^(15)?1×10^(16)cm^(-3)程度である。第1のSiC層16の厚さは,例えば1.0?2.0μm程度である。
【0023】
なお,バッファ層14は,高濃度のSiC基板12上に,低不純物濃度の第1のSiC層16をエピタキシャル成長で形成する際に,格子不整合に伴う欠陥が生ずることを防止するために挿入することが望ましい。
【0024】
バッファ層14の不純物濃度は,SiC基板12よりも低濃度で,第1のSiC層16よりも高濃度である。バッファ層14により,急激な不純物濃度の変化を抑え,第1のSiC層16を形成する際に,SiC基板12との格子不整合を緩和する。
【0025】
第1のSiC層16上には,第1のSiC層16よりも高不純物濃度のn型の第2のSiC層(第2の炭化珪素半導体層)18が形成されている。第2のSiC層18の厚さは,例えば0.5?1.5μm程度である。
【0026】
第2のSiC層18上には,第2のSiC層18よりも低不純物濃度のn型の第3のSiC層(第3の炭化珪素半導体層)20が形成されている。第3のSiC層20の不純物濃度は,例えば,1×10^(15)?1×10^(16)cm^(-3)程度である。また,第3のSiC層20の厚さは,要求されるデバイス特性によって異なるが,例えば5.0?100μm程度である。
【0027】
第3のSiC層20の一部表面には,p型不純物の不純物濃度1×10^(17)?5×10^(17)cm^(-3)程度のp型のpウェル領域22が形成されている。pウェル領域22の深さは,例えば0.6μm程度である。
【0028】
pウェル領域22の一部表面には,n型不純物の不純物濃度1×10^(20)cm^(-3)程度のn型のソース領域24が形成されている。ソース領域24の深さは,pウェル領域24の深さよりも浅く,例えば0.3μm程度である
【0029】
また,pウェル領域22の一部表面であって,n型のソース領域24の側方に,p型不純物の不純物濃度1×10^(19)?1×10^(20)cm^(-3)程度のp型のpウェルコンタクト領域26が形成されている。pウェルコンタクト領域26の深さは,pウェル領域22の深さよりも浅く,例えば0.3μm程度である。
【0030】
さらに,pウェル領域22,第3のSiC層20の表面に連続的に,これらの領域および層を跨ぐように形成されたゲート絶縁膜28を有している。ゲート絶縁膜28には,例えばSi酸化膜やhigh-k絶縁膜が適用可能である。
【0031】
そして,ゲート絶縁膜28上には,ゲート電極30が形成されている。ゲート電極30には,例えばポリシリコン等が適用可能である。ゲート電極30上には,例えば,シリコン酸化膜で形成される層間絶縁膜32が形成されている。
【0032】
そして,ソース領域24と,pウェルコンタクト領域26と電気的に接続される第1の電極(ソース・pウェル共通電極)34を備えている。第1の電極(ソース・pウェル共通電極)34は,例えば,Tiのバリアメタル層34aと,バリアメタル層34a上のAlのメタル層34bとで構成される。また,SiC基板12の第2の主面上には,第2の電極(ドレイン電極)36が形成されている。
【0033】
なお,本実施の形態において,n型不純物は例えば,P(リン)が好ましいが,N(窒素),またはAs(ヒ素)等を適用することも可能である。また,p型不純物は例えば,Al(アルミニウム)が好ましいが,B(ボロン)等を適用することも可能である。
【0034】
図3は,本実施の形態の作用を説明する図である。従来のように,第1のSiC層16と第2のSiC層18とがない場合には,製造時のイオン注入や熱処理のプロセスあるいはデバイス動作中にSiC基板12中に残っているBPD86a(図3中の点線)が再活性化し,SiC基板12上面に移動し,デバイス活性領域まで到達するようなBPD86b(図3中の一点鎖線)に変化する。
【0035】
これに対し,これに対し,本実施の形態によれば,プロセスやデバイス動作により,BPD86aが再活性化し,SiC基板12上面方向に移動する際,第1のSiC層16と第2のSiC層18とに存在する不純物濃度差に由来する応力によりその間に引き寄せられ,第2のSiC層18より上の層に伸びることのないBPD86c(図3中の実線)に変化する。
【0036】
したがって,本実施の形態によれば,再活性化したSiC基板12内のBPDがデバイス活性領域まで伸びることがない。したがって,BPDによる,デバイスのオン抵抗の増大,リーク電流の増大,ゲート絶縁膜の耐圧劣化等のデバイス特性劣化が生じない。よって,BPDによる性能の劣化および信頼性の低下が抑制された半導体装置を提供することが可能となる。
【0037】
なお,第2のSiC層(第2の炭化珪素半導体層)の濃度は5×10^(17)cm^(-3)以上5×10^(18)cm^(-3)以下であることが望ましい。5×1017cm-3未満では,再活性化したBPDがデバイス活性領域に伸びることを抑制できない恐れがあるからである。また,5×10^(18)cm^(-3)より高いと,上層の第2のSiC層のエピタキシャル成長が格子不整合により困難になる恐れがあるからである。」
「【0042】
図4?図6は,本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0043】
まず,図4に示すように,n型不純物としてP(リン)またはN(窒素)を不純物濃度5×10^(18)?1×10^(19)cm^(-3)程度含み,例えば,厚さ300μmであり,六方晶系の結晶格子を有する低抵抗のSiC基板(炭化珪素半導体基板)12を準備する。このSiC基板12の主面は,(0001)方向または(000-1)方向に対し,オフ角が0度より大きく8度以下となっている。
【0044】
そして,SiC基板12の一方の主面上にエピタキシャル成長法により,n型不純物として例えばNを含み,厚さが0.5μm程度のバッファ層14を成長させる。
【0045】
バッファ層14を成長させる工程の前に,KOHエッチング等のBPDをTEDに変換する工程を行うことが望ましい。
【0046】
次に,バッファ層14の上に,SiC基板12よりも低不純物濃度のn型の第1のSiC層(第1の炭化珪素半導体層)16をエピタキシャル成長法により成長させる。第1のSiC層16の不純物濃度は,例えば,1×10^(15)?1×10^(16)cm^(-3)程度である。第1のSiC層16の厚さは,例えば1.0?2.0μm程度である。
【0047】
ここで,バッファ層14の不純物濃度は,SiC基板12よりも低濃度で,第1のSiC層16よりも高濃度である。
【0048】
次に,図5に示すように,第1のSiC層16よりも高不純物濃度のn型の第2のSiC層(第2の炭化珪素半導体層)18をエピタキシャル成長法により成長させる。第2のSiC層18の厚さは,例えば0.5?1.5μm程度である。
【0049】
次に,図6に示すように,第2のSiC層18上に第2のSiC層18よりも低不純物濃度のn型の第3のSiC層(第3の炭化珪素半導体層)20をエピタキシャル成長法により形成する。第3のSiC層20の不純物濃度は,例えば,1×10^(15)?1×10^(16)cm^(-3)程度である。また,第3のSiC層20の厚さは,例えば5.0?100μm程度である。
【0050】
バッファ層14,第1のSiC層16,第2のSiC層18,第3のSiC層20は同一のエピタキシャル成長装置内で原料ガスを切り替えることにより連続成膜することが望ましい。製造コストが低減でき,各層の品質も高く維持することが可能だからである。
【0051】
その後,p型不純物であるAlを第3のSiC層20にイオン注入し,pウェル領域22を形成する。また,n型不純物である第3のPをSiC層20にイオン注入し,ソース領域24を形成する。さらに,p型不純物であるAlをSiC層14にイオン注入し,pウェルコンタクト領域20を形成する。この後,例えば,不活性ガス雰囲気中で,1500℃?1900℃程度の熱処理によりイオン注入した不純物を活性化する。
【0052】
その後,公知の半導体プロセスにより,ゲート絶縁膜28,ゲート電極30,層間絶縁膜32,第1の電極(ソース・pウェル共通電極)34,第2の電極(ドレイン電極)36を形成し,図1に示すMOSFETが製造される。」

引用例1の図1として,以下の図面が示されている。



イ 以上の摘記によれば,引用例1には以下の事項が記載されているものと理解できる。
a MOSFET100がn型のSiC基板12を備えること。(段落0018,0019及び図1)
b SiC基板12の第1主面上に形成されたn型のSiCバッファ層14。(段落0021及び図1)
c バッファ層14を介してSiC基板12上に形成された,不純物濃度が1×10^(15)cm^(-3)?1×10^(16)cm^(-3)程度である,n型の第1のSiC層16。(段落0022及び図1)
d 第1のSiC層16上に形成された,不純物濃度が5×10^(17)cm^(-3)以上5×10^(18)cm^(-3)以下であるn型の第2のSiC層18。(段落0025,0037,図1)
e 第2のSiC層18上に形成された,不純物濃度が1×10^(15)cm^(-3)?1×10^(16)cm^(-3)程度である,n型の第3のSiC層20。(段落0026)
f 第3のSiC層20の一部表面に形成された,不純物濃度1×10^(17)cm^(-3)?5×10^(17)cm^(-3)程度である,p型のpウェル領域22。(段落0027及び図1)
g pウェル領域22の一部表面に設けられたソース領域24及びpウェルコンタクト領域26。(段落0028,0029及び図1)
h ソース領域24とpウェルコンタクト領域26と電気的に接続される第1の電極34とSiC基板の第2の主面上に形成された第2の電極36。(段落0032及び図1)

(2)引用発明1と技術的事項
ア 上記a?hによれば,引用例1には次の発明(以下「引用発明1」という。)が記載されているものと認められる。
「n型のSiC基板12と,
SiC基板12の第1主面上に形成されたn型のSiCバッファ層14と,
SiCバッファ層14を介してSiC基板12上に形成された,不純物濃度が1×10^(15)cm^(-3)?1×10^(16)cm^(-3)程度である,n型の第1のSiC層16と,
第1のSiC層16上に形成された,不純物濃度が5×10^(17)cm^(-3)以上5×10^(18)cm^(-3)以下であるn型の第2のSiC層18と,
第2のSiC層18上に形成された,不純物濃度が1×10^(15)cm^(-3)?1×10^(16)cm^(-3)程度である,n型の第3のSiC層20と,
第3のSiC層20の一部表面に形成された,不純物濃度1×10^(17)cm^(-3)?5×10^(17)cm^(-3)程度である,p型のpウェル領域22と,
pウェル領域22の一部表面に設けられたソース領域24及びpウェルコンタクト領域26と,
ソース領域24とpウェルコンタクト領域26と電気的に接続される第1の電極34とSiC基板の第2の主面上に形成された第2の電極36と,
を備えるMOSFET100。」

イ 引用例1の段落0035によれば,引用例1には次の技術的事項が記載されているものと理解できる。
a 第1のSiC層16と第2のSiC層18とに存在する不純物濃度差に由来する応力が存在すること。
b プロセスやデバイス動作により再活性化されたBPD86aがSiC基板12上面方向に移動する際,第1のSiC層16と第2のSiC層18の間に引き寄せられ,第2のSiC層18より上の層に伸びることのないBPC86cに変化すること。

ウ 引用例1の段落0042?0052によれば,上記引用発明1の構成について次の事項が記載されているものと理解できる。
a n型不純物としてNを含む「SiCバッファ層14」をエピタキシャル成長法により成長させること。(段落0044)
b 「SiCバッファ層14」「第1のSiC層16」「第2のSiC層18」「第3のSiC層20」を同一のエピタキシャル成長装置内で連続成膜すること。(段落0050)

3.3 補正発明1と引用発明1の対比
補正発明1と引用発明1とを比較する。

ア 引用発明1の「n型のSiC基板12」が補正発明1の「第1導電型の半導体基板」に相当し,以下同様に,「第3のSiC層20」が「第1高抵抗半導体層」に,「p型のpウェル領域22」が「第2導電型の第2半導体領域」に,「第2の電極36」が「裏面電極」に,「MOSFET100」が「半導体装置」に,それぞれ相当する。

イ 引用発明1の「n型の第2のSiC層18」は,「第3のSiC層20」(第1高抵抗半導体層)と「SiC基板12」(半導体基板)との間に設けられ,不純物濃度が5×10^(17)cm^(-3)以上5×10^(18)cm^(-3)以下であって,「第3のSiC層20」の不純物濃度(1×10^(15)cm^(-3)?1×10^(16)cm^(-3)程度)よりも高不純物濃度であるといえるから,補正発明1における「第1導電型の第3半導体層」に相当する。
そして,当該「第2のSiC層18」は,「第3のSiC層20」と接して設けられ,当該「第3のSiC層20」よりも1桁から3桁程度高不純物濃度であるから,本願明細書の段落0024の記載に照らし,「再結合促進層として備え」られているといえる。

ウ 引用発明1において「pウェル領域22」の不純物濃度は「1×10^(17)cm^(-3)?5×10^(17)cm^(-3)程度」であり,「第2のSiC層18」の不純物濃度は「5×10^(17)cm^(-3)以上5×10^(18)cm^(-3)以下」であるから,補正発明1と引用発明1は,ともに「前記第2半導体領域の不純物濃度が前記第3半導体層の不純物濃度に対して低い濃度」である点で一致する。

エ 補正発明1の「表面電極」と引用発明1の「第1の電極34」は,ともに「半導体装置」の「裏面電極」とは反対側の面に設けられた電極である点で共通する。

オ 引用例1の段落0042?0050の記載及び図1から,引用発明1において,「第1のSiC層16」は「SiCバッファ層14」を介して「SiC基板12」上に設けられており,また,「第1のSiC層16」,「第2のSiC層18」及び「第3のSiC層20」がこの順で直接接触して設けられていると理解できる。
そうすると,補正発明1と引用発明1は,ともに「前記第1高抵抗半導体層と,前記半導体基板との間に設けられ」た「半導体層」を有する点で共通し,かつ,「前記半導体基板上に前記半導体層,前記第3半導体層および前記第1高抵抗半導体層がこの順で直接接触して設けられる」点で共通する。

以上のア?オによれば,補正発明1と引用発明1の一致点及び相違点は,以下のとおりである。
<一致点>
「第1導電型の半導体基板と,
前記半導体基板上に設けられる第1導電型で低不純物濃度の第1高抵抗半導体層と,
前記半導体基板と対向する面に設けられた第2導電型の第2半導体領域と,
前記第1高抵抗半導体層と,前記半導体基板との間に設けられ,基底面転位BPDを貫通刃状転位TEDに変換する変換層と,
前記第1高抵抗半導体層と前記半導体基板との間に設けられ,前記第1高抵抗半導体層よりも高不純物濃度の第1導電型の第3半導体層を再結合促進層として備え,
前記第2半導体領域の不純物濃度が前記第3半導体層の不純物濃度に対して低い濃度であり,
前記第2半導体領域が表面電極に接し,前記半導体基板が裏面電極に接し,
前記半導体基板上に前記変換層,前記第3半導体層および前記第1高抵抗半導体層がこの順で直接接触して設けられることを特徴とする半導体装置。」

<相違点1>
補正発明1では,「前記第1高抵抗半導体層と,前記半導体基板との間に設けられた層」が「基底面転位BPDを貫通刃状転位TEDに変換する変換層」であり,「前記半導体基板上に前記変換層,前記第3半導体層および前記第1高抵抗半導体層がこの順で直接接触して設けられる」のに対し,引用発明1では「第1のSiC層16」が「基底面転位BPDを貫通刃状転位TEDに変換する変換層」であること,及び,「前記変換層,前記第3半導体層および前記第1高抵抗半導体層がこの順で直接接触して設けられる」ことが明記されていない点。
<相違点2>
補正発明1では「前記第2半導体領域が表面電極に接し」ているのに対し,引用発明1では,「第1の電極」と「pウェル領域22」が接することは特定されていない点。

3.4 相違点についての判断
(1)相違点1について
ア 以下の周知例1,2に記載のとおり,(i)窒素をドナー(n型不純物)とするSiCにおいて,ドナー濃度が大きいほどSiCの結晶格子が縮小すること,及び,(ii)圧縮応力を受けて界面付近が歪んでいるエピタキシャル層において基底面転位BPDが貫通刃状転位TEDに変換されることは,当業者の技術常識である。

○周知例1:特開2009-88223号公報(本願明細書段落0004において先行技術文献として提示された特許文献。)
「【0016】
エピタキシャル層のドナー濃度が小さいほど,基底面転位の貫通刃状転位への変換効率が大きくなる理由は以下のように考えられる。ドナーとして用いている窒素は炭化珪素の結晶格子において炭素と置換される。その際,窒素の共有結合半径は炭素の共有結合半径よりも小さいので,ドナー濃度が大きいほど,炭化珪素の結晶格子は縮小することになる。通常,炭化珪素パワーデバイス用エピタキシャル層の下地基板として用いられる炭化珪素半導体ウエハは低抵抗のn型であり,1×10^(18)cm^(-3)以上の窒素がドナーとして含まれている。一方,エピタキシャル層のドナー濃度は10^(14)cm^(-3)台から10^(17)cm^(-3)であり,下地基板のドナー濃度より小さいから,エピタキシャル層の結晶格子は下地基板ほど縮小してはいない。しかし,エピタキシャル層は下地基板上に密着して成長しているので,下地基板との界面近くの結晶格子はエピタキシャル層の本来の結晶格子の大きさを維持できず,エピタキシャル層よりも縮小した下地基板の結晶格子のために圧縮の応力を受けていると考えられる。すなわち,エピタキシャル層の下地基板との界面付近の結晶格子は下地基板のために歪んでいる。下地基板とエピタキシャル層のドナー濃度の差が大きいほど,エピタキシャル層の下地基板との界面付近の結晶格子は下地基板の結晶格子の影響を受けてより大きく歪んでおり,その影響を受けて,基底面転位が貫通刃状転位に変換しやすくなっていると考えられる。」

○周知例2:特開2009-295728号公報(本願明細書段落0004において先行技術文献として提示された特許文献。)
「【0015】
高ドナー濃度の炭化珪素単結晶ウエハと低ドナー濃度のエピタキシャル層の界面で基底面転位が伝播する際に貫通刃状転位に変換され,その変換の割合がエピタキシャル層のドナー濃度の差が小さいほど大きくなるのは以下のような理由によると考えられる。n型のドーパントである窒素は炭化珪素中の炭素サイトに置換することによってドナーとなるが,炭素の四面体配位共有結合半径が0.077nmであるのに対して窒素のそれは0.070 nmと小さい。従って,窒素のドーピングに伴い炭化珪素の結晶は縮小することになる。下地基板のドナー濃度は通常10^(18)cm^(-3)台であるのに対してエピタキシャル層のそれは10^(14)?10^(17)cm^(-3)であるから,ドナー濃度の大きい基板の方が結晶は縮んでいることになり,基板との界面近くのエピタキシャル層には圧縮応力が働いている。基底面転位の貫通刃状転位への変換にはこの圧縮応力が影響すると考えられる。すなわち,エピタキシャル層中に圧縮応力が存在すると,基板から伝播してきた基底面転位はそのままでは伝わりにくく,折れ曲がって貫通刃状転位に変換されるような作用をエピタキシャル層から受けると考えられる。エピタキシャル層のドナー濃度が小さくなるほど基板とのドナー濃度差は大きくなるわけだから,従って,エピタキシャル層中の圧縮応力も大きくなる。これらのことより,エピタキシャル層のドナー濃度が小さいほど,ウエハの基底面転位がエピタキシャル層に伝播する際に,貫通刃状転位に変換される割合が大きいと考えられる。」

イ 上記の技術常識に照らし,引用例1の記載を検討する。
引用例1の段落0044?0050には,N(窒素)をドナーとするn型SiC層であるバッファ層14と,n型の第1のSiC層16,n型の第2のSiC層18,n型の第3のSiC層20とをエピタキシャル成長装置内で連続成膜することが記載されているから,引用発明1における「n型の第1のSiC層16」,「n型の第2のSiC層18」及び「n型の第3のSiC層」は,いずれも窒素をドナーとするSiCエピタキシャル層であると理解できる。
一方,引用例1の段落0035には,引用発明1の「第1のSiC層16」と「第2のSiC層18」の間に「濃度差に由来する応力」が存在することが記載されている。また,引用例1の段落0035には,プロセスやデバイス動作により再活性化しSiC基板上面方向に移動するBPDが,上記「濃度差に由来する応力」により「第1のSiC層16」と「第2のSiC層18」の間に引き寄せられ,「第2のSiC層18」より上に伸びないことが記載されている。
ここで,引用発明1の「第2のSiC層18」は「第1のSiC層16」よりも高濃度であるから,「第2のSiC層18」の方が「第1のSiC層16」よりも結晶格子が縮小されていることは上記の技術常識(i)から明らかであり,上記「濃度差に由来する応力」が,結晶格子が相対的に大きい「第1のSiC層16」が圧縮応力を受けている状態を指すことは,技術的に明らかである。そうすると,引用発明1の「第1のSiC層16」は,上述の「濃度差に由来する応力」によって「第2のSiC層18」との界面付近が歪んでいるものと理解できる。
そして,引用発明1は,プロセスやデバイス動作により再活性化しSiC基板上面方向に移動するBPDが,「濃度差に由来する応力」により上記の界面付近に引き寄せられ,上に伸びなくなるものであるから,上記の技術常識(ii)に照らせば,引用発明1の「第1のSiC層16」において基底面転位BPDが変換されていると理解できる。

ウ したがって,引用発明1の「第1のSiC層16」は補正発明1における「基底面転位BPDを貫通刃状転位TEDに変換する変換層」に相当する。また,引用発明1も「前記変換層,前記第3半導体層および前記第1高抵抗半導体層がこの順で直接接触して設けられる」構成を備えるものである。すなわち,相違点1は実質的な相違点ではない。
仮にそうでないとしても,引用発明1におけるn型ドーパントとして窒素を選択して上述の応力を生成し,引用発明1の「第1のSiC層16」を「基底面転位BPDを貫通刃状転位TEDに変換する変換層」とすることは,技術常識に照らし当業者が容易になし得たことであり,その効果も当業者の予測の範囲内である。

(2)相違点2について
縦型MOSトランジスタにおけるソース電極とp型ウェル領域の接続手段として,p^(+)領域を介して接続する形態と介さずに接続する形態は,下記周知例1に示すとおりいずれも周知の接続形態であり,どちらの形態とするかは,コンタクト抵抗低減の必要性と許容される工程数等を勘案して当業者が適宜選択する事項である。
したがって,引用発明1においてpウェルコンタクト領域26を省略して「第1の電極34」と「pウェル領域22」が接する形態に変更し,上記相違点2に係る構成とすることは,当業者が適宜なし得たことである。

○周知例3:国際公開第2015/114803号
上記周知例3には,次の記載がある。
「[0056] なお,ソース用ビア部は,p型半導体領域PRと直接的に接することもできるが,ソース用ビア部の底面に接する位置に,p型半導体領域PRよりも高不純物濃度のp^(+)型半導体領域PR2を設け,このp^(+)型半導体領域PR2を介してソース用ビア部をp型半導体領域PRに電気的に接続することもできる。図7には,ソース用ビア部とp型半導体領域PRとの間に,このp^(+)型半導体領域PR2が介在し,p^(+)型半導体領域PR2を介してソース用ビア部をp型半導体領域PRに電気的に接続した場合が示されている。p^(+)型半導体領域PR2を設けたことで,ソース用ビア部のコンタクト抵抗を低減することができる。p^(+)型半導体領域PR2の形成を省略した場合は,ソース用ビア部の底面がp型半導体領域PRに接することになる。」

(3)小括
以上のとおり,補正発明1は,技術常識及び周知例3に示される周知技術に照らし,引用発明1に基づいて当業者が容易に発明をすることができたものである。

3.5 独立特許要件についてのまとめ
上記3.4のとおり,補正発明1は引用発明1から当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許出願の際独立して特許を受けることができないものである。

4.補正却下の決定についてのまとめ
したがって,本件補正は,特許法17条の2第6項において準用する同法126条7項の規定に適合しないものであるから,特許法159条1項において読み替えて準用する同法53条1項の規定により却下すべきものである。
よって,上記補正却下の決定の結論のとおり決定する。


第3 本願発明について
1.本願発明
令和2年8月24日付けの手続補正は上記のとおり却下されたので,本願の請求項1?6に係る発明は,令和2年2月18日提出の手続補正書により補正された特許請求の範囲の請求項1?6に記載された事項により特定されるものであり,その内の請求項1に係る発明(以下「本願発明」という。)は,上記第2,1.アの(ア)に本件補正前の請求項1として摘記したとおりのものである。

2.原査定の拒絶の理由
原査定の拒絶の理由1は,この出願の請求項1?6に係る発明は,本願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった下記の引用例1に記載された発明であるから,特許法29条1項3号に該当し,そうでないとしても,下記の引用例1に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により,特許を受けることができないというものである。

引用例1.特開2011-114252号公報

3.引用例の記載
原査定の拒絶の理由で引用された引用例1の記載は,上記第2の3.2に記載したとおりである。

4.対比・判断
上記第2の2.で検討したように,補正発明1は,本件補正前の請求項1について,上記第2の1.イに示した補正事項1の点を限定したものであるから,本願発明は,補正事項1を有さない点で補正発明1と相違し,その余の点で一致する。
一方,上記第2の3.3に示した,補正発明1と引用発明1の相違点1及び2のうち,相違点2に係る事項は,上記補正事項1に含まれるものである。
以上をふまえ,本願発明と引用発明1を比較すると,両者は相違点1において一応相違し,その余の点で一致するものと認められる。
しかしながら,上記第2の3.4(1)に示したとおり,相違点1は実質的な相違点ではないから,本願発明は引用発明1と同一である。そうでないとしても,相違点1は技術常識から当業者が容易になし得たものであるから,本願発明は引用発明1から容易に発明をすることができたものである。

5.本願発明についての結論
上述のとおり,本願発明は引用例1に記載された発明であるから,特許法29条1項3号に該当し,そうでないとしても,本願発明は引用例1に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,特許法29条2項の規定により,特許を受けることができない。


第4 結言
以上のとおりであるから,本願は,他の請求項に係る発明について検討するまでもなく,拒絶をすべきものである。
よって,結論のとおり審決する。

 
審理終結日 2021-03-10 
結審通知日 2021-03-16 
審決日 2021-03-30 
出願番号 特願2016-159761(P2016-159761)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
P 1 8・ 113- Z (H01L)
最終処分 不成立  
前審関与審査官 綿引 隆柴垣 宙央  
特許庁審判長 加藤 浩一
特許庁審判官 井上 和俊
小川 将之
発明の名称 半導体装置およびその製造方法  
代理人 酒井 昭徳  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ