• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1376178
審判番号 不服2020-13425  
総通号数 261 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-09-24 
種別 拒絶査定不服の審決 
審判請求日 2020-09-25 
確定日 2021-07-15 
事件の表示 特願2016- 4538「多層基板」拒絶査定不服審判事件〔平成28年 7月21日出願公開、特開2016-131245〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯

本願は、平成28年1月13日(優先権主張 平成27年1月13日 日本国(JP))に特許出願したものであって、その手続の経緯の概略は以下のとおりである。

令和 1年 1月 9日 :手続補正書の提出
令和 1年 9月26日付け:拒絶理由通知書
令和 2年 1月28日 :意見書、手続補正書の提出
令和 2年 6月23日付け:拒絶査定
令和 2年 9月25日 :審判請求書、手続補正書の提出
令和 2年10月30日 :手続補正書(方式)の提出

第2 令和2年9月25日にされた手続補正についての補正の却下の決定
[補正の却下の決定の結論]
令和2年9月25日にされた手続補正を却下する。

[理由]
1 補正の概要
令和2年9月25日にされた手続補正(以下、「本件補正」という。)は、令和2年1月28日に手続補正された特許請求の範囲の請求項1に記載された発明特定事項により特定される、
「貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、導電粒子が規則的に配置されており且つ貫通電極が対向する位置に少なくとも導電粒子が存在し、
対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板。」
との発明(以下、「本願発明」という。)を、

「貫通電極を有する配線基板もしくは半導体基板上に、貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、導電粒子が規則的に配置されており且つ貫通電極が対向する位置に少なくとも導電粒子が存在し、
多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下であり、
対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板。」
との発明(以下、「本件補正発明」という。)とする補正を含むものである。なお、下線部は、補正箇所を示す。

2 補正の適否
請求項1に係る上記補正は、「貫通電極を有する半導体基板」が積層される場所が、「貫通電極を有する配線基板もしくは半導体基板上」であることを限定し、さらに、「導電粒子」の数について「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下」とすることを限定する補正であり、本件補正前の請求項1に記載された発明と本件補正後の請求項1記載された発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
また、特許法第17条の2第3項、第4項に違反するところはない。
そこで、本件補正による請求項1に記載された発明(以下、「本件補正発明」という。)が特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか(特許出願の際独立して特許を受けることができるものであるか)について、以下に検討する。

(1)本件補正発明
本件補正発明は、上記「1」に記載したとおりのものである。

(2)引用文献の記載事項
ア 引用文献1
(ア)原査定の拒絶の理由で引用された、特開2002-110897号公報(以下、「引用文献1」という。)には、図面とともに、次の記載がある。

a 「【0020】(第1の実施形態)図1は、本発明の第1の実施形態に係るマルチチップ半導体装置を示す断面図である。図1において、配線基板1上に、複数の半導体チップ2a、2bが、間に異方性導電膜3a、3bを介して積層させている。半導体チップ2a、2bは、貫通孔に埋め込まれた、CuまたはAlからなるプラグ4a、4bおよびその上に一体的に設けられたバンプ5a、5bにより、相互に電気的に接続されている。
【0021】即ち、半導体チップ2a、2bには複数の半導体体素子6a、6b(図では各チップにつき1つのみ示してある)が設けられており、これら半導体体素子6a、6bは、Cu/TaN層7を介してバンプ5a、5bに接続され、それによって、各半導体チップ2a、2bの複数の半導体体素子6a、6bは、相互に電気的に接続されている。
【0022】なお、配線基板1の電極8とプラグ4aとの電気的接続、およびバンプ5aとプラグ4bとの電気的接続は、通常は絶縁性であるが、圧力が加わることにより導電性となる異方性導電膜3a、3bにより行われる。異方性導電膜を用いることにより、積層するチップの裏面に絶縁膜を形成する工程を省略することが可能となる。
【0023】次に、以上のように構成されるマルチチップ半導体装置の製造方法について、図2を参照して説明する。
【0024】図2(a)に示すように、半導体素子6aが形成されたシリコン基板10の上面にレジストパターン11を形成し、このレジストパターン11をマスクとしてシリコン基板10をエッチングし、シリコン基板10にチップコンタクト孔12を形成する。
【0025】次いで、レジストパターン11を剥離した後、図2(b)に示すように、チップコンタクト孔12の内面を含む前面にSiO_(2) 膜13を形成する。そして、ドライフィルム等を用いたリソグラフィーにより、再配線用のコンタクトパターンを露光して、マスクパターン14を形成し、これをマスクとして、RIE等により、SiO_(2) 膜13をエッチングし、半導体素子6aを接続するためのコンタクト孔15を形成する。
【0026】次に、レジストパターン14を剥離した後、図2(c)に示すように、孔12およびコンタクト孔15の内面を含む前面に、バリアメタルおよびシード層としてのCu/TaN層16を形成する。
【0027】その後、図2(d)に示すように、プラグおよびバンプ形成領域を除く領域にレジストパターン17を形成し、このレジストパターン17をマスクとして、電解メッキにより金属を被着し、孔12を埋めるプラグ18と、半導体素子6a接続するバンプ19とを一体的に形成する。
【0028】なお、電解メッキにより被着される金属は、その後、ポリイミド膜の形成等が行われることがあるため、このポリイミド膜の形成温度以上の融点を有するもの、即ち、400℃以上の融点を有する金属である。このような金属として、具体的には、Al、Cu、Au、Ag等を挙げることが出来る。
【0029】次いで、図2(e)に示すように、レジストパターン17を剥離し、露出するCu/TaN層16をエッチングにより除去するとともに、更にシリコン基板10aの裏面を、プラグ18が露出するまで研磨、即ちCMP、RIE等でSiおよびスループラグ底部の絶縁膜を除去する。
【0030】このようにして得た半導体チップ2aを、異方性導電膜3aを介して配線基板1上に配設し、更にその上に、同様にして作製した半導体チップ2bを異方性導電膜3bを介して配設して、図1に示す構造のマルチチップ半導体装置が得られる。この場合、積層する半導体チップの数は、3?4層が可能である。
【0031】なお、上述したように、配線基板1の電極8とプラグ4aとの電気的接続、およびバンプ5aとプラグ4bとの電気的接続は、絶縁材料中に導電性粒子が分散されており、通常は絶縁性であるが、圧力が加わることにより導電性となる異方性導電膜3a、3bにより行われる。また、チップとチップとの電気的な接続は、異方性導電膜以外でも可能であり、例えば、CuバンプとSnメッキや、AuバンプとSn、半田等によっても接続可能である。」

b 図1




(イ)引用文献1の上記記載及び図面によれば、次の事項が記載されている。
a 「(ア)a」の段落【0020】によれば、引用文献1には、マルチチップ半導体装置が記載されている。
そして、同段落【0020】によれば、マルチチップ半導体装置は、複数の半導体チップ2a、2bが積層されたものといえる。また、同段落【0024】、【0030】によれば、「半導体チップ2a、2b」はシリコン基板に半導体素子が形成されたものである。
よって、引用文献1には、シリコン基板に半導体素子が形成された複数の半導体チップ2a、2bが積層されたマルチチップ半導体装置が記載されているといえる。

b 「(ア)a」の段落【0020】によれば、半導体チップ2a、2bは、貫通孔に埋め込まれた、プラグ4a、4bおよびその上に一体的に設けられたバンプ5a、5bにより、相互に電気的に接続されるものである。

c 「(ア)a」の段落【0030】によれば、半導体チップ2aの上に、半導体チップ2aと同様に作製された半導体チップ2bを異方性導電膜3bを介して配設され、積層する半導体チップの数は、3?4層が可能である。

d 「(ア)b」の図1によれば、半導体チップ2aに形成されたプラグ4a上に一体的に設けられたバンプ5aと半導体チップ2bに形成されたプラグ4bが対向していることが見て取れる。

e 「(ア)a」の段落【0031】によれば、バンプ5aとプラグ4bとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜3bにより行われる。

(ウ)以上aないしeによれば、引用文献1には、次の発明(以下、「引用発明」という。)が記載されている。

「シリコン基板に半導体素子が形成された複数の半導体チップ2a、2bが積層されたマルチチップ半導体装置であって、
半導体チップ2a、2bは、貫通孔に埋め込まれた、プラグ4a、4bおよびその上に一体的に設けられたバンプ5a、5bにより、相互に電気的に接続され、
半導体チップ2aの上に、半導体チップ2aと同様に作製された半導体チップ2bを異方性導電膜3bを介して配設され、積層する半導体チップの数は、3?4層が可能であり、
半導体チップ2aに形成されたプラグ4a上に一体的に設けられたバンプ5aと半導体チップ2bに形成されたプラグ4bが対向し、
バンプ5aとプラグ4bとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜3bにより行われる、
マルチチップ半導体装置。」

イ 引用文献2
(ア)原査定の拒絶の理由に引用された、特開平3-62411号公報(以下、「引用文献2」という。)には、次の事項が記載されている。

a 「[産業上の利用分野]
本発明は異方性導電フィルムの製造方法に関し、特に所望の位置に選択的に導電粒子を配置して、IC実装等の高密度の接続を可能にした異方性導電フィルムに関するものである。」(1頁右下欄17行ないし2頁左上欄2行)

b 「[発明が解決しようとする課題]
しかしながら液晶表示素子等の電極と外部駆動回路との接続に異方性導電フィルムを使用する場合、10本/mm以上の接続密度では隣接する電極間の絶縁が保たれなくなってしまい、またICチップを接続する方法では接続部の面積が約0.01mm^(2)と微細になるため接続に寄与する導電粒子の数が少なくなって接続抵抗が大きくなってしまうという欠点がある。
本発明の目的は、このような従来技術の問題点に鑑み、異方性導電フィルムの製造方法において、より高い接続密度およびより小さな接続抵抗による接続に供することができる異方性導電フィルムを製造できるようにすることにある。」(2頁左上欄10行ないし右上欄5行)

c 「このようにして得られた異方性導電フィルムは所望の位置(すなわち、通常は、異方性導電フィルムによって接続されるべき端子部分に対応する位置)に導電粒子が選択的に配置されており、高い接続分解能、即ち低抵抗・高絶縁性の高密度異方性導電フィルムとして、IC部品の実装等の高密度の接続に供される。」(2頁右下欄9ないし15行)

d 「第3図は、上述のようにして作製した異方性導電フィルムの一例を示す平面図であり、導電性粒子6が接着剤4または絶縁性フィルム9の所望の位置に選択的に散布されている。
作製した異方性導電フィルムは、例えば、IC実装基板に位置合せして搭載し、更にICチップをその上に搭載してから加圧しながら加熱して接着剤としても作用させることによりICチップの実装用として用いることができる。」(3頁右上欄17行ないし左下欄5行)

e 第3図




(イ)したがって、引用文献2には、次の技術が記載されている。
「ICチップを接続する方法では接続部の面積が微細になるため接続に寄与する導電粒子の数が少なくなって接続抵抗が大きくなってしまうという問題点に鑑み、異方性導電フィルムは所望の位置(すなわち、通常は、異方性導電フィルムによって接続されるべき端子部分に対応する位置)に導電粒子が選択的に配置され、異方性導電フィルムは、IC実装基板に位置合せして搭載し、更にICチップをその上に搭載してから接着剤としても作用させることによりICチップの実装用として用いること。」

(3)引用発明との対比
本件補正発明と引用発明1とを対比する。

ア 引用発明の「半導体チップ2a」および「半導体チップ2b」は、「シリコン基板に半導体素子が形成された」ものであるから、本件補正発明の「半導体基板」に相当する構成を備えている。
そして、引用発明において、「プラグ4a」は「半導体チップ2a」に形成され、「プラグ4b」は「半導体チップ2b」に形成され、「貫通孔に埋め込まれた、プラグ4a、4bおよびその上に一体的に設けられたバンプ5a、5b」により「半導体チップ2a、2b」が「相互に電気的に接続され」るところ、「プラグ4a、4b」は「貫通孔に埋め込まれ」のであるから、貫通孔に形成された電極といえる。
ここで、本件補正発明の「貫通電極」について、本願明細書【0030】 に「貫通電極4A、4B、4Cの仕様は適宜設定することができる。例えば、貫通電極4A、4B、4Cは、電極パッドを備えたものでも、バンプを備えたものでもよい。」と記載されているから、本件補正発明の「貫通電極」は、バンプを備えた貫通電極を含み、引用発明の「プラグ4a、4bおよびその上に一体的に設けられたバンプ5a、5b」も含まれる。
さらに、引用発明において、「半導体チップ2a、2b」は「積層」され、「積層する半導体チップの数は、3?4層が可能」である。
してみれば、引用発明の「プラグ4aおよびその上に一体的に設けられたバンプ5a」を有する「シリコン基板に半導体素子が形成された半導体チップ2a」と「プラグ4bおよびその上に一体的に設けられたバンプ5b」を有する「シリコン基板に半導体素子が形成された半導体チップ2b」とが積層された「マルチチップ半導体装置」は、本件補正発明の「半導体基板上に、貫通電極を有する半導体基板が積層されている多層基板」に相当する。
なお、本件補正発明の「貫通電極を有する配線基板もしくは半導体基板上に」に関し、「貫通電極を有する」と「半導体基板」との係り受けが不明であるところ、仮に、「貫通電極を有する配線基板もしくは半導体基板」が「貫通電極を有する半導体基板」であるとしても、引用発明の「マルチチップ半導体装置」は、「プラグ4aおよびその上に一体的に設けられたバンプ5a」を有する「シリコン基板に半導体素子が形成された半導体チップ2a」と「プラグ4bおよびその上に一体的に設けられたバンプ5b」を有する「シリコン基板に半導体素子が形成された半導体チップ2b」とが積層されるのであるから、本件補正発明の「貫通電極を有する半導体基板上に、貫通電極を有する半導体基板が積層されている多層基板」に相当する。

イ 引用発明において、「半導体チップ2aに形成されたプラグ4a上に一体的に設けられたバンプ5aと半導体チップ2bに形成されたプラグ4bが対向」し、「バンプ5aとプラグ4bとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜3bにより行われる」ことからすれば、対向する「バンプ5a」と「プラグ4b」との位置に「導電性粒子」が存在することは当然のことである。
よって、引用発明における、対向する「バンプ5a」と「プラグ4b」との位置に「導電性粒子」が存在することと、本件補正発明とは、「多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在」する点で共通する。
ただし、導電粒子に関し、本件補正発明は「導電粒子が規則的に配置」され、「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下であ」るのに対し、引用発明は、その旨特定されていない点で相違する。

ウ 引用発明において、「半導体チップ2aに形成されたプラグ4a上に一体的に設けられたバンプ5aと半導体チップ2bに形成されたプラグ4bが対向」し、「バンプ5aとプラグ4bとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜3bにより行われる」ことから、引用発明も、対向する「バンプ5a」と「プラグ4b」とが「導電性粒子」により電気的に接続される構造を有するといえ、本件補正発明の「対向する貫通電極が導電粒子により接続される接続構造」と共通する。
ただし、接続構造に関し、本件補正発明は、「貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している」のに対し、引用発明はその旨特定されていない点で相違する。

よって、アないしウによれば、本件補正発明と引用発明とは、以下の点で一致ないし相違する。

(一致点)
「半導体基板上に、貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在し、
対向する貫通電極が導電粒子により接続される接続構造を有する多層基板。」

(相違点1)
導電粒子に関し、本件補正発明は「導電粒子が規則的に配置」され、「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下であ」るのに対し、引用発明はその旨特定されていない点。

(相違点2)
接続構造に関し、本件補正発明は「貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している」のに対し、引用発明はその旨特定されていない点。

(4)相違点に対する判断
ア 相違点1について
(ア)上記「(2)イ」で述べたように、引用文献2には、「ICチップを接続する方法では接続部の面積が微細になるため接続に寄与する導電粒子の数が少なくなって接続抵抗が大きくなってしまうという問題点に鑑み、異方性導電フィルムは所望の位置(すなわち、通常は、異方性導電フィルムによって接続されるべき端子部分に対応する位置)に導電粒子が選択的に配置され、異方性導電フィルムは、IC実装基板に位置合せして搭載し、更にICチップをその上に搭載してから接着剤としても作用させることによりICチップの実装用として用いること。」の技術が記載されている。
また、このような半導体チップ部品又は基板と他の基板とを電気的に接続するフィルムにおいて、電極間の電気抵抗等を考慮して電極に対応する位置に導電粒子を配置させる技術は、慣用的に行われている技術にすぎず(必要とあれば、特開平3-30446号公報の2頁左上欄3ないし15行、同右上欄13行ないし左下欄9行、3頁左上欄8ないし12行、第2図、特開2002-75065号公報の段落【0007】、【0023】、【0025】、【0039】、【0045】、特開2005-209454号公報の段落【0001】、【0006】、【0011】ないし【0013】、特開2009-191185号公報の段落【0007】、【0008】、【0014】、【0017】、【0085】ないし【0088】、【0114】ないし【0119】、図3、図10を参照)、このような導電粒子の配置は、接続される電極に対応する位置に配置するという規則に基づいて行われていることは明らかである。

(イ)そして、引用発明と引用文献2に記載された慣用技術とは、電子部品を他の電子部品に電気的に接続するための導電性フィルムという共通の技術分野に属する。
さらに、半導体チップ部品や基板を導電粒子が分散された異方性導電フィルムを用いて他の基板に接続する場合、電極間における電気抵抗等に問題が生じるという課題は技術常識であることから(必要とあれば、国際公開第00/34830号の2頁16ないし23行、特開平8-273440号公報の段落【0003】ないし【0005】、特開昭63-102110号公報の2頁右上欄11行ないし左下欄8行、第7図を参照)、「バンプ5aとプラグ4bとの電気的接続は、絶縁材料中に導電性粒子が分散された異方性導電膜3bにより行われる」引用発明においても、「バンプ5a」と「プラグ4b」間における電気抵抗に問題が生じる場合があることは、当業者が当然予測し得たことに過ぎない。
してみれば、引用発明の「導電粒子」に、引用文献2に記載された技術を採用し、導電粒子を規則的に配置することは当業者が容易になし得たことである。

(ウ)ここで、本願明細書段落【0022】に「この接続構造において、貫通電極4A、4Bの対向する部位に導電粒子11が選択的に配置されたとは、導電粒子11がもっぱら貫通電極4A、4Bの対向面又はその近傍に存在し、貫通電極4A、4Bの対向面で1個以上の導電粒子11が捕捉されていることをいう。」との記載からすれば、本件補正発明でいう導電性粒子が「捕捉されていない」とは、貫通電極が対向していない部位には導電粒子が配置されていないことを含むと解釈するのが自然である。
そして、本件補正発明の「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下」に関し、本願明細書には、「対向する貫通電極4A、4Bに捕捉されていない導電粒子11が存在するとしても、そのような導電粒子11の数は、第1半導体基板3Aと第2半導体基板3Bの間に存在する導電粒子の総数の好ましくは5%以下、より好ましくは0.5%以下である。」(段落【0027】を参照)、「この異方導電性フィルム10A、10Bを半導体基板3A、3Bの接続に使用した後において、対向する半導体基板3A、3Bの間で、貫通電極4A、4Bに捕捉されていない導電粒子11の数は、対向する半導体基板3A、3Bの間に存在する導電粒子11の総数の好ましくは5%以下となる。」(段落【0047】を参照)と記載されているのみで、貫通電極4A、4Bに捕捉されていない導電粒子11の数が導電粒子11の総数の5%以下の場合の効果と、5%を超えた場合の効果との差異が顕著なものであるか否か不明である。
さらに、「対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%」を上回ると不都合な具体例(比較例)は示されていない。
してみると、「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下」との数値範囲に格別の技術的意義を見出すことはできない。

(エ)そして、上記(ア)で述べた引用文献2に記載された慣用技術は、電極に対応する位置に導電粒子を選択的に配置させる技術であって、電極以外の位置に導電粒子を配置することは想定していないことから、引用発明の「導電粒子」に引用文献2に記載された慣用技術を採用した際に、「半導体チップ2a」と「半導体チップ2b」との間で、「半導体チップ2a」の「バンプ5a」と「半導体チップ2b」の「プラグ4b」との間の位置以外の導電粒子の数が導電粒子の総数の5%以下とすることは当業者が適宜なし得たことである。

(オ)以上から、相違点1に係る構成は、引用発明に引用文献2に記載された技術を適用し、当業者が容易になし得たことである。

イ 相違点2について
上記「(2)」「ア」「(ア)」の段落【0031】の「配線基板1の電極8とプラグ4aとの電気的接続、およびバンプ5aとプラグ4bとの電気的接続は、絶縁材料中に導電性粒子が分散され・・・る異方性導電膜3a、3bにより行われる」との記載によれば、引用発明の「半導体チップ2a、2b」の「間」の「異方性導電膜3b」は、絶縁材料を含むといえる。
そして、異方性導電フィルムの絶縁材料として、絶縁接着材を用いることも普通に行われている事項(必要とあれば、引用文献2の3頁左上欄1ないし17行、特開平3-30446号公報2頁左下欄3ないし9行、特開2002-75065号公報段落【0007】を参照)である。
してみれば、引用発明の「異方性導電膜3b」の絶縁材料として絶縁接着材を採用し、相違点2に係る構成とすることは、当業者が容易になし得たことである。

ウ 審判請求人の主張について
(ア)請求人は、令和2年10月30日付けの手続補正書において、「引用文献3の第3図は、単なる概念図であり、引用文献3の異方性導電フィルムの導電粒子の配置を適正に表したものとはいえません。なぜならば、第3図の異方性導電フィルムは、第1図あるいは第2図に示すように製造されるものであり(第2頁右下19行?3頁左下5行)、結局のところ、導電粒子が接着剤4または絶縁性フィルム9の所望の位置に選択的に散布されているにすぎません。つまり、導電粒子は所望の位置の領域に存在しているものの、その領域内で規則的に配置されるようには製造されておらず、むしろその領域内では導電粒子はランダムに配置されていると解されます。」(2頁12ないし21行を参照)と主張する。
しかしながら、本件補正発明の「導電粒子」に関し、「多層基板の平面視において、導電粒子が規則的に配置されており且つ貫通電極が対向する位置に少なくとも導電粒子が存在し」と記載されているものの、「領域内で規則的に配置」することは何等規定されていないから、請求人の上記主張は、特許請求の範囲に基づくものとはいえず採用できない。

(イ)また、請求人は、上記手続補正書において、「本願請求項1に係る発明は、引用文献2及び3 のいずれにも記載も示唆もされていない新たな特徴、即ち「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下である」ことを有しています。しかも、この特徴により得られる「性能をシミュレーション解析し易くなり、改善工数を削減できる」という発明の効果について、引用文献2、3にはそのような効果を予期させるような記載はありません。」(2頁22ないし27行を参照)と主張する。
しかし、本願明細書段落【0027】の「このため、対向する貫通電極4A、4Bに捕捉されていない導電粒子11が存在するとしても、そのような導電粒子11の数は、第1半導体基板3Aと第2半導体基板3Bの間に存在する導電粒子の総数の好ましくは5%以下、より好ましくは0.5%以下である。特に導電粒子11の略すべてが貫通電極4A、4Bで捕捉されているようにすることが好ましい。多層基板1Aを構成するその他の半導体基板間においても同様である。このように貫通電極4A、4B、4Cの接続に寄与しない導電粒子11を低減させることにより、性能をシミュレーション解析しやすくなり、改善工数を削減することができる。」との記載によれば、「性能をシミュレーション解析し易くなり、改善工数を削減できる」という発明の効果は、「貫通電極4A、4B、4Cの接続に寄与しない導電粒子11を低減させること」により得られるものであって、「第1半導体基板3Aと第2半導体基板3Bの間に存在する導電粒子の総数」の「5%」という上限値を設定し、貫通電極4A、4Bに捕捉されていない導電粒子11の数をこれ以下とすることにより得られるものとはいえない。
また、貫通電極4A、4Bに捕捉されていない導電粒子11の数を「第1半導体基板3Aと第2半導体基板3Bの間に存在する導電粒子の総数」の「5%以下」とすることで、「性能をシミュレーション解析し易くなり、改善工数を削減できる」という効果が得られる根拠も見当たらない。
してみれば、請求人の主張は採用できない。

エ したがって、本件補正発明は、引用文献1に記載された発明及び引用文献2に記載された技術に基づいて、当業者が容易に発明をすることができたものであり、特許法29条2項の規定により、特許出願の際独立して特許を受けることができないものである。

3 本件補正についてのむすび
よって、本件補正は、特許法17条の2第6項において準用する同法126条7項の規定に違反するので、同法159条1項の規定において読み替えて準用する同法53条1項の規定により却下すべきものである。
したがって、上記補正の却下の決定の結論のとおり決定する。

第3 本願発明について
1 本願発明
令和2年9月25日にされた手続補正は、上記のとおり却下されたので、本願の請求項1ないし15に係る発明は、令和2年1月28日にされた手続補正により補正された特許請求の範囲の請求項1ないし15に記載された事項により特定されるものであるところ、その請求項1に係る発明(本願発明)は、その請求項1に記載された事項により特定される、上記「第2」「[理由]」「1」に記載のとおりのものである。

2 原査定の拒絶の理由の概要
原査定の拒絶の理由のうち、請求項1に係る発明は、本願の出願前に頒布された又は電気通信回線を通じて公衆に利用可能となった特開2002-110897号公報に記載された発明、特開平3-62411号公報に記載された技術に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない、
というものである。

3 引用文献の記載事項
原査定の拒絶の理由で引用された特開2002-110897号公報、特開平3-62411号公報は、上記「第2[理由]2(2)」に記載した「引用文献1」、「引用文献2」に相当し、その記載事項は、上記「第2[理由]2(2)ア(ア)」及び同「イ(ア)」に記載したとおりである。
また、引用文献1に記載された発明(引用発明)、引用文献2に記載された技術は、上記「第2[理由]2(2)ア(ウ)」及び同「イ(イ)」において述べたとおりである。

4 引用発明との対比
本願発明は、前記「第2[理由]2」で検討した本件補正発明から、「貫通電極を有する半導体基板」が積層される場所を、「貫通電極を有する配線基板もしくは半導体基板上」とする限定、及び、「導電粒子」の数について「多層基板を構成する基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が導電粒子の総数の5%以下」とする限定を削除したものに相当する。
そうすると、上記「第2[理由]2(3)」で述べた点を踏まえれば、本願発明と引用発明とは、以下の点で一致ないし相違する。

(一致点)
「貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在し、
対向する貫通電極が導電粒子により接続される接続構造を有する多層基板。」

(相違点1)
導電粒子に関し、本願発明は「導電粒子が規則的に配置」されるのに対し、引用発明は、その旨特定されていない点。

(相違点2)
接続構造に関し、本願発明は、「貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している」のに対し、引用発明はその旨特定されていない点。

5 相違点に対する判断
(1)相違点1について
上記「第2[理由]2(4)ア」で述べたように、引用発明の「導電粒子」に、引用文献2に記載された「接続されるべき端子部分に対応する位置に導電粒子が選択的に配置する」技術を採用し、相違点1に係る構成とすることは当業者が容易になし得たことである。

(2)相違点2について
上記「第2[理由]2(4)イ」で述べたように、引用発明の「異方性導電膜3b」の絶縁材料として絶縁接着材を採用し、相違点2に係る構成とすることは、当業者が容易になし得たことである。

第4 むすび
以上のとおり、本願の請求項1に係る発明は、特許法29条2項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。

 
審理終結日 2021-05-11 
結審通知日 2021-05-18 
審決日 2021-05-31 
出願番号 特願2016-4538(P2016-4538)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 豊島 洋介  
特許庁審判長 酒井 朋広
特許庁審判官 須原 宏光
畑中 博幸
発明の名称 多層基板  
代理人 特許業務法人田治米国際特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ