ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G06F |
---|---|
管理番号 | 1004628 |
審判番号 | 審判1998-15110 |
総通号数 | 5 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2000-05-26 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 1998-09-24 |
確定日 | 1999-11-01 |
事件の表示 | 平成 3年 特 許 願 第508269号「並列データ処理システム」拒絶査定に対する審判事件〔(平成 7年12月25日出願公告、特公平 7-122866)、特許請求の範囲に記載された請求項の数( 5)〕について、次のとおり審決する。 |
結論 | 原査定を取り消す。 本願の発明は、特許をすべきものとする。 |
理由 |
I、手続きの経緯 本願は、平成2年5月7日の出願である特願平2-117262号を優先権主張の基礎とする国際特許出願PCT/JP91/00604号の、日本国を指定国とする出願であって、平成7年12月25日に出願公告されたところ、松本信雄より特許異議の申立てがあり、この特許異議の申立てが理由あるものとする決定がなされ、その決定の理由に基づいて拒絶査定されたものである。 II、本件発明 本件請求項1〜5に係る発明は、特許法第17条の3の規定により平成11年8月19日付けで提出された手続補正書の記載からみて、その特許請求の範囲に記載されたとおりの 「1、制御の流れが一つで,処理されるデータの流れが複数であるSIMD型の並列データ処理装置と、 制御の流れもデータの流れも複数であるMIMD型の並列データ処理装置と、 これら各並列データ処理装置に接続された共有のバス及びメモリと、前記各並列データ処理装置を前記共有のバス及びメモリにより密結合させ、データ量やデータ処理の複雑さに応じて各々の前記並列データ処理装置に処理を分担させるシステム制御部と、を備え、 前記各々の並列データ処理装置をそれぞれ独立に同時に使用し、前記共有のメモリ内の異なるデ一夕に対して処理を施すハイブリット並列処理を行なうことを特徴とする並列データ処理システム。 2、制御の流れが一つで,処理されるデータの流れが複数であるSIMD型の並列データ処理装置と、 制御の流れもデータの流れも複数であるMIMD型の並列データ処理装置と、 これら各並列データ処理装置に接続された共有のバス及びメモリと、 前記各並列データ処理装置を前記共有のバス及びメモリにより密結合させ、データ量やデータ処理の複雑さに応じて各々の前記並列データ処理装置に処理を分担させるシステム制御部と、を備え、 前記各々の並列データ処理装置を個別に独立に平行動作させ、前記共有のメモリ内の同じデータに対して異なる並列処理を施すハイブリット並列処理を行なうことを特徴とする並列データ処理システム。 3、前記共有のバスは、各々の並列データ処理装 置が独立して使用可能な高速多重バスからなり、前記共有のメモリは、複数のセグメントに分割され各々個別に前記高速多重バスに接続される大容量高速メモリからなり、前記システム制御部は、ユーザプログラムが処理されるデータ処理部と、プログラムが格納されるメモリ部と、処理されるデータが格納されるディスク部と、前記高速多重バスと接続するためのバス接続部と、これらを接続する内部バスとを有してなり、前記各々の並列データ処理装置は、前記高速多重バスとの間でデ-夕の入出力を行なう入出力制御部を有してなることを特徴とする請求の範囲第1項又は第2項記載の並列データ処理システム。 4、連続する一連のデータセット単位に前記各々の並列データ処理装置をパイプライン方式で処理させるハイブリット並列処理を行なうことを特徴とする請求の範囲第1項又は第2項又は第3項記載の並列データ処理システム。 5、画像処理において、画像間または近傍画像間で単純な演算を一様に施す近傍処理を前記SIMD型の並列データ処理装置に、画像全体に対して複雑な演算を施す大局処理を前記MIMD型の並列データ処理装置に分担させることを特徴とする請求の範囲第1項又は第2項又は第3項記載の並列データ処理システム。」 であるものと認められる。 III、引用例記載発明 特許異議申立人が、甲第1号証として提示した 「C.C.Weems他『The ImageUnderstanding Project Second Annual Report』(1989-3)、University of Massachusetts、Computer&InformationScience Depart ment(米)、p.6-15」(以下「引用例1」という。)には、低レベルのCAAPP、中レベルのICAP、高レベルのSPAの各マルチプロセッサから構成される画像理解アーキテクチャが開示されており、「CAAPPとICAPとがバスを介して蓄積メモリに共通に接続される」こと(図1)、「CAAPPがSTMDモード又はローカルSIMDモ一ドで動作し、ICAPは同期MIMDモード又は純粋なMIMDモ一ドで動作する」(第7頁第7行乃至第8行)こと、「CAAPPは、低レベル画像処理のために、1ビットのシリアルプロセッサを512×512の平方グリッド配列に並べたものである。…そのアーキテクチャは、ハードウエアによリサポートされた高速統合フィードバックメカニズムを備えた強調処理に、特に、適応される。CAAPPは、密結合方式によるボトムアップ処理及びトップダウン処理のために、ICAPと通信を行うように設計されている」(第7頁第26行乃至第33行)ことが記載されている。 同じく、甲第2号証として提示した、「高橋義造編『MARUZEN Advanced Technology<電子・情報・通信編>並列処理機構」丸善株式会社 平成元年8月25日発行、pp.74-75』 (以下「引用例2」という。)には、その図2-7(a)を参照して、密結合マルチプロセッサでは、その共有メモリを全てのプロセッサ要素がアクセスできるようになっている旨が記載されている。 同じく、甲第3号証として提示した「富田眞治著『並列計算機構成論』(昭61)(株)昭晃堂発行、p.・53-61」(以下「引用例3」という。)には、主記憶装置について、「主記憶装置は通常多数のバンクに分割され、・・・主記憶バスを多重化し、複数バンクに同時アクセスできるようにすると、より高速アクセスが可能である」(第61頁第4行乃至第20行)と記載されている。 同じく、甲第4号証として提示した[電子通信学会編『電子情報通信ハンドブック第2分冊』(昭和63-3-30)(株)オーム社発行、p.1581」(以下「引用例4」という。)には、「高速処理をめざした計算機では、各段階を並列動作させるパイプライン処理を採用するのが普通である」(第1行乃至第3行)と記載されている。 同じく、甲第5号証として提示した特開平3-250241号公報(以下「引用例5」という。)には、相異なった性質を持つ複数のプロセッサを有する複合プロセッサシステムに関し、その一実施例として、スカラ、ベクトル、複数のデータ処理部を有する並列プロセッサからなる複合プロセッサシステムが記載されている。 同じく、甲第6号証として提示した「電子通信学会編『電子情報通信ハンドブック第2分冊』(昭和63-3-30)(株)オーム社発行、p.1571-1572」(以下「引用例6」という。)には、計算機構成方式の分類として、SIMD(単一命令複数データ流)方式、MIMD(複数命令複数データ流)方式があることが記載されている。 IV、当審の判断 <特許法第29条第2項違反について> 本件請求項1に係る発明と引用例1〜4、6記載のものを対比すると、引用例1〜4、6には、いずれにも本件発明の必須構成要件である、「各並列データ処理装置に接続された共有のバス及びメモリと、前記各並列データ処理装置を前記共有のバス及びメモリにより密結合させ、データ量やデータ処理の複雑さに応じて各々の前記並列デー夕処理装置に処理を分担させるシステム制御部を備え、前記各々の並列データ処理装置をそれぞれ独立に同時に使用し、前記共有のメモリ内の異なるデータに対して処理を施すハイブリット並列処理を行なうこと」は記載されていない。 また、各引用例記載の技術は、個々の基本的考え方を開示しているが、そらを結びつける必然性はないから、引用例1〜4、6を組み合わせても、請求項1に係る発明を構成することは、当業者が容易に想到できない。 本件請求項2に係る発明と引用例1〜4、6記載のものを対比すると、引用例1〜4、6には、本件発明の必須構成要件である、「各並列データ処理装置を前記共有のバス及びメモリにより密結合させ、データ量やデータ処理の複雑さに応じて各々の前記並列データ処理装置に処理を分担させるシステム制御部を備え、前記各々の並列データ処理装置を個別に独立に平行動作させ、前記共有のメモリ内の同じデータに対して異なる並列処理を施すハイブリット並列処理を行なうこと」は記載されていない。 また、各引用例記載の技術は、個々の基本的考え方を開示しているが、そらを結びつける必然性はないから、引用例1〜4、6を組み合わせても、本件請求項2に係る発明を構成することは、当業者が容易に想到できない。 本件請求項3〜5に係る発明は、本件請求項1〜2に係る発明を、技術的に限定するものであるから、上記請求項1〜2に係る発明についての理由と同様の理由により、引用例1〜4、6を組み合わせても、本件請求項3〜5に係る発明を構成することは、当業者が容易に想到できない。 <特許法第29条の2違反について> 本件請求項1〜5に係る発明と引用例5(先願発明)の発明とを対比すると、引用例5の発明は、複数のデータ処理部を有する並列プロセッサからなる複合プロセッサシステムに関するものであって、本件請求項1〜5に係るいずれの発明とも同一ではない。 V、むすび 以上のとおり、本件請求項1〜5に係る発明が引用例1〜4、6記載の発明に基づいて当業者が容易に発明をすることができたものではないし、 また、本件請求項1〜5に係る発明は、引用例5の先願発明と同一ではない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
審決日 | 1999-09-28 |
出願番号 | 特願平3-508269 |
審決分類 |
P
1
8・
121-
WY
(G06F)
|
最終処分 | 成立 |
前審関与審査官 | 広岡 浩平、瀧 廣往、鶴谷 裕二、石井 茂和 |
特許庁審判長 |
森田 信一 |
特許庁審判官 |
山本 穂積 斉藤 操 |
発明の名称 | 並列データ処理システム |
代理人 | 宮園 純一 |