• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G06F
管理番号 1004663
審判番号 審判1996-4989  
総通号数
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1989-10-30 
種別 拒絶査定不服の審決 
審判請求日 1996-04-11 
確定日 1999-10-27 
事件の表示 昭和63年 特 許 願 第100636号「マイクロシーケンサ」拒絶査定に対する審判事件(平成 1年10月30日出願公開、特開平 1-271838)について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 I 手続きの経緯及び本件発明
本件出願は、昭和63年4月22日にされたものであって、請求項に係る発明(以下、「本件発明」という。)は、平成7年8月28日付け、同8年5月13日付け及び同11年1月25日付け各手続補正書により補正された明細書及び図面の記載からみて、「ジャンプ処理の効率改善を図って高速化を達成する」(明細書の発明の詳細な説明の〔概要〕及び〔発明が解決しようとする課題〕の項)ことを発明の目的とし、次の事項を発明の構成とするものである。
「マイクロROMと、現在実行中のアドレスを1増分したコンティニューアドレスを発生する第1のアドレス発生手段と、分岐アドレスが記憶されているジャンプアドレステーブルと、複数の分岐条件信号が入力されると、前記分岐条件信号の組に従って直接にジャンプアドレステーブルを参照し、分岐先アドレスを発生する第2のアドレス発生手段と、前記複数の分岐条件信号を入力し前記分岐条件信号の組に従って分岐が成立するか否かの判定を前記第2のアドレス発生手段における分岐先アドレスの発生と並行して実施する判定手段と、前記判定手段の判定結果に基づいて動作し、通常は前記コンティニューアドレスを選択し、また、分岐成立の場合は前記分岐先アドレスを選択する選択手段と、該選択手段で選択されたコンティニューアドレス若しくは分岐先アドレスに従って、前記マイクロROM内の該当するアドレス内からデータを取り出して出力する出力手段と、を備えたことを特徴とするマイクロシーケンサ」
(なお、明細書の特許請求の範囲には、「…(略)…複数の分岐条件信号が入力されると、前記分岐条件信号に従って…(略)…前記複数の分岐条件信号を入力し前記分岐条件信号に従って…(略)…ジャンプアドレスを選択する…(略)…ジャンプアドレスに従って…(略)…」と記載されているが、明細書及び図面の記載を(平成11年1月25日付け意見書における意見を加味して)総合判断すれば、前記記載は、「…(略)…複数の分岐条件信号が入力されると、前記分岐条件信号の組に従って(略)…前記複数の分岐条件信号を入力し前記分岐条件信号の組に従って…(略)…分岐先アドレスを選択する…(略)…分岐先アドレスに従って…(略)…」と読み替えるのが相当であるから、本件発明の構成については、前掲のとおり認定した。)
II 引用刊行物に記載の発明
1 これに対して、当審において合議の結果平成10年10月23日付けで通知した拒絶理由に引用した特開昭57-211645号公報(昭和57年12月25日特許庁発行、以下、「引用刊行物」という。)には、マイクロプログラムを用いて処理動作するμP制御方式のデータ処理装置におけるμPアドレス制御回路が記載されており、これに関連して、次の各事項が図面と共に記載されている。
▲1▼ 「従来、μP制御方式のデータ処理装置において、μPアドレス生成回路が1つであったため、条件分岐する場合、分岐条件が確定した後、分岐すべきμPアドレスの生成が行なわれていた。そのため、μPがシーケンシャルな動作を行なう場合に比べて、分岐条件が成立した場合のμPのアドレス生成に時間を必要とし、μPの実行サイクルを遅らせる原因となっていた。
本発明は、条件分岐の場合、μPが次に実行するμPアドレスとして現μPアドレスに“+1”したμPアドレスと条件分岐した場合の条件分岐アドレスを別々の独立したμPアドレス生成回路であらかじめ生成し、μPの実行を高速に行なうためのμPアドレス制御回路を有することにより、前記欠点を補うもので以下詳細に説明する。」(1頁右下欄10行〜2頁左上欄4行)
▲2▼ 「第1図は本発明におけるμPアドレス制御部であり、1および2はアドレス生成回路(以下MBCと略称する)であり、3はMSCを制御するμPアドレス制御回路、4はμPの内容を記憶している固定記憶装置(以下CMと略称する)、5はマイクロ命令を一時記憶するマイクロ・インストラクション・レジスタ(以下CMIRと略称する)、6は種々の分岐条件信号をCMIRの所定フィールドと接続される制御信号線8に従って選択する選択回路、7はCMIRの所定フィールドと接続され、後述するMSCのCTLに接続される制御信号線を示す。」(2頁左上欄5行〜15行)
▲3▼ 「第2図はMSCの内部構成を示す図であり、1,2,7は第1図の同一番号と対応し10は制御回路、11はアドレス生成部、12は現在実行中のμPアドレスを保有するμPカウンタ(以下μpCと略称する)、13はANDゲート、14はMSCで生成したμPアドレスをアドレスバス15へ送出するための制御信号線、7は16の制御信号線と共にMSCの動作を制御する制御信号線(以下CTLと略称する)、16はCTL7が条件分岐指定であるときの条件分岐信号(以下CCと略称する)を入力するものである。」(2頁左上欄16行〜右上欄6行)
▲4▼ 「第3図は本発明における実施例であり、1,2,7および9は第1図の同一番号と対応するものであり、17はインバータ回路、18および19はAND回路、20および21はフリップフロップ回路、23はCMIRへマイクロ命令がセットされるのと同じタイミングで信号が送出される制御信号線、24はマイクロ命令がCMIRヘセットされ、そのマイクロ実行サイクルにおける制御信号線9の信号が確定した後、信号が送出される制御信号線、25はMSC1の入力端子OE、26は、MSC1の入力端子CC、27はMSC2の入力端子OE、28はMSC2の入力端子CCに各々接続される制御信号線、15は第2図の同一番号と対応しWIRED-OR結線されており、MSC1、MSC2の出力端子OUTへ接続され、CMに対するアドレスを供給するものである。」(2頁左下欄4行〜19行)
▲5▼ 「本発明は以上述べた回路構成において、μPの実行サイクルをtnとし、さらにtnサイクルを2分割した前半のサイクルをtn′サイクル、後半のサイクルをtn″とし、…(略)…条件分岐する場合はtn′サイクルでMSC1において入力信号CCが条件不成立指定の場合のμPアドレス(即ち、MSC1のμPCに“+1”したアドレス)を生成し、MSC2において入力信号CCが条件成立指定の場合の分岐アドレスを生成し、しかる後、制御信号線9が条件不成立を指示するときは、MSC1の入力端子OEをイネーブルにし、MSC1のアドレス生成部で生成したμpcに“+1”したアドレスを次に実行すべきμPアドレスとして出力し、制御信号線9が条件成立を指示するときは、MSC2の入力端子OEをイネーブルにし、MSC2のアドレス生成部において生成した分岐アドレスを次に実行すべきμPアドレスとして出力する。」(2頁左下欄末行〜右下欄19行)
▲6▼ 「以下CTLからの制御信号が条件分岐指定の場合について詳述する。この場合、tn′サイクルでは、CMIRにマイクロ命令がセットされるのと同一タイミングで制御信号線24を介して、フリップフロップ20のR入力およびフリップフロップ21のS入力に制御信号が引加されると、フリップフロップ20の出力Q“0”は信号をMSC1の入力端子CCに供給し、MSC1ではμpcに“+1”したアドレスの生成を開始する。一方、フリップフロップ21の出力Qは“1”信号をMSC2の入力端子CCに供給し、MSC2では分岐アドレスの生成を開始する。しかる後、制御信号線9の信号が確定し、制御信号線9が“0”であるときはMSClの入力端子OEに“1”信号を送出し、MSC2の入力端子OEに“0”信号を送出しMSC1で生成されたμPアドレス、即ち、MSC1のμpcに“+1”したアドレスを次のμPアドレスとしてCMに送出する。また逆に、制御信号線9が“1”であるときはMSC1の入力端子OEに“0”信号を送出し、MSC2の入力端子OEに“1”信号を送出し、MSC2で生成された分岐アドレスを次のμPアドレスとしてCMに送出する。」(3頁左上欄9行〜右上欄10行)
以上の記載事項から、刊行物1には、分岐条件が成立した場合のμPアドレス生成に要する時間の減少を図ることによってμPの実行を高速に行なうことを発明の目的とし、次の事項を発明の構成とする発明(以下、「引用刊行物に記載の発明」という。)が記載されているということができる。
固定記憶装置4と、現在実行中のμPアドレスに“+1”したアドレスを生成するアドレス生成回路1と、分岐アドレスを生成するアドレス生成回路2と、種々の分岐条件信号を入力し前記分岐条件信号のうちの選択した分岐条件信号に従って分岐条件が成立するか否かの判定を前記アドレス生成回路2における分岐アドレスの生成と並行して実施する(図示されない)手段と、前記手段の判定結果に基づいて動作し、通常は前記“+1”したアドレスを選択し、また、条件成立の場合は前記分岐アドレスを選択する(アドレス生成回路1及び2のそれぞれに設けられたANDゲート13を主要素とする)手段と、該手段で選択された“+1”したアドレス若しくは分岐アドレスに従って、前記固定記憶装置4内の該当するアドレス内からμPを取り出して出力する(CMIR5を含む)手段と、を備えた装置
III 本件発明と引用刊行物に記載の発明との対比
1 引用刊行物に記載の発明の目的は、要するに、分岐処理の効率改善を図ることよりマイクロプログラムの実行の高速化を達成することであるから、この点において、本件発明の目的と引用刊行物に記載の発明の目的とは一致する。
2 また、本件発明の構成と引用刊行物に記載の発明の構成とを対比すると、本件発明の「マイクロROM」、「第1のアドレス発生手段」、「選択手段」及び「出力手段」は、それぞれ、引用刊行物に記載の発明の「固定記憶装置4」、「アドレス生成回路1」、「(アドレス生成回路1及び2のそれぞれに設けられたANDゲート13を主要素とする)手段」及び「(CMIR5を含む)手段」と同義であり、本件発明の「第2のアドレス発生手段」と引用刊行物に記載の発明の「アドレス生成回路2」及び本件発明の「判定手段」と引用刊行物に記載の発明の「(図示されない)手段」とは、それぞれ、“分岐先アドレスを発生する分岐先アドレス発生手段”及び“複数の分岐条件信号を入力し前記分岐条件信号に従って分岐が成立するか否かの判定を分岐先アドレス発生手段における分岐先アドレスの発生と並行して実施する分岐成否判定手段”である点で等価であり、また、引用刊行物に記載の発明の装置は、全体として、マイクロプログラムの実行順序を制御するもの、即ち、本件発明の表現を借りれば、「マイクロシーケンサ」に他ならないものである。
3 よって、両者は、構成上、
マイクロROMと、現在実行中のアドレスを1増分したコンティニューアドレスを発生する第1のアドレス発生手段と、分岐先アドレスを発生する第2のアドレス発生手段と、複数の分岐条件信号を入力し前記分岐条件信号に従って分岐が成立するか否かの判定を前記第2のアドレス発生手段における分岐先アドレスの発生と並行して実施する分岐成否判定手段と、前記分岐成否判定手段の判定結果に基づいて動作し、通常は前記コンティニューアドレスを選択し、また、分岐成立の場合は前記分岐先アドレスを選択する選択手段と、該選択手段で選択されたコンティニューアドレス若しくは分岐先アドレスに従って、前記マイクロROM内の該当するアドレス内からデータを取り出して出力する出力手段と、を備えたマイクロシーケンサ
である点で一致し、次のア及びイの点で相違する。
<相違点>
ア 本件発明が、分岐アドレスが記憶されているジャンプアドレステーブルを備えると共に、分岐先アドレス発生手段は、複数の分岐条件信号が入力されると、前記分岐条件信号の組に従って直接にジャンプアドレステーブルを参照し、分岐先アドレスを発生するものであるのに対して、引用刊行物に記載の発明が、前記ジャンプアドレステーブルを備えず、したがってまた、分岐先アドレス発生手段は、単に、分岐アドレスを生成するというに留まるものである点
イ 分岐成否判定手段における判定が、本件発明では、入力した複数の分岐条件信号の組に従って行なわれるものであるのに対して、引用刊行物に記載の発明では、入力した複数の分岐条件信号のうちの選択した分岐条件信号に従って行なわれるものである点
IV 相違点についての判断
1 相違点アについて
(1)マイクロシーケンサにおいて、分岐アドレスが記憶されているジャンプアドレステーブルを備えると共に、複数の分岐条件信号が入力されると、該分岐条件信号の組に従って直接に前記ジャンプアドレステーブルを参照し、分岐先アドレスを発生するようにすることは、特開昭59-33550或いは同61-80429各号公報に記載されているように、当業者に周知のことであるから、引用刊行物に記載の発明において、分岐アドレスが記憶されているジャンプアドレステーブルを備えると共に、分岐先アドレス発生手段を、複数の分岐条件信号が入力されると、該分岐条件信号の組に従って直接に前記ジャンプアドレステーブルを参照し、分岐先アドレスを発生するように構成することは、当業者が容易に為し得た構成変更に相当する。
(2)また、引用刊行物に記載の発明において、前記のように構成することによる効果も、当業者の予測の範囲のものに過ぎない。
(3)したがって、この点の相違は、格別のものではない。
2 相違点イについて
(1)マイクロシーケンサにおいて、入力した複数の分岐条件信号の組に従って分岐が成立するか否かを判定するようにすることは、特開昭56-80747、同59一33550、同60-24643或いは同60-209837各号公報に記載されているように、当業者に周知のことであるところ、そもそも、マイクロシーケンサにおいて、入力した複数の分岐条件信号の組に従って分岐が成立するか否かの判定を行なうようにするか、又は、入力した複数の分岐条件信号のうちの選択した分岐条件信号に従って分岐が成立するか否かの判定を行うようにするかは、当業者が必要に応じて適宜に選択し得る設計事項の範囲に属する事柄であるから、引用刊行物に記載の発明において、分岐成否判定手段における判定を、入力した複数の分岐条件信号の組に従って行なうようにすることは、当業者が容易に為し得た設計変更に相当する。
(2)また、引用刊行物に記載の発明において、前記のようにすることによる効果も、当業者の予測の範囲のものに過ぎない。
(3)したがって、この点の相違も、格別のものではない。
V 結び
以上のとおりであって、前記各相違点は、いずれも、格別のものではなく、また、これらの相違点を組み合わせても、格段の効果が生じるものでもないから、本願発明は、当業者が引用刊行物に記載の発明に基づいて容易に発明をすることができたものであって、特許法第29条第2項の規定により特許を受けることができないものである。
よって、結論のとおり審決する。
 
審理終結日 1999-08-06 
結審通知日 1999-08-20 
審決日 1999-09-06 
出願番号 特願昭63-100636
審決分類 P 1 8・ 121- WZ (G06F)
最終処分 不成立  
前審関与審査官 斉藤 操廣瀬 文雄  
特許庁審判長 丸山 光信
特許庁審判官 大橋 隆夫
橋本 正弘
発明の名称 マイクロシーケンサ  
代理人 有我 軍一郎  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ