ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 全部申し立て 2項進歩性 H01L 審判 全部申し立て 1項3号刊行物記載 H01L |
---|---|
管理番号 | 1005143 |
異議申立番号 | 異議1998-76188 |
総通号数 | 5 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許決定公報 |
発行日 | 1996-08-30 |
種別 | 異議の決定 |
異議申立日 | 1998-12-25 |
確定日 | 1999-09-22 |
異議申立件数 | 1 |
事件の表示 | 特許第2770851号「半導体集積回路」の請求項1ないし9に係る特許に対する特許異議の申立てについて、次のとおり決定する。 |
結論 | 特許第2770851号の請求項1、3、8に係る特許を取り消す。 同請求項2、4ないし7、9に係る特許を維持する。 |
理由 |
(1)手続の経緯 本件特許第2770851号の発明は、平成7年12月15日に出願(国内優先権主張平成6年12月15日)され、平成10年4月17日に設定登録され、その後、平成10年12月25日に渡辺正之より特許異議申立がなされ、平成11年4月6日付で取消理由通知をし、それに対して平成11年6月25日付で特許異議意見書が提出されたものである。 (2)本件発明 本件発明は、特許請求の範囲請求項1〜9に記載された下記のとおりのものである。 【請求項1】高速動作が必要とされる高速動作回路部と、これよりも遅い速度での動作が許される低速動作回路部とを備える半導体集積回路において、前記低速動作回路部を立ち上がり時間及び立ち下がり時間の遅い素子で構成したことを特徴とする半導体集積回路。 【請求項2】請求項1記載の半導体集積回路において、低速動作回路部を構成する素子を高速動作回路部を機成するMOSトランジスタよりもチャネル長の長いMOSトランジスタで構成してなることを特徴とする半導体集積回路. 【請求項3】請求項1記載の半導体集積回路において、低速動作回路部を構成する素子に供給するバイアス電圧を高速動作回路部を構成する素子に供給するバイアス電圧よりも低電圧としてなることを特徴とする半導体集積回路。 【請求項4】請求項1記載の半導体集積回路において、低速動作回路部を構成する素子の出力にキャパシタンス(寄生容量)を持たせることにより、該低速動作回路部を構成する素子が高速動作回路部を構成する素子よりもオンオフ動作が遅く遮断周波数が低い素子からなることを特徴とする半導体集積回路。 【請求項5】請求項4記載の半導体集積回路において、更に信号出力を制御する制御入力端子を備え、該制御入力端子のトランジスタのキャパシタンス(寄生容量)を、回路を構成する素子のキャパシタンス(寄生容量)よりも大きく形成してなることを特徴とする半導体集積回路。 【請求項6】請求項4記載の半導体集積回路において、高速動作する素子をウェハーの外側に配置することにより、高速動作する信号がつくるループを最短にすることによって形成してなることを特徴とする半導体集積回路。 【請求項7】シリアル信号をパラレル信号に変換した上で信号処理を行う半導体集積回路において、パラレル信号を処理する回路部を構成する素子をシリアル信号を処理する回路部を構成する素子であるMOSトランジスタよりもチャネル長の長いMOSトランジスタで構成してなることを特徴とする半導体集積回路。 【請求項8】シリアル信号をパラレル信号に変換した上で信号処理を行う半導体集積回路において、パラレル信号を処理する回路部を構成する素子に供給するバイアス電圧をシリアル信号を処理する回路部を構成する素子に供給するバイアス電圧よりも低電圧としてなることを特徴とする半導体集積回路。 【請求項9】シリアル信号をパラレル信号に変換した上で信号処理を行う半導体集積回路において、パラレル信号を処理する回路部を構成する素子の出力のキャパシタンス(寄生容量)をシリアル信号を処理する回路部を構成する素子の出力のキャパシタンス(寄生容量)よりも大きく形成してなることを特徴とする半導体集積回路。 (3)申立の理由の概要 申立人は、甲第1号証(特開平4-213213号公報)、甲第2号証(特開平5-343649号公報)、甲第3号証(「CMOS回路の使い方(I)」工業調査会1988年1月20日発行)、参考資料1(特開平2-174259号公報)、参考資料2(特開平2-270372号公報)、参考資料3(特開平4-288865号公報)及び参考資料4(特開平5-343648号公報)を提示し、特許請求の範囲請求項1〜3に係る発明は甲第1号証、甲第2号証または参考資料1〜4記載の発明と同一であるから、特許法第29条第1項第3号の規定により特許を受けることができず.また特許請求の範囲請求項1〜9に係る発明は甲第1号証〜甲第3号証または参考資料1〜4記載の発明に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることかできないものであり、また、特許請求の範囲請求項1の記載に不備があるから、特許法第36条第4項に規定する要件を満たしておらず、特許を取り消すべきである旨主張する。 (2)判断 イ)請求項1に係る発明について 当審において通知した取消理由において引用した刊行物(上記参考資料3)には、「【0009】【実施例】実施例1.以下、この発明の一実施例を図について説明する。図1はCMOSゲートアレイに適用した例であり、1、2、3、5、6は図3の従来例に示した1、2、3、5、6と同様であるので、説明を省略する。4は第3の電源電圧供給ラインである。【0010】又、7aは電源を第1の電源電圧供給ライン2から供給させて動作している内部領域、7bは同様に電源を第3の電源電圧供給ラインから供給させて動作している内部領域である。【0011】次に動作について説明する。第1の電源電圧供給ライン2、第2の電源電圧供給ライン3、第3の電源電圧供給ライン4へは、外部からそれぞれ電位を与えるが、このとき、第1の電源電圧供給ライン2、第2の電源電圧供給ライン3は通常通りそれぞれ5Vと0Vを供給する。そして、第3の電源電圧供給ライン4へは、第1の電源電圧供給ライン2に供給している電位よりも低い電位、例えば3Vを供給する。【0012】第1の電源電圧供給ライン2に接続されている内部領域7aは、電源電圧5Vで動作し、第3の電源電圧供給ライン4に接続されている(「。」は誤り)内部領域7bは電源電圧3Vで動作する。【0013】内部回路構成領域6内に構成されている回路は、電源電圧が高い程、各セルの遅延時間は短くなり(すなわち高速になり)、逆に消費電力は大きくなる。又、電源電圧が低い程、各セルの遅延時間は長くなり(すなわち低速になり)、逆に消費電力は小さくなる。【0014】そこで、内部回路のうち、消費電力を大きくしてでも高速動作を必要とするセル部分には高い電源電圧を供給し、逆に動作速度を下げることの可能なセル部分に対しては低い電源電圧を供給し、ICチップ1全体としての消費電力を低減することが可能となる。」(第2頁右欄第1〜32行)が図1と共に記載されている。ところで、周知技術(上記甲第3号証記載の技術)によれば、パルスの立ち上がり、立ち下がり時間は電源電圧に依存するものである。すなわち、上記甲第3号証の第55頁(3・20)式によればパルスの立ち下がり時間tfは電源電圧V。に反比例し、上記式の下行の文章によれば立ち上がり時間trも同様である。なお、第54頁図3.18によればCMOSインバータにおいてPMOSが導通状態の時COUTが電源電圧まで充電され、充電が停止した時点においては出力端子電圧は電源電圧となっているから、VOを電源電圧と見ることに誤りはない。してみると、上記刊行物には、高速動作が必要とされる内部領域7a(請求項1に係る発明の高速動作回路部に相当する)と、これよりも遅い動作速度での動作が許される内部領域7b(請求項1に係る発明の低速動作回路部に相当する)とを備えたディジタル集積回路装置(請求項1記載に係る半導体集積回路に相当する)において、内部領域7bを立ち上がり時間及び立ち下がり時間の遅い素子で構成したディジタル集積回路装置が記載されているものと認められる。したがって、請求項1係る発明は上記刊行物記載の発明と同一である。 ロ)請求項3に係る発明について 上記刊行物記載の発明は上述のとおりである。請求項3に係る発明と上記刊行物記載の発明とを対比すると、両者は高速動作が必要とされる高速動作回路部と、これよりも遅い速度での動作が許される低速動作回路部とを備える半導体集積回路において、前記低速動作回路部を立ち上がり時間及び立ち下がり時間の遅い素子で構成したことを特徴とする半導体集積回路の点で一致するが、低速回路素子及び高速回路素子に供給されるのが、請求項3に係る発明においてはバイアス電圧であるのに対して、上記刊行物記載の発明においては電源電圧である点で一応相違するものと認められる。ところでバイアス電圧とは所定の動作を得るために回路素子に加えられる直流電圧であるから、バイアス電圧とは電源電圧の一種と見ることができる。そして請求項3に係る発明において回路素子に加える電圧として電源電圧の一種であるバイアス電圧に限定した意義は全く認められないから、この相違点は実質的な相違点とは認められない。したがって、請求項3に係る発明は上記刊行物記載の発明と同一である。 ハ)請求項8に係る発明について 上記刊行物記載の発明は上述のとおりである。請求項8に係る発明と上記刊行物記載の発明とを対比する。ところで、請求項8に係る発明においてシリアル信号をパラレル信号に変換する回路部は高速動作回路部に一種であり、パラレル信号を処理する回路部は低速動作回路部の一種であるから、両者は高速動作が必要とされる高速動作回路部と、これよりも遅い速度での動作が許される低速動作回路部とを備える半導体集積回路において低速動作回路部を構成する素子に供給するバイアス電圧を高速動作回路部を構成する素子に供給するバイアス電圧よりも低電圧としてなることを特徴とする半導体集積回路の点で一致するが、高速動作回路部及び低速動作回路部が、請求項8に係る発明においてはシリアル信号をパラレル信号に変換する回路部及びパラレル信号を処理する回路部であるのに対して、上記刊行物記載の発明においては特に規定していない点で相違するものと認められる。シリアル信号をパラレル信号に変換する回路部及このびパラレル信号を処理する回路部の組合せは周知であり、上記刊行物記載の発明において高速動作回路部及び低速動作回路部の組合せとして周知のシリアル信号をパラレル信号に変換する回路部及このびパラレル信号を処理する回路部の組合せを採用することに格別の創意工夫を必要としない。したがって、上記相違点は当業者が容易に想到し得たことと認められる。なお、電磁放射は電流の変化が大きければ大きい程大きくなるものであるから、立ち上がり時間及び立ち下がり時間の遅い回路は早い回路に比べて発生する電磁放射が少なくなることは当業者が当然予測し得ることである。 ニ)その他の請求項に係る発明について 甲第1号証には、高速動作が必要とされる第1の回路部11と、これよりも遅い動作速度での動作が許される第2の回路部12とを備えたディジタル集積回路装置において、低速動作回路を立ち上がり時間及び立ち下がり時間の遅い素子で構成したディジタル集積回路装置が記載されており、甲第2号証には、トランジスタのチャネル長の異なる2種類のベーシックセルを用意し、動作周波数が低く、遅延値を多く取りたいセルをトランジスタのチャネル長の長いベーシックセルを用いて形成することが記載されており、甲第3号証には、立ち上がり時間及び立ち下がり時間が出力容量に比例することが記載されているが、立ち上がり時間及び立ち下がり時間がトランジスタのチャネル長に比例する点については、当該原理を見出すために上記甲第3号証記載の式を特定の目的を持って組み合わせたりするという操作を行っており、上記の原理が直ちに甲第3号証の記載から見いだせるものではない。よって、甲第3号証からは、立ち上がり時間及び立ち下がり時間がトランジスタのチャネル長に比例する点が分かるとする異議申立人の主張は採用できない。参考資料1には、大多数を占める第1基本単位セルと第1基本単位セルのトランジスタとチャネル長の異なる第2基本単位セルよりなるCMOSゲートアレイが、参考試料2には、第1の極性の複数のMOSFET及び第2の極性の複数のMOSFETからなり、第2の極性のMOSFETの少なくとも1個以上のMOSFETが他のMOSFETとチャネル長が異なるベーシックセルからなるゲートアレイか、参考資料3には、上記刊行物記載の技術が、参考資料4には、互いに異なる電源電圧が印加される第1導電型の第1の基板及び第2の基板を互いに分離することによって2つの電源間で基板を通して不所望な電流が流れないようにしたことがそれぞれ記載されている。しかしながら、上記甲各号証及び各参考資料には、低速回路の立ち上がり時間及び立ち下がり時間を遅い素子で構成するために該素子であるMOSトランジスタのチャネル長を高速動作回路部の素子であるMOSトランジスタのチャネル長よりも長くした点(請求項2、7に係る発明の構成要件)及び低速回路の立ち上がり時間及び立ち下がり時間を遅い素子で構成するために該素子の出力に寄生容量を持たせる点(請求項4、5、6、9に係る発明の構成要件)は記載も示唆もなく、また上記甲各号証及び各参考資料記載のものを組み合わせて容易に想到し得るものでもない。 なお、請求項1の記載において立ち上がり時間及び立ち下がり時間が「遅い」の意味するところは、本件明細書の記載から見て高速動作回路部の素子のそれと比べて「遅い」とするのが相当であるから、請求項1の記載に不明な点はない。 (3)むすび 以上のとおりであるから、請求項1、3に係る発明は特許法第29条第1項第3号の規定に違反して特許がなされたものであり、請求項8に係る発明は同法第29条第2項の規定に違反して特許がなされたものであるから、同法第113条第1項第2号に該当する。 また、本件請求項2、4、5、6、7、9に係る発明については、他に特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。 |
異議決定日 | 1999-08-03 |
出願番号 | 特願平7-327176 |
審決分類 |
P
1
651・
121-
ZC
(H01L)
P 1 651・ 113- ZC (H01L) |
最終処分 | 一部取消 |
前審関与審査官 | 池渕 立 |
特許庁審判長 |
今野 朗 |
特許庁審判官 |
橋本 武 加藤 浩一 |
登録日 | 1998-04-17 |
登録番号 | 特許第2770851号(P2770851) |
権利者 | 日本電気株式会社 |
発明の名称 | 半導体集積回路 |
代理人 | 河合 信明 |
代理人 | 京本 直樹 |
代理人 | 福田 修一 |