ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 一部申し立て 2項進歩性 H01L |
|---|---|
| 管理番号 | 1007338 |
| 異議申立番号 | 異議1998-75276 |
| 総通号数 | 7 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許決定公報 |
| 発行日 | 1995-08-18 |
| 種別 | 異議の決定 |
| 異議申立日 | 1998-10-28 |
| 確定日 | 1999-09-06 |
| 異議申立件数 | 1 |
| 訂正明細書 | 有 |
| 事件の表示 | 特許第2746100号「半導体装置の製造方法」の請求項2ないし3に係る特許に対する特許異議の申立てについて、次のとおり決定する。 |
| 結論 | 訂正を認める。 特許第2746100号の請求項2ないし3に係る特許を維持する。 |
| 理由 |
(1)手続の経緯 特許出願 平成 6年 2月 8日 特許権設定登録(第2746100号) 平成10年 2月13日 特許異議の申立て (申立人セイコーエプソン株式会社) 平成10年10月28日 取消理由通知 平成11年 4月23日 訂正請求 平成11年 7月19日 (2)訂正の適否 (2-1訂正発明) 上記訂正請求は、特許請求の範囲の請求項2を減縮するものであり、明らかに特許請求の範囲の減縮を目的としたものである。他の訂正事項は、明りょうでない記載の釈明を目的としたものである。そして、それらの訂正事項は実質上特許請求の範囲を拡張・変更するものでもなく、また願書に添付された明細書記載の範囲内である。 訂正明細書の特許請求の範囲請求項1乃至3に係る発明(以下、訂正発明1、訂正発明2、訂正発明3という)は、訂正請求の特許請求の範囲請求項1、2、3に記載されたとおりの次のものである。 「【請求項1】 シリコン基板上の拡散領域に不純物を導入する工程とNチャネル拡散領域のみにシリコンイオンを注入する工程と窒素雰囲気中又は酸化性雰囲気で熱処理を施す工程と高融点金属膜を全面に形成する工程と高融点金属シリサイドを形成するための熱処理工程を含むことを特徴とする半導体装置の製造方法。 【請求項2】 シリコン基板上の拡散領域に不純物を導入してNチャネル拡散領域と、Pチャネル拡散領域を形成した後、シリコンイオンを注入し、酸化性雰囲気で熱処理を施す工程と高融点金属膜を全面に形成する工程と高融点金属シリサイドを形成するための熱処理工程を含むことを特徴とする半導体装置の製造方法。 【請求項3】 Nチャネル領域にN型不純物としてヒ素を注入してNチャネル拡散領域を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。」 (2-2)独立特許要件について (2-2-1取消理由及び異議申立の概要) 上記取消理由は「本件特許発明2、3は甲第1号証(特開昭61-224414号公報)記載の発明と同一の発明であるから、取り消されるべきであるというものである。 異議申立人セイコーエプソン株式会社は、上記の甲第1号証、甲第2号証(特開平2-237024号公報)、甲第3号証(特開平3-21015号公報)を提出し、本件特許の請求項2及び3に係る発明は、甲第1号証乃至甲第3号証に記載された発明に基づいて当業者が容易に発明をすることができたものであり、取り消されるべきと主張している。 (2-2-2独立特許要件の判断) (2-2-2-1甲号証記載の発明) 甲第1号証には、「まず、P型シリコン基板11表面に選択酸化法によりフィールド酸化膜(素子分離絶縁膜)12を形成した後、通常の工程に従い、フィールド酸化膜12で囲まれた素子領域にゲ一ト酸化膜13を介してゲート電極14を形成した(第1図(a)図示)。次に、ゲート電極14をマスクとしてヒ素をイオン注入することによりN+型ソース、ドレイン領域15、16を形成した。つづいて、850℃で熱酸化を行った後、ソース、ドレイン領域15、16上の熱酸化膜のみをエッチオフし、ゲート電極14の表面に熱酸化膜17を形成した(同図(b)図示)。次いで、全面に膜厚500ÅのTi膜を蒸着し、700℃で数十秒アニールしてソース、ドレイン領域15、16表面のTiのみをTiシリサイド18に変換した後、アンモニアと過酸化水素との混合液で未反応のTiを除去した。」(第2頁右下欄第16行から第3頁左上欄第12行)と記載されている。 してみると、引用例1には、シリコン基板上の拡散領域に不純物を導入する工程、後に熱酸化膜を形成する(熱酸化処理を施す)工程、高融点金属膜を全面に形成する工程、高融点金属シリサイドを形成するための熱処理工程を含む半導体装置の製造方法が記載されている。 甲第2号証には、「本発明は、アモルファス、多結晶、単結晶シリコン、高融点金属、またはそのシリサイド中において、V族の不純物(Sb、Aｓ、P等)元素と電気陰性度の高い不純物元素またはハロゲン元素不純物(F,O,Cl,Bｒ,S,I,N等)とが共有結合またはイオン結合等を形成し、V族の不純物元素が格子間シリコンをトラップするのを回避するため、格子間シリコンによって生ずる増速拡散や格子間シリコン型の2次欠陥を抑制するものと考えられる。」(第5頁左上欄第13行目〜右上欄第2行目)と記載されている。即ち、シリコン中に、砒素などを注入した後に、酸素を導入し、アニールすることが示されている。 甲第3号証には、「特に不純物拡散領域(…)上や多結晶シリコンにてなるゲート電極上にシリサイドを自己整合的に形成して低抵抗化を図る」(第1頁左下欄第20行から右下欄第3行)ことが記載され、 「(B)次に、第2図に示されるように、NチャネルMOSトランジスタをLDD構造とするために、Nチャネル領域にゲート電極5をマスクとしてN型不純物、例えばリンを低濃度に注入し、低濃度拡散領域6aを形成する。その後、ゲート電極側面に絶縁物の側壁8を形成し、Nチャネル領域にN型不純物、例えば砥素を高濃度に注入して高濃度拡散領域6を形成する。その後、拡散領域6a、6の不純物を活性化し、適当な接合深さとするために1000℃で30分程度の熱処理を施す。 その後、Pチャネル領域にP型の不純物、例えばボロンを高濃度に注入して900℃で30分程度の熱処理を施して適当な接合深さのP型拡散領域7を形成する。 (C)次に、第3図に示されるように、全面に高融点金属膜としてチタン膜9をスパッタリング法などの方法によって400〜1000Åの厚さに形成する。 そして、全面にAｒイオン10を50〜180KeVで1×1015〜1×1016/cm2程度注入する。この注入エネルギーであれば、Aｒイオン10はチタン膜9を透過してシリコン基板1との界面に到達し、その界面を混合する。 次にチタンシリサイド層を形成するために、例えばランプアニール法により600〜650℃で30〜120秒程度の熱処理を施し、拡散領域6,7上とゲート電極5上にシリサイド層TiSiを形成する。 未反応のチタン膜を除去するために、H2O2とNH4OHの混合液によって未反応チタンを選択的に除去する。 (D)その後、700〜800℃程度で熱処理を施すと、第4図に示されるような拡散領域6,7上とゲート電極5上に均一なシリサイド層TiSi2が選択的に形成された状態となる。」(第2頁右下欄第15行目〜第3頁右上欄第9行目)と記載されている。 即ち、N型拡散領域6を形成し、P型拡散領域7を形成し、チタン膜9をスパッタリング法で形成し、全面にAｒイオン10を注入し、熱処理を施し、拡散領域6,7上とゲート電極5上にシリサイド層TiSiを形成することが記載されている。 (2-2-2-2訂正発明との対比) 引用例1のものは、酸化処理はあるが、シリコンイオン注入より、原子空孔を埋めることの示唆はない。 引用例2のものは、ハロゲン元素不純物の酸素と砒素との存在を示唆するが、シリコンイオン注入より、原子空孔を埋めることの示唆はない。 引用例3のものは、Aｒイオン10を注入し、熱処理を施し、拡散領域6,7上とゲート電極5上にシリサイド層TiSiを形成することが記載されているが、シリコンイオンによる原子空孔を埋めることの示唆はない。 したがって、上記甲第1、2、3号証には、訂正発明2の構成である「シリコン基坂上の拡散領域に不純物を導入してNチャネル拡散領域と.Pチャネル拡散領域を形成した後、シリコンイオンを注入し、酸化性雰囲気で熱処理を施す工程」の記載はない。そして、この構成により両チャネル拡散上で均一な膜厚を有するチタンシリサイド膜を形成できるという顕著な効果を奏する。 (2-2-3)独立特許要件のまとめ よって、訂正発明2は、甲第1号証記載の発明と同一ともいえず、また甲第1号証乃至甲第3号証を組み合わせて容易に発明をすることができたとすることもできない。 又、訂正発明3は訂正請求の特許請求の範囲請求項1及び訂正発明2を引用したものであり、訂正発明2と同様に甲第1号証記載の発明と同一ともいえず、また甲第1号証乃至甲第3号証を組み合わせて容易に発明をすることができたとすることもできないので、訂正発明2及び3は、独立して特許を受けることができるものである。 なお、訂正請求の特許請求の範囲請求項1は、変更がない。 (2-3)訂正の可否のまとめ よって、上記平成11年7月19日付け訂正請求を認める。 (3)異議申立理由について 上記(2-2)独立特許要件についてで検討したように、特許異議申立ての理由及び証拠によっては本件発明の特許を取り消すことはできない。 (4)まとめ また、他に本件発明に係わる特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。 |
| 発明の名称 |
(54)【発明の名称】 半導体装置の製造方法 (57)【特許請求の範囲】 【請求項1】 シリコン基板上の拡散領域に不純物を導入する工程とNチャネル拡散領域のみにシリコンイオンを注入する工程と窒素雰囲気中又は酸化性雰囲気で熱処理を施す工程と高融点金属膜を全面に形成する工程と高融点金属シリサイドを形成するための熱処理工程を含むことを特徴とする半導体装置の製造方法。 【請求項2】 シリコン基板上の拡散領域に不純物を導入してNチャネル拡散領域と、Pチャネル拡散領域を形成した後、シリコンイオンを注入し、酸化性雰囲気で熱処理を施す工程と高融点金属膜を全面に形成する工程と高融点金属シリサイドを形成するための熱処理工程を含むことを特徴とする半導体装置の製造方法。 【請求項3】 Nチャネル領域にN型不純物としてヒ素を注入してNチャネル拡散領域を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。 【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体装置の製造方法に関し、特に、Pチャネル拡散領域上とNチャネル拡散領域上で均一な膜厚を有するシリサイド形成を行なうための工程を有する半導体装置の製造方法に関する。 【0002】 【従来の技術】CMOS型半導体装置が高集積化されてくると、それにつれて接合深さも浅くなり、不純物拡散層抵抗が増加し、高速性を有する半導体装置の製造の妨げになっている。そこで、拡散層上や多結晶シリコンのゲート電極上に高融点金属シリサイド膜を自己整合的に形成するサリサイド技術が用いられている。サリサイド技術における高融点金属シリサイド膜を形成する方法としては、図4(a)に示すように、通常のCMOS半導体装置製造プロセスに従って、ゲート酸化膜(4)とポリシリコン(5)からなるゲート電極とLDD構造を形成する。次に、図4(b)に示すように、Pチャネル領域をマスクで覆った後、Nチャネル領域(8)にポリシリコン(5)をマスクとしてN型不純物、例えばヒ素を注入する。 【0003】次に、図4(c)に示すように、Nチャネル領域をマスクで覆った後、Pチャネル領域(9)にポリシリコン(5)をマスクとしてP型不純物、例えばフッ化ボロンを注入する。その後、図5(d)に示すように、全面に高融点金属としてのチタン膜(10)をスパッタリング法にて形成した後、窒素雰囲気中で第1熱処理を施しNチャネル拡散領域(8)上、Pチャネル拡散領域(9)上で同時にシリサイド反応を起こす。その後、余剰Tiエッチ後第2熱処理を施し、Nチャネル拡散領域(8)上、Pチャネル拡散領域(9)上、ポリシリコン(5)上にチタンシリサイド膜(11)を形成する(図5(e))。この方法を基本として、より良いCMOS半導体装置の製造のために、種々のシリサイド形成方法が提案されている。 【0004】特開平3-21015では、リーク電流の発生といった接合特性劣化の防止、最適な接合深さの形成、横方向へのシリサイド形成防止のために、スパッタリングされた高融点金属膜とシリコン基板界面にアルゴン又はシリコンイオンをイオン注入して界面を混合する方法を提供している。即ち、図6(a)が示すように通常のCMOS半導体装置製造プロセスに従って、Pチャネル領域とNチャネル領域を有するLDD構造を持ったMOS構造を形成する。Pチャネル拡散領域(9)、Nチャネル拡散領域(8)を形成する際には、各々異なった条件の熱処理を施す。次に、図6(b)に示すように全面に高融点金属膜としてのチタン膜(10)をスパッタリング法にて形成した後、全面にアルゴンを飛程がチタン膜(10)とシリコン基板(1)の界面となるようにチタン膜(10)を通してイオン注入を行なう。 【0005】その後、図6(c)に示すようにチタンシリサイド膜を形成するために、ランプアニール法にて600〜650℃で第1熱処理を施し、未反応チタン膜除去後700〜800℃で第2熱処理を行ない、Pチャネル拡散領域(9)、Nチャネル拡散領域(8)ならびにポリシリコン(5)上にチタンシリサイド膜(11)を形成する。その後、従来のプロセスに従って、層間絶縁膜を形成し、コンタクトホールを開孔し、メタル配線、保護膜を形成する。 【0006】 【発明が解決しようとする課題】従来の方法では、同一条件で熱処理を行なった場合、Pチャネル拡散層とNチャネル拡散層上で形成されるチタンシリサイド膜厚が異なるといった欠点がある。すなわち、Nチャネル拡散層では通常高濃度のヒ素がドープされており、その結果シリサイド反応ヾ%ヾ孚■薄膜のチタンシリサイド膜が形成される。一方、Pチャネル拡散層にドープされているボロンのシリサイド反応に及ぼす影響は小さく、厚膜のチタンシリサイドが形成される。このように両チャネル拡散層上で異なった膜厚のチタンシリサイドが形成されることは、CMOS半導体装置の性能に種々の悪影響を及ぼす。 【0007】例えば、薄膜のチタンシリサイドが形成されているNチャネル拡散層上では、層間絶縁膜リフロープロセスにおいて、チタンシリサイド自身の凝集が発生し、拡散層抵抗の上昇を引き起こす。厚膜のチタンシリサイド形成されているPチャネル拡散層では、接触抵抗の増大によるオン電流の低下が生じる。一方、特開平3-21015では、Pチャネル拡散領域形成とNチャネル拡散領域形成で別の条件で熱処理を施しており、不純物分布の制御を困難にしていると同時にプロセス工程の増大を引き起こしている。また、形成されたチタンシリサイド膜厚が均一に形成されているかどうかは言及されていない。そこで本発明では、同一条件で熱処理を行なった場合、両チャネル拡散層上で均一な膜厚を有するチタンシリサイド膜を形成し、上記問題を解決する方法を提供することにある。 【0008】 【課題を解決するための手段】本発明は、シリコン基板上の拡散領域に不純物を導入する工程とNチャネル拡散領域のみにシリコンイオンを注入する工程と窒素雰囲気中又は酸化性雰囲気で熱処理を施す工程と高融点金属膜を全面に形成する工程と高融点金属シリサイドを形成するための熱処理工程を含むことを特徴とする半導体装置の製造方法である。また、シリコン基板上の拡散領域に不純物を導入した後に酸化性雰囲気で熱処理を施す工程と高融点金属膜を全面に形成する工程と高融点金属シリサイドを形成するための熱処理工程を含むことを特徴とする半導体装置の製造方法である。さらに、Nチャネル領域にN型不純物としてヒ素を注入してNチャネル拡散領域を形成することを特徴とする半導体装置の製造方法である。 【0009】 【作用】本発明においては、拡散領域にシリコンイオンを注入し、酸化性雰囲気または窒素雰囲気中で熱処理することにより、過剰なシリコン原子がNチャネル拡散領域に注入されているため、熱処理時に原子空孔を埋めることによって、複合欠陥の形成を抑制することができる。そのため、Nチャネル拡散領域上のチタンシリサイド反応抑制が緩和され、通常の方法よりも膜厚のチタンシリサイドを形成することができるものである。また、シリコンイオンの注入は、Nチャネル領域において、熱処理時に原子空孔を埋めることによって、複合欠陥の形成を抑制することができるもので、同一条件で熱処理を行った場合、両チャネル拡散層上で均一な膜厚を有するチタンシリサイド膜を形成できるものである。なお、Pチャネル領域においてはPチャネル拡散層にドープされているボロンのシリサイド反応に及ぼす影響は小さく、厚膜のチタンシリサイドが形成されるもので、シリコンイオンが注入されても影響はないものである。さらに、本発明においては、酸化性雰囲気で熱処理することにより、2Si+O2=SiO2+SiIの反応により格子間シリコンが供給される。そのため格子間シリコンが原子空孔を埋めることによって、複合欠陥の形成を抑制することができる。この場合シリコンは、拡散領域にシリコンイオンを注入して良いし、また基板を構成しているシリコンからのものでも良い。これによって、両チャネル拡散層上で均一な膜厚を有するチタンシリサイド膜を形成できるものである。 【0010】 【実施例】第1 次に本発明の実施例について図面を参照にして詳細に説明する。 〔実施例1〕本発明の第1の実施例について図1及び図2で説明する。図1(a)は従来の方法によってシリコン基板上にゲート電極までが形成された状態を表している。P型シリコン基板(1)に、N型ウェル(2)が形成され、素子分離のためにフィールド酸化膜(3)が形成されている。その後、ゲート酸化膜(4)が形成され、その上にポリシリコン(5)が形成されてゲート電極とするためにゲート酸化膜(4)とポリシリコン(5)がパターン化されている。 【0011】次に図1(b)に示すように、NチャネルMOSトランジスタをLDD構造とするために、Nチャネル領域にポリシリコン(5)をマスクとしてN型不純物、例えばリンを低濃度注入し、低濃度拡散領域(6)を形成する。その後、ゲート電極側面に酸化膜(7)を形成し、Nチャネル領域にN型不純物であるヒ素を高濃度に注入してNチャネル拡散領域(8)を形成する。その後、Nチャネル拡散領域(8)を過剰なシリコン原子状態にするために、シリコンイオンを注入する。同様に、N型ウェル(2)上にPチャネルMOSトランジスタを形成する。すなわち、ポリシリコン(5)をマスクにしてPチャネル領域にP型不純物であるフッ化ボロンを高濃度に注入してPチャネル拡散領域(9)を形成する。 【0012】その後、両チャネル拡散領域の不純物を活性化するために900℃30分程度の熱処理を窒素雰囲気中で行なう。この際、通常ではNチャネル拡散領域では、高濃度のヒ素が偏析してヒ素クラスターと原子空孔からなる複合欠陥が形成されやすい。しかし本発明では、過剰なシリコン原子がNチャネル拡散領域(8)に注入されているため、熱処理時に原子空孔を埋めることによって複合欠陥の形成を抑制することができる。次に、図2(c)に示すように、全面に高融点金属膜としてチタン膜(10)をスパッタリング方法によって500Å程度形成する。その後、拡散領域(8),(9)上とポリシリコン(5)上にチタンシリサイド膜を形成するために、窒素雰囲気中でランプアニール法により650℃付近で30秒程度の第1熱処理を施す。この際、通常の方法ではNチャネル拡散領域(8)には、ヒ素クラスターと原子空孔からなる複合欠陥が存在するためにチタンシリサイド反応が抑制される。その結果Nチャネル拡散領域(8)上では、Pチャネル拡散領域(9)上と比べて薄いチタンシリサイド膜が形成されてしまう。 【0013】しかし、本発明によってヒ素クラスターと原子空孔からなる複合欠陥の形成を抑制しておくと、Nチャネル拡散領域(8)上のチタンシリサイド反応抑制が緩和され、通常の方法よりも1.4倍の厚膜のチタンシリサイドを形成することができた。次に、チタンシリサイド上に存在する未反応のチタンならびにチタンナイトライドを、アンモニア過酸化水素水を用いて除去する。次に、850℃付近で10秒程度で第2熱処理を施すことによって、図2(d)に示すように、C54構造を持つ均一な膜厚のチタンシリサイド膜が両チャネル拡散領域(8),(9)上ならびにポリシリコン(5)上に選択的に形成された状態となる。その後は、通常のプロセスにしたがって、層間絶縁膜を形成し、コンタクトホールを開孔し、メタル配線を形成し、保護膜を形成する。 【0014】〔実施例2〕本発明の第2の実施例について図3を用いて説明する。図3(a)に示すように、N型ウェル(2)を形成し、フィールド酸化膜(3)を形成し、ゲート電極を形成し、Nチャネル拡散領域(8)にヒ素を、Pチャネル拡散領域(9)にフッ化ボロンを注入するまでは実施例1と同様である。その後、両チャネル拡散領域の不純物を活性化するために900℃、30分程度の熱処理を酸化性雰囲気中で行なう。この際、実施例1で述べたように、通常の方法ではNチャネル拡散領域(8)では、ヒ素クラスターと原子空孔からなる複合欠陥が形成されやすい。しかし本発明では、酸化性雰囲気中で熱処理が施されているため2Si+O2=SiO2+SiIの反応により格子間シリコンが供給される。そのため格子間シリコンが原子空孔を埋めることによって、複合欠陥の形成を抑制することができる。 【0015】次に図3(b)に示すように、全面に高融点金属膜としてチタン膜(10)をスパッタリング方法によって500Å程度形成する。その後、拡散領域 (8)、(9)上とポリシリコン(5)上にチタンシリサイド膜を形成するために、窒素雰囲気中でランプアニール法により650℃付近で30秒程度の第1熱処理を施す。この際、通常の方法ではNチャネル拡散領域 (8)には、ヒ素クラスターと原子空孔からなる複合欠陥が存在するためにチタンシリサイド反応が抑制される。その結果、Nチャネル拡散領域(8)上では、Pチャネル拡散領域(9)上と比べて薄いチタンシリサイド膜が形成されてしまう。 【0016】しかし、本発明によってヒ素クラスターと原子空孔からなる複合欠陥の形成を抑制しておくと、Nチャネル拡散領域(8)上のチタンシリサイド反応抑制が緩和され、通常の方法よりも1.2倍の厚膜のチタンシリサイドを形成することができた。CMOSトランジスタを製造するための、未反応チタンならびにチタンナイトライドの除去工程以降は実施例1で示したのと同様である。 【0017】 【発明の効果】以上説明したように本発明によれば、Nチャネル拡散領域でヒ素クラスターと原子空孔からなる複合欠陥の形成を抑制することができ、Nチャネル拡散領域でのチタンシリサイド反応抑制を緩和することに効果を発揮する。その結果、同一条件でシリサイド反応熱処理を行なった場合、両チャネル拡散領域上で均一な膜厚を有するチタンシリサイド膜を形成することが可能となる。そして、Nチャネル拡散領域でチタンシリサイドの凝集が抑止され、Pチャネル拡散領域で接触抵抗の上昇によるオン電流の低下が抑止される。 【図面の簡単な説明】 【図1】本発明の第1の実施例を説明するための半導体製造装置の工程(a)、(b)断面図。 【図2】本発明の第1の実施例を説明するための半導体製造装置の図1に続く工程(c)、(d)断面図。【図3】本発明の第2の実施例を説明するための半導体製造装置の工程断面図。 【図4】従来の半導体製造装置の製造方法を説明するための工程(a)〜(c)断面図。【図5】従来の半導体製造装置の製造方法を説明するための図4に続く工程(d)、(e)断面図。 【図6】従来の半導体製造装置の製造方法を説明するための工程断面図 【符号の説明】 1 P型シリコン基板 2 N型ウェル 3 フィールド酸化膜 4 ゲート酸化膜 5 ポリシリコン 6 低濃度拡散領域 7 酸化膜 8 Nチャネル拡散領域 9 Pチャネル拡散領域 10 チタン膜 11 チタンシリサイド膜 |
| 訂正の要旨 |
▲1▼訂正事項 特許請求の範囲の請求項2で、「Nチャネル拡散領域と、Pチャネル拡散領域を形成した後、シリコンイオンを注入」する点を減縮すべく訂正する。 これに伴い、特許請求の範囲の記載と発明の詳細な説明の記載の整合を図るため、明瞭でない記載の釈明を目的として、明細書の[課題を解決するための手段]を訂正する。 |
| 異議決定日 | 1999-08-12 |
| 出願番号 | 特願平6-35472 |
| 審決分類 |
P
1
652・
121-
YA
(H01L)
|
| 最終処分 | 維持 |
| 前審関与審査官 | 土屋 知久 |
| 特許庁審判長 |
張谷 雅人 |
| 特許庁審判官 |
加藤 浩一 小田 裕 |
| 登録日 | 1998-02-13 |
| 登録番号 | 特許第2746100号(P2746100) |
| 権利者 | 日本電気株式会社 |
| 発明の名称 | 半導体装置の製造方法 |
| 代理人 | 河合 信明 |
| 代理人 | 河合 信明 |
| 代理人 | 鈴木 喜三郎 |
| 代理人 | 福田 修一 |
| 代理人 | 京本 直樹 |
| 代理人 | 須澤 修 |
| 代理人 | 福田 修一 |
| 代理人 | 上柳 雅誉 |
| 代理人 | 京本 直樹 |