• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 発明同一 特許、登録しない。 H01L
管理番号 1008540
審判番号 審判1997-8097  
総通号数
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1991-06-27 
種別 拒絶査定不服の審決 
審判請求日 1997-05-15 
確定日 2000-01-14 
事件の表示 平成1年特許願第290646号「半導体集積回路」拒絶査定に対する審判事件(平成3年6月27日出願公開、特開平3-151652)について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.本願発明
本願は、平成1年11月8日の特許出願であって、その請求項1に係る発明(以下「本願発明」という)は、平成9年6月13日付け手続補正書で補正された明細書並びに図面の記載からみて、その特許請求の範囲請求項1に記載された、次のとおりのものである。
「複数個のマクロセルを組み合わせて同一のチップ上に配置して形成されるスタンダードセル方式、あるいはビルディングブロック方式の半導体集積回路装置において、
上記マクロセルは、3層の配線層により内部配線が形成されるものであって、
該3層の配線層のうち2層の配線層で内部配線が形成された上記マクロセルの部分領域上に、上記マクロセル間の配線のための互いに交差した、上記マクロセル同士を接続する配線チャネルを形成し、
該配線チャネルが交差している領域上に、同一配線層のみによる上記マクロセル間の配線を設けていることを特徴とする半導体集積回路装置。」
2.他の出願の願書に最初に添付した明細書又は図面に記載された発明(以下「引用発明」という。)
原審の拒絶の理由に引用された引用発明(特願平1-184805号(特開平3-50848号公報参照))は、ハードマクロセルに関するものであり、当該引用発明の公開公報第2頁左下欄第19行〜右下欄第16行には「第1図は実施例に係るハードマクロセルを用いて設計・開発される大規模集積回路装置のレイアウト構成例を示す図である。この第1図において1は半導体チップであり、この半導体チップ1上に複数のハードマクロセル2a,2b,〜2eと、セル内部に配線領域3を持つハードマクロセル4とがレイアウトされる。そしてこれらのマクロセル2a,2b,〜2e,3間を配線パターン5を用いて相互に接続して大規模集積回路装置が実現される。しかして前記各ハードマクロセル2a,2b,〜2e,4はそれぞれ所定の回路機能を備えたもので、回路仕様に応じて半導体チップ1上に組込まれて用いられる。ここでこの大規模集積回路装置が特徴とするところは、前記ハードマクロセル4のセル内部に、予め他のマクロセル間での配線に供せられる配線領域3が設けられている点であり、ハードマクロセル2a,2b,〜2e間の配線パターン5の一部が上記配線領域3を介してなされている点にある。」、同第3頁右上欄第8行〜第11行には「また配線領域の形成手段等についても、例えばハードマクロセル自体を多層化半導体構造としておき、その最上部層に配線領域を形成する等、特に限定されるものではない。」と、第1図と共に記載されている。さらに、第1図の記載から、配線領域3が交差していることは、明らかである。また、ハードマクロセル自体は多層化半導体構造で、その最上部層にハードマクロセル間の配線に供せられる配線領域が形成されてることから、ハードマクロセルの最上部層の1層を除く配線層により内部配線が形成され、最上部層である同一配線層のみによりハードマクロセル間の配線が形成されていることは、明らかである。また、引用発明は、複数個のハードマクロセルを同一の半導体チップ1上にレイアウトしたものであり、ビルディングブロック方式の半導体集積回路装置である。
そうすると、引用発明の公開公報には、
「複数個のハードマクロセルを組み合わせて同一のチップ上に配置して形成されるビルディングブロック方式の半導体集積回路装置において、
上記ハードマクロセルは、配線層により内部配線が形成されるものであって、
該配線層のうち最上部層の1層を除く層の配線層で内部配線が形成された上記ハードマクロセルの部分領域上に、上記ハードマクロセル間の配線のための互いに交差した、上記ハードマクロセル同士を接続する配線領域を形成し、
該配線領域が交差している領域上に、同一配線層のみによる上記ハードマクロセル間の配線を設けていることを特徴とする半導体集積回路装置。」が記載されている。
3.本願発明と引用発明との対比・判断
本願発明と引用発明とを対比すると、引用発明における「ハードマクロセル」、「配線領域」が、本願発明の「マクロセル」、「配線チャネル」に相当するので、両者は、
「複数個のマクロセルを組み合わせて同一のチップ上に配置して形成されるスタンダードセル方式、あるいはビルディングブロック方式の半導体集積回路装置において、
上記マクロセルは、配線層により内部配線が形成されるものであって、
該配線層のうち1層を除く層の配線層で内部配線が形成された上記マクロセルの部分領域上に、上記マクロセル間の配線のための互いに交差した、上記マクロセル同士を接続する配線チャネルを形成し、
該配線チャネルが交差している領域上に、同一配線層のみによる上記マクロセル間の配線を設けていることを特徴とする半導体集積回路装置。」である点で一致し、本願発明の配線層が3層であるのに対して、引用発明では多層とされている点で、両者は一応相違する。
そこで、上記相違点について検討する。
配線を3層とする半導体集積回路は、周知であるから、引用発明の多層配線を3層とすることは、単なる選択的事項であって、設計上の問題に過ぎない。しかも、配線を3層としたことにより、格別の効果を奏するとも認められない。
したがって、両者は、実質的に同一である。
4.結び
ゆえに、本願発明は、その出願の日前の出願であって、その出願後に出願公開された上記出願の願書に最初に添付した明細書又は図面に記載された発明と同一であり、しかも、この出願の発明者がその出願前の出願に係る上記の発明をした者と同一ではなく、またこの出願の時において、その出願人がその出願前の出願に係る上記特許出願の出願人と同一でもないので、特許法第29条の2の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 1999-10-01 
結審通知日 1999-10-15 
審決日 1999-10-20 
出願番号 特願平1-290646
審決分類 P 1 8・ 161- Z (H01L)
最終処分 不成立  
前審関与審査官 池渕 立  
特許庁審判長 張谷 雅人
特許庁審判官 橋本 武
岡 和久
発明の名称 半導体集積回路  
代理人 早瀬 憲一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ