ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1008548 |
| 審判番号 | 審判1998-373 |
| 総通号数 | 8 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1993-06-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1998-01-08 |
| 確定日 | 2000-01-14 |
| 事件の表示 | 平成3年特許願第325767号「入力保護回路」拒絶査定に対する審判事件(平成5年6月25日出願公開、特開平5-160397)について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
本願は平成3年12月10日の出願であって、その請求項1に係る発明(以下「本願第1発明」という。)の要旨は、平成7年5月10日付、平成9年6月18日付及び審判請求時に提出された平成10年2月6日付各手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲請求項1に記載された次のとおりのものである。 「入力端子からの負の入力サージを吸収するための入力保護回路であって、 ゲートが前記入力端子に、一方電極が前記入力端子に、他方電極が低電位電源端子に、バルクが高電位電源端子に各々接続されたPチャネルMOSトランジスタを備え、 前記負の入力サージを吸収する素子は前記PチャネルMOSトランジスタのみであり、 前記PチャネルMOSトランジスタは、前記入力保護回路の保護対象が形成されたｐ型領域上に形成されたn型領域内に囲まれて形成されていることを特徴とする入力保護回路。」 一方、原査定の拒絶理由に引用された特開平3-136376号公報(以下、「引用例」という。)の第1図には、正電源端子と出力端子との間にｐチャネルMOSトランジスタが接続され、出力端子と負電源端子との間に保護用のｐチャネルMOSトランジスタとプルダウン抵抗素子とが接続され、正電源端子と出力端子との間には(+)サージに対する保護回路として働く寄生ダイオードが形成されるようにした出力回路が記載されている。保護用のｐチャネルMOSトランジスタのゲートは出力端子に接続されている。第2図には、第1図回路の層構造断面図が示され、それによると、保護用のｐチャネルMOSトランジスタはｐ型半導体基板の中に形成されたn型ウェル(バルク)の中に形成されている。n型ウェル(バルク)は高濃度n型拡散領域を通して正電源端子に接続されている。第1図及び第2図の回路の(-)サージ保護機能に関して「一方、出力端子OUTに(-)サージが印加された場合には、サージ電圧値は負電位Vｐに比べ充分低い値となる。これにより、ｐチャネルMOSトランジスタ20は、ゲートの電圧がソースの電圧よりも低くなるのでオン状態となり、サージ電流は電源端子4→ｐチャネルMOSトランジスタ20→出力端子OUTの経路で抜けることになる。その結果、ｐチャネルMOSトランジスタ1は破壊モードに至らず、(-)サージに対する破壊耐量が高くなる。」(引用例第5頁右上欄第18〜左下欄第7行)と記載されている。第1図、第2図及び上記記載によれば、引用例には、負の出力側サージを吸収するｐチャネルMOSトランジスタのゲートと一方電極が出力端子に、他方電極が低電位電源に接続され、このｐチャネルMOSトランジスタは、高電位電源に接続されたｐ型基板内のn型ウェル領域(バルク)内に形成されるようにした、出力回路が記載されている。 本願第1発明と上記引用例記載の発明とを比較すると、両者は「負のサージを吸収するための保護回路であって、他方電極が低電位電源端子に、バルクが高電位電源端子に各々接続されたPチャネルMOSトランジスタを備え、前記PチャネルMOSトランジスタは、前記保護回路の保護対象が形成されたｐ型領域上に形成されたn型領域内に囲まれて形成されていることを特徴とする保護回路。」という点で一致する。しかしながら、両者は以下の各点で一応相違する。 1,本願第1発明は、サージが入力サージであり、PチャネルMOSトランジスタのゲートと一方電極が入力端子に接続された入力保護回路であるのに対して、引用例記載の発明は、サージが出力サージであり、ゲートと一方電極が出力端子に接続された出力保護回路である(第1相違点)。 2,本願第1発明における負のサージを吸収する素子はPチャネルMOSトランジスタのみであるのに対し、引用例発明における負のサージを吸収する素子はPチャネルMOSトランジスタの他にプルダウン抵抗がある(第2相違点)。 そこで、上記各相違点について以下検討する。 1,第1相違点について ゲートと一方電極を入力端子に接続したPチャネルMOSトランジスタを、入力サージの保護に用いるようにした入力保護回路はよく知られ、慣用されている技術である(原査定の拒絶理由に用いられた特開平3-62567号公報など。)。したがって、引用例に記載された出力保護回路を、入力保護回路に転用することは当業者が容易に想到することができたことである。 2,第2相違点について 引用例発明における負のサージにたいする保護回路は、プルダウン抵抗を保護素子として用いることが必須の構成要件であるというわけではなく、ｐチャネルMOSトランジスタだけでも充分に負のサージに対して保護機能を働かせていると理解できるので、したがって、引用例発明において、負のサージを吸収する素子をPチャネルMOSトランジスタのみとすることに、格別の困難性があるとすることはできない。 以上のとおりであるから、本願発明は引用例の技術内容に基づいて当業者が容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 1999-09-10 |
| 結審通知日 | 1999-09-28 |
| 審決日 | 1999-10-01 |
| 出願番号 | 特願平3-325767 |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 今井 淳一 |
| 特許庁審判長 |
今野 朗 |
| 特許庁審判官 |
左村 義弘 岡 和久 |
| 発明の名称 | 入力保護回路 |
| 代理人 | 吉田 茂明 |
| 代理人 | 吉竹 英俊 |
| 代理人 | 有田 貴弘 |