ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1008555 |
| 審判番号 | 審判1998-4763 |
| 総通号数 | 8 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1997-06-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1998-03-26 |
| 確定日 | 2000-01-14 |
| 事件の表示 | 平成7年特許願第329304号「半導体装置及びその製造方法」拒絶査定に対する審判事件(平成9年6月30日出願公開、特開平9-172072)について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.本願発明 本願は、平成7年12月18日の特許出願であって、その請求項1〜9に係る発明は、平成10年1月5日付け手続補正書で補正された明細書並びに図面の記載からみて、その特許請求の範囲請求項1〜9に記載されたとおり「半導体装置」及び「半導体装置の製造方法」であるところ、その請求項1に係る発明(以下「本願発明」という)は、以下のとおりである。 「【請求項1】短い配線の多いマクロセル内部と、長い配線の多いマクロセル外部とが一体に形成されてなる半導体装置において、前記マクロセル内部の配線層の膜厚を、前記マクロセル外部の配線層の膜厚よりも薄くしたことを特徴とする半導体装置。」 2.引用例に記載された発明 原査定の拒絶の理由に引用された特開平1-138732号公報(以下「引用例」という)には、以下の点が第1〜3図と共に記載されている。 「特許請求の範囲(1)半導体基板の主表面上に複数の配線を有し、電源線等の比較的、配線幅の広い配線層を有する第一の領域と、電源線等よりも比較的、配線幅の狭い規則的な配線層を有する第二の領域の配線を同時に形成し、第一の領域と第二の領域で膜厚が異なることを特徴とする半導体装置。(2)上記構造を半導体記憶装置に用い、メモリセル部の膜厚が周辺回路部の膜厚より薄いことを特徴とする特許請求の範囲第1項に記載の半導体装置。」 してみると、引用例には、「メモリセル部と、周辺回路部とが一体に形成されてなる半導体装置において、前記メモリセル部の配線層の膜厚を、前記周辺回路部の配線層の膜厚よりも薄くしたことを特徴とする半導体装置。」が記載されている。 3.本願発明と引用例記載の発明との対比・判断 本願の願書に最初に添付した明細書には、 「【特許請求の範囲】 【請求項1】特定の機能を有するマクロセルと、マクロセル以外の回路部とが一体に形成されてなる半導体装置において、前記マクロセル内部の配線層の膜厚を、前記マクロセル外部の配線層の膜厚よりも薄くしたことを特徴とする半導体装置。 【0001】 【発明の属する技術分野】本発明は半導体装置に関し、特に特定の機能を有するマクロセルと、マクロセル以外の回路部を一体的に有する半導体装置とその製造方法に関する。 【0002】 【従来の技術】一般に、半導体記憶装置のメモリセルのように特定の機能を有するマクロセルと、周辺回路等のようなマクロセル以外の領域の回路部とをモノリシックに一体形成してなる半導体装置では、マクロセル内部の配線の膜厚とマクロセル外部の配線の膜厚との間に積極的に違いを持たせていることはなく、両者は同じ膜厚に形成されている。 【0008】 【発明が解決しようとする課題】このように、従来の半導体装置では、短い配線の多いマクロセル内部の配線と、長い配線の多いマクロセル外部の配線の膜厚が同じであり、両者の間に特に差は設けられていない。このため、特にマクロセル外部の配線において、配線の微細化が進むほど配線抵抗が大きくなり、回路動作時の配線遅延時間が増加するという問題がある。これに対しては、配線の膜厚を大きくすればよいが、これではマクロセル内部における隣接配線間容量が増大してこの領域での配線遅延時間が増加され、かつマクロセルの微細化を実現する際に、配線による段差が大きくなり、上層側の配線の段切れ等の問題が生じることなる。 【0009】本発明の目的は、配線の微細化に伴う配線遅延の増加を低減することを可能にした半導体装置とその製造方法を提供することにある。 【0010】 【課題を解決するための手段】本発明の半導体装置は、マクロセル内部の配線層の膜厚をマクロセル外部の配線層の膜厚よりも薄くしたことを特徴とする。」と記載されている。 つまり、本願発明は、従来技術である「半導体記憶装置のメモリセルのように特定の機能を有するマクロセルと、周辺回路等のようなマクロセル以外の領域の回路部とをモノリシックに一体形成してなる半導体装置」(【0002】【従来の技術】参照)を基にして改良したものであるから、引用例の「メモリセル部」と「周辺回路部」は、それぞれ本願発明の「短い配線の多いマクロセル内部」と「長い配線の多いマクロセル外部」に相当することは明らかである。 してみると、両者は同一であり、本願発明は、前記引用例に記載された発明である。 4.結び ゆえに、本願発明は、本願出願前に国内で頒布された刊行物である前記引用例に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。そうである以上、他の発明について検討するまでもなく、本願は拒絶されるべきである。 よって、結論のとおり審決する。 |
| 審理終結日 | 1999-10-26 |
| 結審通知日 | 1999-11-09 |
| 審決日 | 1999-11-16 |
| 出願番号 | 特願平7-329304 |
| 審決分類 |
P
1
8・
113-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 瀧内 健夫 |
| 特許庁審判長 |
張谷 雅人 |
| 特許庁審判官 |
橋本 武 岡 和久 |
| 発明の名称 | 半導体装置及びその製造方法 |
| 代理人 | 京本 直樹 |
| 代理人 | 福田 修一 |
| 代理人 | 河合 信明 |