• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G11C
管理番号 1009670
審判番号 審判1996-578  
総通号数 9 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1990-07-10 
種別 拒絶査定不服の審決 
審判請求日 1996-01-16 
確定日 2000-02-10 
事件の表示 平成1年特許願第50207号「NANDセルを持つ電気的に消去及びプログラム可能な半導体メモリ装置及びその装置における消去方法及びプログラム方法」拒絶査定に対する審判事件(平成6年4月27日出願公告、特公平6-32227)について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 I、本件発明
本願は、平成1年3月3日(優先権主張 1988年12月27日 大韓民国)の出願であって、平成6年4月27日に出願公告されたところ、田中勇より特許異議の申立てがあり、この特許異議の申立てが理由あるものとする決定がなされ、その決定の理由に基づいて拒絶査定されたものである。
本件発明は、出願公告された明細書及び図面、ならびに特許法第17条の3の規定により提出された平成8年2月15日付けの手続補正書の記載からみて、その特許請求の範囲の請求項1〜12に記載されたとおりのものと認められる。
その請求項1に係る発明は、
「1、電気的に消去及びプログラム可能な半導体アレイに於いて、
多数の列ラインを備えると共に、列ラインと直交する多数の基準電源線を備えており、
各列ラインの両側において各々一列に配列されると共に相互に隣接する基準電源線の間において上・下一対の行として配列された多数のメモリストリングを備えており、
各列ラインの一側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第1トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持ち、不純物をチャンネル領域に注入してデプレッションモードとした多数のフローティングゲートトランジスタとを備えており、
第1トランジスタ及びフローティングゲートトランジスタ各々のドレイン-ソース通路は相互に直列に接続されており、
各列ラインの他側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第2トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持ち、不純物をチャンネル領域に注入してデプレッションモードとした多数のフローティングゲートトランジスタとを備えており、
第2トランジスタ及びフローティングゲートトランジスタ各々のドレイン-ソース通路は相互に直列に接続されており、
第1、第2両トランジスタ及びフローティングゲートトランジスタは行と列による一つのアレイに配列され、
上部メモリストリングにあっては、第1トランジスタのゲートが第2選択ラインに、第2トランジスタのゲートが第1選択ラインに、各フローティングゲートトランジスタのゲートが対応する各上部ワードラインに各々接続され、下部メモリストリングにあっては、第1トランジスタのゲートが第4選択ラインに、第2トランジスタのゲートが第3選択ラインに、各フローティングゲートトランジスタのゲートが対応する各下部ワードラインに各々接続されており、
第1、第2両トランジスタのドレインを一つの接触開口を通じて列ラインに連結する手段を備えており、
上部メモリストリングの各々の直列接続の他端を上部メモリストリングに隣接した基準電源線に接続する手段を備えており、
下部メモリストリングの各々の直列接続の他端を下部メモリストリングに隣接した基準電源線に接続する手段を備えていることを特徴とするアレイ。」
である。
II、引用例記載発明
特許異議申立人が甲第1号証として提示し、原査定の拒絶理由に引用された刊行物「1986 SYMPOSIUM ON VLSI TECHNOLOGY」(以下「引用例」という。)の第89乃至90頁には、その第2、4図を参照して、
「列方向に配列されたビットラインと行方向に配列された基準電源線とを備え、
ビットラインと基準電源線との間に、選択トランジスタと複数のメモリセルトランジスタを直列接続したメモリセルユニットが配置され、
このメモリセルユニットは、ビットラインの両側にそれぞれ、かつ上下に配置され、
上記メモリセルトランジスタは、ドレイン、ソース、フローティングゲート及び制御ゲートを持つフローティングゲートトランジスタであり、選択トランジスタは、ドレイン、ソース、及びゲートを持ち、
ビットラインの両側にそれぞれ配置されたメモリセルユニットを構成する選択トランジスタの各ゲートは異なる選択ラインに接続され、4つの選択トランジスタのドレインが同一のビットラインに共通接続され、
フローティングゲートトランジスタの制御ゲートがワードラインにそれぞれ接続されたEPROMセルアレイ」
が記載されている。
III、本件発明と引用例記載発明との対比
本願請求項1記載の発明(以下「前者」という。)と引用例記載の発明(以下「後者」という。)とを対比すると、
前者の「メモリストリング」は、後者の「メモリセルユニット」に相当するので、両者の一致点および相違点は、次の通りである。
(一致点)
「消去及びプログラム可能な半導体アレイに於いて、
多数の列ラインを備えると共に、列ラインと直交する多数の基準電源線を備えており、
各列ラインの両側において各々一列に配列されると共に相互に隣接する基準電源線の間において上・下一対の行として配列された多数のメモリストリングを備えており、
各列ラインの一側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第1トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持つ、多数のフローティングゲートトランジスタとを備えており、
第1トランジスタ及びフローティングゲートトランジスタ各々のドレイン-ソース通路は相互に直列に接続されており、
各列ラインの他側にある上下両メモリストリングは、各々、ドレイン、ソース及びゲートを持つ第2トランジスタと、ドレイン、ソース、フローティング及び制御ゲートを持つ、多数のフローティングゲートトランジスタとを備えており、
第2トランジスタ及びフローティングゲートトランジスタ各々のドレイン-ソース通路は相互に直列に接続されており、
第1、第2両トランジスタ及びフローティングゲートトランジスタは行と列による一つのアレイに配列され、
上部メモリストリングにあっては、第1トランジスタのゲートが第2選択ラインに、第2トランジスタのゲートが第1選択ラインに、各フローティングゲートトランジスタのゲートが対応する各上部ワードラインに各々接続され、下部メモリストリングにあっては、第1トランジスタのゲートが第4選択ラインに、第2トランジスタのゲートが第3選択ラインに、各フローティングゲートトランジスタのゲートが対応する各下部ワードラインに各々接続されており、
第1、第2両トランジスタのドレインを一つの接触開口を通じて列ラインに連結する手段を備えており、
上部メモリストリングの各々の直列接続の他端を上部メモリストリングに隣接した基準電源線に接続する手段を備えており、
下部メモリストリングの各々の直列接続の他端を下部メモリストリングに隣接した基準電源線に接続する手段を備えていることを特徴とするアレイ。」
(相違点)
▲1▼前者では、不純物をNチャンネル領域に注入して、フローティングゲートトランジスタをデプレッションモードとしているのに対して、後者は、そのようなトランジスタを使用するように特定していない点。
▲2▼前者は、電気的に消去及びプログラム可能な半導体アレイ、即ちEEPROMであるのに対して、後者は、紫外線を照射して消去を行うEPROMである点。
IV、当審の判断
(相違点▲1▼について)
イオン注入技術を利用して低濃度N型領域を形成することにより、メモリトランジスタをディプレッション型にした不揮発性半導体記憶装置用メモリセルは、本件出願前周知であるので(必要ならば、特開昭51-147928号公報、特開昭60-246099号公報参照)、本件請求項1記載の発明のように、不純物をチャンネル領域に注入して、フローティングゲートトランジスタをデプレッションモードとしたものを使用することは、当業者が容易に推考できたものと認められる。
(相違点▲2▼について)
上記引用例第89頁右欄第29〜30行に、
「必要ならば電気的に消去することも可能である」旨の記載があることからみて、上記引用例記載の半導体アレイは、EEPROMでも構成しうることを示しているから、引用例の「紫外線を照射して消去を行うEPROM」に代えて電気的書き込み消去可能なEEPROMを採用することは当業者が容易になし得るものと認められる。
なお、審判請求人は、審判請求理由において、本件発明では、セルをデプレッション形で形成して初期しきい値電圧を負とし、前記しきい値電圧範囲内で低めのしきい値電圧を初期にもつようにしてある点を強調しているが、これは、デプレッション形のトランジスタそのものの効果であって特許請求の範囲の請求項1の記載の構成に基づいた効果の主張ではないから、採用することはできない。
そして、本件請求項2〜6記載の発明は、請求項1の発明の構成を周知の半導体集積回路技術で限定したものであり、本件請求項7記載の発明は請求項1記載の発明を方法的に記載したものであるので両者において実質的差異はなく、また、本件請求項8〜12記載の発明は請求項7記載の発明の構成を、周知の半導体集積回路技術で限定したものであるので、いずれの発明も、上記請求項1記載の発明の場合と同様の理由で拒絶すべきものと認める。
V、むすび
以上のとおりであるから、本件請求項1〜12記載の発明は、いずれも引用例及び出願前周知の技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 1999-08-30 
結審通知日 1999-09-10 
審決日 1999-09-20 
出願番号 特願平1-50207
審決分類 P 1 8・ 121- Z (G11C)
最終処分 不成立  
前審関与審査官 祖父江 栄一  
特許庁審判長 森田 信一
特許庁審判官 斉藤 操
鶴谷 裕二
発明の名称 NANDセルを持つ電気的に消去及びプログラム可能な半導体メモリ装置及びその装置における消去方法及びプログラム方法  
代理人 高月 猛  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ