ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G06F |
---|---|
管理番号 | 1009679 |
審判番号 | 審判1996-15973 |
総通号数 | 9 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 1990-10-09 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 1996-09-27 |
確定日 | 2000-01-26 |
事件の表示 | 平成1年特許願第71687号「データ処理装置のメモリアクセス制御方式」拒絶査定に対する審判事件(平成2年10月9日出願公開、特開平2-252038)について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続きの経緯及び本願発明 本願は、平成元年3月27日の出願であって、その請求項1に係る発明(以下「本願発明」という。)は、平成8年10月24日付けで補正された明細書及び図面の記載からみて、特許請求の範囲の請求項1に記載された次のとおりのものと認める。 「中央処理装置が管理するメインメモリと入出力制御部が管理するローカルメモリとの間のデータ授受を行うデータ処理装置において、 ローカルメモリのメモリ未実装領域をメインメモリのマッピングエリアに割り付けるとともに、 入出力制御部には、 このメモリ未実装領域のアドレス空間を予め中央処理装置の指令によりメインメモリのアドレス空間として設定し、このメモリ未実装領域のアドレス空間を選択するとメインメモリのアドレスを出力する拡張アドレス回路と、 このメモリ未実装領域のアドレス空間を選択するとともにメインメモリのアクセス要求をするアドレスデコーダ回路とを設けたことを特徴とする データ処理装置のメモリアクセス制御回路。」 2.引用例 これに対して、原査定の拒絶理由に引用された、特開昭58-178465号公報(以下「引用例1」という。)には次の事項が記載されている。 (1)メイン・メモリを備えたマスタ・プロセッサ及びローカル・メモリを備えたスレーブ・プロセッサからなるマルチ・プロセッサ・システムで、メイン・メモリの一部を共通メモリとする。(第2頁左上欄第11行〜同頁右上欄第19行 参照) (2)DMA転送の対象となる転送の対象となるメイン・メモリ・アドレスはマスタ・プロセッサの指示によりスレーブー・プロセッサが任意に設定できるので、マスタ・プロセッサはメインメモリの任意の領域をスレーブプロセッサとの入出力データ転送に使用することができる。(第3頁右下欄第1〜6行) (3)スレーブ・プロセッサを含むハードウェア・モジュールは入出力制御装置でありうる。(第3頁右下欄第11〜13行) (4)メイン・メモリ上の共通メモリのマッピング領域を設定する回路。(第3頁左上欄第6〜8行) (5)共通メモリヘマッピングすべきローカル・メモリ領域を設定する回路。(第3頁左上欄第7〜8行) (6)共通メモリ/ローカル・メモリ振り分け回路が、スレーブ・プロセッサのメモリ・アクセス・アドレスの上位4(=n-l)ビットと、ローカル・メモリ上の共通メモリ・マッピング領域設定回路の4(=n-l)ビットの出力とを比較し、共通メモリヘのアクセスであることを検知し、システムバス(3)に対して、8(=m-l)ビットのメイン・メモリ上への共通メモリ設定回路の(11)の出力と、スレーブプロセッサ(4)のメモリ・アクセス時のアドレスの下位12(l)ビットであるアドレス回路(7a)の出力とを合成して、20(m)ビットのメイン・メモリ・アドレスを生成し、システムバス(3)へ出力する。(第3頁左上欄第18行〜同頁右上欄第10行) (7)メモリアドレス拡張回路(8)は半固定的に設定可能なスイッチや接続線で構成したりスレーブプロセッサ(4)から命令で設定可能なレジスタ等で構成することができる。(第2頁右上欄第14〜17行) 上記及び図面の記載を総合すると引用例1には、「マスタ・プロセッサが管理するメイン・メモリと、入出力制御を行うスレーブ・プロセッサが管理するローカル・メモリ間のデータ授受を行うデータ処理装置において、 ローカル・メモリの一定の空間をメイン・メモリに設けられた共通メモリにマッピングするとともに、 スレーブ・プロセッサを含むハードウェア・モジュールから構成される入出力制御部には、 共通メモリにマッピングされたローカル・メモリの領域を、予め半固定的に設定可能なスイッチや接続線あるいはスレーブプロセッサからの命令で共通メモリのアドレス空間として設定し、このマッピングされたローカル・メモリの領域を選択すると共通メモリのアドレスを出力する回路と、 このマッピングされたローカル・メモリの領域を選択するとともに共通メモリのアクセスを要求する回路を設けたことを特徴とする データ処理装置のメモリアクセス回路」を構成とする発明が記載されているものと認められる。 3.対比 そこで、本願発明と引用例1に記載された発明を対比すると、両者の一致点及び相違点は次のとおりである。 (1)一致点 ▲1▼中央処理装置が管理するメインメモリと入出力制御部が管理するローカルメモリとの間のデータ授受を行うデータ処理装置である点。 ▲2▼ローカルメモリの特定の領域をメインメモリのマッピングエリアに割り付ける点。 ▲3▼入出力制御部に、ローカルメモリのマッピングエリアに割り付けられた領域を選択するとメインメモリのアドレスを出力する回路、及び、メインメモリヘのアクセス要求を行う回路を設けた点。 (2)相違点 ▲1▼本願発明では、ローカルメモリのメモリ未実装領域をメインメモリのマッピングエリアに割り付けたのに対し、引用例1に記載されたものでは、ローカルメモリ上で設定された領域をマッピングエリアに割り付けている点。 ▲2▼本願発明ではメモリ未実装領域のアドレス空間を予め中央処理装置の指令によりよりメインメモリのアドレス空間として設定しているのに対し、引用例1に記載されたものではメインメモリのアドレス空間を、スイッチや接続線で半固定的に設定したりスレーブプロセッサからの命令により設定する点。 4.当審の判断 (1)相違点▲1▼について 引用例1のものは、ローカルメモリのマッピングエリアをメモリの未実装領域とはしていないが、「共通メモリと重複するローカルメモリヘのアクセスは禁止される」(第3頁右上欄第10行〜第11行)と記載されているとおり、スレーブプロセッサがローカルメモリのマッピングエリアをアクセスしょうとすると共通メモリのみにアクセスを行い、ローカルメモリヘはアクセスを行わないようにしたものである。 即ち、ローカルメモリのマッピンゲされた領域は、アクセスを受けることがないのでメモリを実装する必要がないことは当業者において容易に理解できることである。 さらに、メモリの未実装エリアをマッピングすること自体も周知技術(特開昭58-27254号公報参照)であるから、メインメモリヘのマッピンゲエリアとして未実装エリアを割り付けることは当業者が容易に想到しうる事項と認められる。 (2)相違点▲2▼について 引用例1に記載されたものは、マッピンゲされる共通メモリのアドレス空間をスイッチや接続線で半固定的に設定したりスレーブプロセッサからの命令により設定するものであるが、引用例1には「DMA転送の対象となるメイン・メモリ・アドレスをマスタープロセッサの指示により設定することによりシステム構築上の自由度が増す」(第3頁右下欄第1行〜第6行)ことが示されており、これをメインメモリのマッピングエリアの設定に適用することも当業者が必要に応じて適宜変更しうる範囲のものと認められる。 5.むすび したがって、本願発明は、引用例1に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
審理終結日 | 1999-11-11 |
結審通知日 | 1999-11-26 |
審決日 | 1999-12-06 |
出願番号 | 特願平1-71687 |
審決分類 |
P
1
8・
121-
Z
(G06F)
|
最終処分 | 不成立 |
前審関与審査官 | 久保 光宏 |
特許庁審判長 |
内藤 照雄 |
特許庁審判官 |
日下 善之 金子 幸一 |
発明の名称 | データ処理装置のメモリアクセス制御方式 |
代理人 | 鈴木 敏明 |