ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H03K |
|---|---|
| 管理番号 | 1013691 |
| 審判番号 | 審判1998-12242 |
| 総通号数 | 11 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1990-03-02 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1998-08-10 |
| 確定日 | 2000-03-21 |
| 事件の表示 | 平成1年特許願第134486号「MOSからECLへのレベル変換回路」拒絶査定に対する審判事件(平成2年3月2日出願公開、特開平2-63318)について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
I.手続の経緯・本願発明の要旨 本願は、平成1年5月26日の出願(パリ優先権主張1988年5月27日アメリカ合衆国)であって、本願請求項1に係る発明(以下、「本願発明」という。)は、平成10年3月2日付け手続補正書によって補正された明細書および図面の記載からみて、その特許請求の範囲の請求項1に記載されたとおりの、 「CMOSを含むMOSからECLへのレベル変換回路であって、電流源と、該電流源に接続された差動対を構成する第1及び第2のトランジスタと、前記第2トランジスタの入力に接続されたCMOSインバータとを有し、該第1のトランジスタはダイオードとして構成されていてそれ自身の基準電圧レベルを供給する様に前記回路への入力から独立した自己基準となるCMOSを含むMOSからECLへのレベル変換回路。」 にあるものと認める。 II.当審の拒絶理由 これに対して、当審で平成11年4月14日付けで通知した拒絶理由は、 「本件出願の発明は、その出願前に国内において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が、容易に発明をすることができたものと認められるから、特許法第29条第2項の規定により特許を受けることができない。 記 1.特開昭63-1213号公報 2.特開昭54-94269号公報 (以下略)」 というものである。 III.引用例 そして、上記特開昭63-1213号公報(以下、「引用例1」と言う。)には、CMOSレベルからECLレベルへ変換するレベル変換回路が記載されており、その第3図およびその説明の欄には、「第1図は、差動型のCMOS-ECLレベル変換回路であり、第3図は、シングルエンド型の同レベル変換回路である。第3図のVRはMAX V1とMIN V1の中心値に設定してあるものとする。動作は、第1図と同じである。」(第2頁右上欄第17行〜同頁左下欄第2行目)と記載されているので、第3図の回路は、入力端子INに与えられた入力信号が、CMOSからなるインバータを介して、差動増幅器の構成をとる一方のバイボーラトランジスタのベースに入力され、他方のバイボーラトランジスタのベースには、一定電圧VRが与えられ、該一方のパイボーラトランジスタのコレクタからレベル変換された出力信号を得るようにしているレベル変換回路である。 つぎに、上記特開昭54-94269号公報(以下、「引用例2」と言う。)第4図およびその説明の欄には、「入力端子1に加わる入力信号Aをベース入力とするトランジスタQi1と、入力端子2に加わる入力信号をベース入力とするトランジスタQi2と、自分自身のコレクタとベースが接続されているトランジスタQｒとのエミッタは共通に結合され、定電流源9に接続されている。トランジスタQi1とトランジスタQi2とのコレクタは共通に結合され、抵抗R1を介して接地されている。 入力端子1に高レベル(ほぼグランドに近い電位)を与えると、エミッタの共通結合点の電位はトランジスタQi1のべース-エミッタ順方向電圧(例えば0.8V)をグランド電位から差し引いた値、例えば-0.8Vにクランプされる。この時、トランジスタQｒはベースとコレクタが接続されているため、出力端子OOR3にはこのクランプレベルよりトランジスタQｒのべース-エミッタ順方向電圧だけ高い値、即ちグランド電位が表われる。つまりトランジスタQi1とトランジスタQｒとが同一特性のトランジスタなら入力電圧に即応してほぼ等しい電圧が出力端子OOR3に表われることになる。またこの時、定電流源9に引き込まれる電流のほとんどはトランジスタQi1のコレクタを流れるので、抵抗R1により電圧降下した電圧、例えば-0.4Vが出力端子ONOR4に表われる。」(第4頁左上欄第2行〜同頁右上欄第8行目)と記載されており、またその入力端子1に加えられる電圧と出力端子OOR3,ONOR4に表われる出力電圧の関係は、第4図(c)に示されるような特性となることも記載されている。 IV.対比 そこで、本願発明と上記引用例1の第3図に記載された発明とを対比すると、両者は共にMOSからECLへのレベル変換回路であって、上記引用例1の第3図の発明におけるI2は電流源であることは明らかであるので、両者は共に、「CMOSを含むMOSからECLへのレベル変換回路であって、電流源と、該電流源に接続された差動対を構成する第1及び第2のトランジスタと、前記第2トランジスタの入力に接続されたCMOSインバータとを有し、該第1のトランジスタはそれ自身の基準電圧レベルを供給する様に前記回路への入力から独立した基準となるCMOSを含むMOSからECLへのレベル変換回路。」である点では同じである。 ただ、本願発明においては、「該第1のトランジスタはダイオードとして構成されていてその入力は自己基準となる」ようにされているのに対して、上記引用例1の発明においては、「本願発明の第1のトランジスタに相当するトランジスタのベースには、MAX V1とMIN V1の中心値に設定された電圧VRが印加されている」点でのみ、両者は相違している。 V.当審の判断 よって上記相違点について検討すると、上記引用例2(特開昭54-94269号公報)の第4図およびその説明の欄に記載されている発明の回路も上記引用例1に記載されている発明の回路と同様に、電流源に接続された差動対を構成する第1及び第2のトランジスタからなる差動増幅回路であり、その差動対を構成するトランジスタのうち一方のトランジスタのベースとコレクタとを直接接続して該トランジスタをダイオードとして作用させてその入力は自己基準となるようにしていることは本願発明の回路と同じであり、また、その有している効果も、本願発明の有している効果と同じであるので、上記相違点は格別の相違点であるものとは認められない。したがって、上記引用例1に記載のレベル変換回路の第1のトランジスタに上記引用例2に記載のダイオード接続されたトランジスタを適用して本願発明のようにすることは、当業者にとって何ら困難性なく発明をすることができたものと認められる。 なお、審判請求人は、平成11年8月25日付けで提出した意見書中において、「本願発明は、平成10年3月2日付で補正された特許請求の範囲に記載された構成のレベル変換回路であって、電流源に接続された差動対を構成する第1及び第2のトランジスタと、該第2のトランジスタの入力に接続されたCMOSインバータを有しており、該第1のトランジスタはダイオードとして構成されていて、回路への入力から独立し、それ自身の基準電圧レベルを供給するようにされています。いずれの引例もこの構成を開示するものではなく、さらに第1の引例に記載されたレベル変換回路と第2の引例に記載の論理回路を結合して本願発明によるレベル変換回路を提供することも、第2の引例のダイオード接続トランジスタを第1の引例の参照電圧VRに接続されたトランジスタと置き換えることも示唆されていません。」と、主張しているが、該主張は、上記したことから明らかなように、根拠がなく、採用することはできない。 VI.むすび 以上のとおりであるので、本願発明は、上記引用例1に記載された発明に上記引用例2に記載された発明を適用することによって、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 1999-09-30 |
| 結審通知日 | 1999-10-19 |
| 審決日 | 1999-11-02 |
| 出願番号 | 特願平1-134486 |
| 審決分類 |
P
1
8・
121-
WZ
(H03K)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 萩原 義則 |
| 特許庁審判長 |
鈴木 康仁 |
| 特許庁審判官 |
橋本 正弘 清水 稔 |
| 発明の名称 | MOSからECLへのレベル変換回路 |
| 代理人 | 浅村 皓 |
| 代理人 | 浅村 肇 |
| 代理人 | 林 鉐三 |