ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1013885 |
| 審判番号 | 審判1998-496 |
| 総通号数 | 11 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1995-08-04 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1998-01-05 |
| 確定日 | 2000-04-25 |
| 事件の表示 | 平成6年特許願第291307号「低濃度ドーピングドレインを有するMOS型電界効果トランジスタの製造方法」拒絶査定に対する審判事件(平成7年8月4日出願公開、特開平7-202198)について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.本願の経緯および本願発明の要旨 本願は、平成6年11月25日(パリ条約による優先権主張1993年12月16日、韓国)の出願であって、その請求項1に係る発明(以下、「本願第1発明」という。)は、平成9年4月22日付けの手続補正書で補正された明細書及び図面からみて、その特許請求の範囲の請求項1に記載された次のとおりのものと認める。 「低濃度ドーピングドレインを有するMOS型電界効果トランジスタの製造方法において、 (a)半導体基板上にゲート絶縁膜を形成する段階と、 (b)上記ゲート絶縁膜上にゲート電極となる導電層を蒸着する段階と、 (c)上記導電層上に、加熱により一時的に流動状態となるBPSG〔BｏｒｏPhｏｓｐhｏSilicaｔe Glaｓｓ(ボロン・リン・シリケート・ガラス)〕膜を形成する段階と、 (d)ホトエッチング工程により、上記BPSG膜と上記導電層をエッチングして、同一のパターンを有するゲート配線パターンを形成する段階と、 (e)低濃度ドーピングドレインを形成するための第1次イオン注入を上記半導体基板に行う段階と、 (f)熱処理を施して上記ゲート配線パターン上のBPSG膜を流動させ、上記半導体基板に対する平行な断面積を本来の広さよりも大きくする段階と、 (g)第2次イオン注入を行いソース/ドレイン領域を形成する段階を、少なくとも含むことを特徴とする低濃度ドーピングドレインを有するMOS型電界効果トランジスタの製造方法。」 2.引用刊行物記載の発明 これに対して、原審の拒絶の理由に引用された、本願出願日前に頒布された刊行物である特開昭63-253667号公報(以下、「引用例」という)には、 「基板上にゲート電極となる半導体層を形成する工程と、上記半導体層の上に、熱処理により流動可能な層を形成する工程と、上記熱処理により流動可能な層と上記半導体層とをパターニングする工程と、上記パターンニングされた上記熱処理により流動可能な層および上記半導体層とをマスクとして、ソースおよびドレインとなる領域に対して低濃度イオン注入を行う工程と、上記熱処理により流動可能な層を熱処理により変形させ、そのパターンの幅を熱処理前におけるパターンの幅よりも大きくする工程と、その変形した上記熱処理により流動可能な層をマスクとして上記ソースおよびドレインとなる領域に対して高濃度イオン注入を行う工程とを有することを特徴とする半導体装置の製造方法。」(特許請求の範囲)、 「〔実施例〕以下、本発明にかかる半導体装置の製造方法の一例を、その工程順にしたがって第1図(A)ないし第1図(F)を参照しながら説明する。本実施例は、いわゆるLDD構造を有するMOS型トランジスタの製造方法に関し、ゲート電極と熱処理により流動可能な層とをマスクとして低濃度イオン注入を行い、続いて熱処理により上記熱処理により流動可能な層を変形させてそのパターンの幅を熱処理前のパターンの幅よりも広くし、このように幅の広くなった熱処理により流動可能な層をマスクとして高濃度イオン注入を行うものである。まず、第1図(A)に示すように、半導体基板(1)の上に選択酸化およびゲート酸化により酸化シリコン層の絶縁層(2)を設ける。次に、第1図(B)に示すように上述のような半導体基板(1)および絶縁層(2)から成る基体の上に、ゲート電極となる半導体層(3)を形する。この半導体層(3)には、例えば不純物を含有する多結晶シリコンが使用され、CVD等により被着形成される。この上には、さらに熱処理により流動可能な材料を塗布し、後の低濃度および高濃度イオン注入の際にマスクとして機能する部分となり、熱処理により流動可能な層であるころの熱軟化層(4)を形成する。この熱軟化(4)には、例えばリン・シリケート・ガラス(PSG)や有機レジスト等が使用できる。なお、上記熱軟化層(4)の厚さは、後述のパターニングにより角柱状の凸条部(4a)とされた場合に、前述の第2図(A)を参照しながら定義したアスペクト比が0.5よりも大きくなるように選ぶ。また、上記熱軟化層(4)に使用される材料の不純物濃度や、流動特性等の性質も、後述の偏平円柱状の凸条部(4b)の所望の最大幅に応じて適宜選択することができる。次に、ゲート電極、および後の低濃度ならびに高濃度イオン注入の際のマスクとして機能する部分を形成するために、第1図(C)に示すように、上記熱軟化層(4)および半導体層(3)についてパターニングを行い、ゲート電極(3a)と角柱状の凸条部(4a)が積層された積層構造部(5)を形成する。この積層構造部(5)も、全体として角柱状の形状を有しているが、厳密な角柱状でなくとも良い。次に、この積層構造部(5)をマスクとして低濃度イオン注入を行い、ソースおよびドレインとなる領域を形成する。これにより、半導体基板(1)中に比較的不純物濃度の低い低濃度不純物領域(6)が形成される。次に、マスクとして機能する積層構造部(5)の幅を広げるため、第1図(D)に示すように、熱処理を行って角柱状の凸条部(4a)を変形させる。すると、この角柱状の凸条部(4a)は、前述の第2図(C)を参照しながら説明した理由にもとづいて縦方向につぶれ、かつ横方向に膨出した形状に変形し、偏平円柱状の凸条部(4b)となる。この偏平円柱状の凸条部(4b)の最大幅は、熱処理前の角柱状の凸条部(4a)の幅よりも大きくなる。なお、このときの最大幅は、温度、時間、雰囲気等の種々の熱処理条件により変化させることができるので、後述の高濃度不純物領域(6a)の所望の幅に応じて適宜決定することができる。したがって、本発明にかかる半導体装置の製造方法においては、マスク幅の拡大工程が細かく制御できることになり、これは半導体装置の寸法精度の向上を可能とする。次に、上記低濃度不純物領域(6)の中に、比較的不純物濃度の高い領域を形成するために、この幅の広くなった偏平円柱状の凸条部(4b)をマスクとして高濃度イオン注入を行い、高濃度不純物領域(6a)を形成する。その高濃度不純物領域(6)の形成される位置は、上述のような偏平円柱状の凸条部(4b)をマスクとしていることから、所定の位置に確実に制御されたものとなり、特性のばらつきのないLDD構造のMOS型トランジスタが製造されることになる。」(第3頁左下欄第10行〜第4頁左下欄第4行)が、第1図、第2図と共に記載されている。 したがって、上記各記載から、引用例には、「LDD構造を有するMOS型トランジスタの製造方法において、 (a)半導体基板上にゲート酸化により形成した酸化シリコン層の絶縁層を設ける段階と、 (b)上記絶縁層上にゲート電極となる不純物を含有する多結晶シリコンをCVDにより被着形成する段階と、 (c)この上に、さらに熱処理により流動可能な層を形成する段階と、 (d)上記熱処理により流動可能な層と、上記不純物を含有する多結晶シリコンについてパターニングを行い、ゲート電極と角柱状の凸条部とが積層された積層構造部を形成する段階と、 (e)比較的不純物濃度の低い低濃度不純物領域を形成するための低濃度イオン注入を上記半導体基板に行い、ソースおよびドレインとなる領域を形成する段階と、 (f)熱処理を行って上記ゲート電極上の熱処理により流動可能な層を横方向に膨出した形状に変形させ、最大幅を熱処理前の幅よりも大きくする段階と、 (g)上記低濃度不純物領域中に比較的不純物濃度の高い領域を形成するために高濃度イオン注入をする段階を、少なくとも含むことを特徴とするLDD構造を有するMOS型トランジスタの製造方法。」 および、「前記熱処理により流動可能な層として、例えばリン・シリケート・ガラス(PSG)が使用可能であること。」が記載されているものと認められる。 3.対比 本願第1発明と引用例に記載された発明とを対比すると、本願第1発明の「低濃度ドーピングドレインを有するMOS型電界効果トランジスタ」、「ゲート絶縁膜」、「ゲート電極となる導電層」、「蒸着」、「加熱により一時的に流動状態となる膜」、「ホトエッチング工程」、「ゲート配線パターン」、「第1次イオン注入」、「第2次イオン注入」は、それぞれ引用例に記載された発明の「LDD構造を有するMOS型トランジスタ」、「ゲート酸化により形成した酸化シリコン層の絶縁層」、「ゲート電極となる不純物を含有する多結晶シリコン」、「CVD」、「熱処理により流動可能な層」、「パターニング」、「ゲート電極」、「低濃度イオン注入」、「高濃度イオン注入」に相当する。 従って、本願第1発明と引用例に記載された発明は、 「低濃度ドーピングドレインを有するMOS型電界効果トランジスタの製造方法において、 (a)半導体基板上にゲート絶縁膜を形成する段階と、 (b)上記ゲート絶縁膜上にゲート電極となる導電層を蒸着する段階と、 (c)上記導電層上に、加熱により一時的に流動状態となる膜を形成する段階と、 (d)ホトエッチング工程により、上記加熱により一時的に流動状態となる膜と上記導電層をエッチングして、同一のパターンを有するゲート配線パターンを形成する段階と、 (e)低濃度ドーピングドレインを形成するための第1次イオン注入を上記半導体基板に行う段階と、 (f)熱処理を施して上記ゲート配線パターン上の加熱により一時的に流動状態となる膜を流動させ、上記半導体基板に対する平行な断面積を本来の広さよりも大きくする段階と、 (g)第2次イオン注入を行いソース/ドレイン領域を形成する段階を、少なくとも含むことを特徴とする低濃度ドーピングドレインを有するMOS型電界効果トランジスタの製造方法。」である点で一致する。 一方、本願第1発明では「加熱により一時的に流動状態となる膜」が「BPSG〔BｏｒｏPhｏｓｐhｏSilicaｔe Glaｓｓ(ボロン・リン・シリケート・ガラス)〕膜」であるのに対して、引用例には「加熱により一時的に流動状態となる膜」として「リン・シリケート・ガラス(PSG)」が例示されている点において相違する。 4.当審の判断 上記相違点について検討する。 BPSG膜およびPSG膜は、VLSIの製造という技術分野において、「加熱により一時的に流動状態となる膜」として共に周知慣用されていると認められる。また、浅い接合形成のため等のプロセス低温化の要請によって、より低い温度で流動させるために、PSG膜に代えてPSG膜にボロンを混入したBPSG膜の採用を検討することも周知の技術思想にすぎない。(例えば、「電子材料シリーズ VLSIの薄膜技術」伊藤 隆司 他著、丸善株式会社、昭和61年発行、第98頁」等を参照。) してみれば、引用例に記載された発明において、「加熱により一時的に流動状態となる膜」として、引用例に例示されたPSG膜に代えてBPSG膜を使用することは、当業者が必要に応じて適宜なし得た設計事項であり、また、BPSG膜を使用したことにより、プロセスの低温化が可能となることは当業者が予測する範囲の効果にすぎない。 したがって、上記相違点は当業者が容易に想到し得たことと認められる。 そして、本願第1発明は、前記引用例に記載された事項から予測し得ない効果を奏するということもできない。 5.むすび 以上のとおりであるから、本願の請求項1に係る発明は、上記引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 1999-10-19 |
| 結審通知日 | 1999-11-16 |
| 審決日 | 1999-12-02 |
| 出願番号 | 特願平6-291307 |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 岡 和久 |
| 特許庁審判長 |
今野 朗 |
| 特許庁審判官 |
橋本 武 加藤 浩一 |
| 発明の名称 | 低濃度ドーピングドレインを有するMOS型電界効果トランジスタの製造方法 |
| 代理人 | 中村 純之助 |