• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1013917
審判番号 審判1998-7401  
総通号数 11 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1992-09-10 
種別 拒絶査定不服の審決 
審判請求日 1998-05-07 
確定日 2000-03-10 
事件の表示 平成3年特許願第39519号「半導体装置およびその製造方法」拒絶査定に対する審判事件(平成4年9月10日出願公開、特開平4-255234)について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.本願発明
本願は、平成3年2月7日の特許出願であって、その請求項1〜3に係る発明は、平成7年10月5日付け,平成9年12月19日付け及び平成10年6月5日付け手続補正書で補正された明細書並びに図面の記載からみて、その特許請求の範囲請求項1〜3に記載されたとおりの「半導体装置」及び「半導体装置の製造方法」にあるところ、その請求項1に係る発明(以下「本願発明」という)は、以下のとおりである。
「【請求項1】 半導体基板表面に形成されたゲート絶縁膜と、該ゲート絶縁膜の表面上に形成されたゲート電極と、上記半導体基板上にこのゲート電極に対して自己整合的に形成された、ともに上記半導体基板とは反対導電型の中濃度不純物層と高濃度不純物層の2つの領域からなるソース,ドレインを有するMOS型トランジスタにおいて、
中濃度不純物層が互いに拡散係数の異なる2種の不純物からなり、かつ該中濃度不純物層の先端がゲート電極の下に潜り込む構造を有することを特徴とする半導体装置。」
2.各引用例に記載された発明
原査定の拒絶の理由に引用された特開昭64-55865号公報(以下「引用例1」という)には、以下の点が第3,4,5図と共に記載されている。
「第3図はそのLDD形半導体素子の断面概要図を示しており、上記第2図と同一部位には同一記号が付けてあるが、10はn+型のソース領域またはドレイン領域、10’はn-型の低濃度ソース領域またはドレイン領域(電界緩和層と呼ぶ)である。このような構造にして、低濃度ドレイン領域10’を設ければドレイン領域中の不純物分布がなだらかになり、電界が緩和されて、ホットエレクトロンの発生が抑制される。第4図はそのドレイン領域10,10’部分を拡大した図で、ドレイン領域は燐を拡散したn-型の低濃度不純物領域11と砒素を拡散した浅いn-型の低濃度不純物領域12と同じく砒素を拡散した深いn+型の高濃度不純物領域13より構成されている。このドレイン領域はゲート電極3の側面に設けたCVDSiO2膜14の形成有無と燐と砒素の拡散係数の差を利用して形成されるもので、前記のCVDSiO2膜14はサイドウォール(側壁)またはスペーサと呼ばれている。」(第2頁左下欄第13行〜同頁右下欄第11行)
「第5図(a)〜(d)は従来の形成方法(i)の工程順断面図に示している。第5図(a)参照;まず、公知の方法により、フィールド絶縁膜4を設けたp型シリコン基板1の上にゲート絶縁膜2を介して導電性多結晶シリコン膜からなるゲート電極3を形成する。第5図(b)参照;次いで、ゲート絶縁膜2、ゲート電極3およびフィールド絶縁膜4をマスクにして、シリコン基板1に燐イオンおよび砒素イオンを注入して、浅い接合をもった低濃度のn-型の燐不純物領域11(ホットエレクトロンの発生を抑制する電界緩和層)と同じく浅い接合をもった低濃度のn-型の砒素不純物領域12とを形成する。第5図(c)参照;次いで、サイドウオールとなるCVDSiO2膜14を形成する。それには、CVD法によってSiO2膜を全面に被着し、リアクティブイオンエッチング(RIE)法によって上面から垂直に異方性エッチングすると、ゲート電極3の周囲側面にのみSiO2膜14が残こる。即ち、垂直にエッチングしてエッチング量を調節すると、ゲート電極周囲側面に被着したSiO2膜は厚さが厚いために、その部分のみエッチングされないでゲート電極の側壁となって残る。第5図(d)参照;次いで、フィールド酸化膜,ゲート絶縁膜,ゲート電極および上記のサイドウオールをマスクにして再び砒素イオン注入し、深い接合をもつ深いn+型の砒素不純物領域13を形成し、かくして、これらの不純物領域11,12,13からなるソース領域およびドレイン領域10が画定される。なお、イオン注入した不純物領域は熱処理して活性化されるが、この深い接合を形成した後、前記の浅い不純物領域を同時に画定することが多い。」(第2頁右下欄第15行〜第3頁右上欄第8行)
さらに、第4図から、低濃度のn-型の燐不純物領域11と低濃度のn-型の砒素不純物領域12は、共にその先端がゲート電極の下に潜り込む構造を有することは、明らかである。
してみると、引用例1には、
「p型シリコン基板表面に形成されたゲート絶縁膜と、該ゲート絶縁膜の表面上に形成されたゲート電極と、上記P型シリコン基板上にこのゲート電極に対して自己整合的に形成された、ともに上記p型シリコン基板とは反対導電型の低濃度不純物層と高濃度不純物層の2つの領域からなるソース,ドレインを有するMOS型トランジスタにおいて、
低濃度不純物層が互いに拡散係数の異なる燐と砒素の2種の不純物からなり、かつ低濃度不純物層の先端がゲート電極の下に潜り込む構造を有することを特徴とする半導体装置。」が記載されている。
また、拒絶理由通知に引用された特開平1-212471号公報(以下「引用例2」という)には、以下の点が第1図と共に記載されている。「(1)半導体基板上にゲート絶縁膜とゲート電極を有し、半導体基板表面に、ゲート電極に対して自己整合的にソース・ドレインが形成されるMOSトランジスタにおいて、ソース・ドレイン領域が高濃度不純物層と中濃度不純物層の2つの領域から成り、中濃度不純物層はゲート電極と完全にオーバーラップし、高濃度不純物層と中濃度不純物層との境界が、ゲート電極の端と一致していることを特徴とするMOSトランジスタ。」(特許請求の範囲の欄)
したがって、引用例2には、「ゲートオーバーラップ型のLDD構造におけるソース・ドレイン領域を高濃度不純物層と中濃度不純物層の2つの領域から構成すること」が記載されている。
3.本願発明と引用例記載の発明との対比・判断
本願発明と引用例1記載の発明とを対比すると、引用例1における「p型シリコン基板」が、本願発明の「半導体基板」に相当し、また本願発明の「中濃度不純物層」及び引用例1の「低濃度不純物層」は共に、LDDを構成する「高濃度不純物層より低い濃度の不純物層」であるから、両者は、「半導体基板表面に形成されたゲート絶縁膜と、該ゲート絶縁膜の表面上に形成されたゲート電極と、上記半導体基板上にこのゲート電極に対して自己整合的に形成された、ともに上記半導体基板とは反対導電型の高濃度不純物層より低い濃度の不純物層と高濃度不純物層の2つの領域からなるソース,ドレインを有するMOS型トランジスタにおいて、
高濃度不純物層より低い濃度の不純物層が互いに拡散係数の異なる2種の不純物からなり、かつ高濃度不純物層より低い濃度の不純物層の先端がゲート電極の下に潜り込む構造を有することを特徴とする半導体装置。」である点で一致し、以下の点で相違する。
「高濃度不純物層より低い濃度の不純物層」が、本願発明では「中濃度不純物層」であるのに対して、引用例1では「低濃度不純物層」である点。
そこで、上記相違点について検討する。
本願発明の明細書中の従来例「VLSI symposium 1985 p.116」及び引用例2にも示されるように 「LDD構造において、高濃度不純物層より低い濃度の不純物層として、中濃度不純物層を用いること」は、周知であるから、引用例1の「低濃度不純物層」に換えて「中濃度不純物層」を用いることに、格別の困難性はない。
また、効果についても、上記引用例1及び周知技術から、当業者が予測し得る範囲のものである。
なお、ゲートオーバーラップ型LDDは本願発明の明細書中の従来例「VLSI symposium 1989 p.33」及び引用例2にも示されるように周知である。
また、請求人は、審判請求理由補充書第5頁第17行〜第20行において、「本願の請求項1,2の発明では、リンと砒素からなる単一の中濃度不純物層3の先端がゲート電極の下に潜り込んでいるのに対し、上記第1引用例の第4図の構造では、リン不純物領域11および砒素不純物領域12が別個の層として存在し、これらの先端がともにゲート電極の下に潜り込んでおり、」と主張しているが、本願発明の明細書の記載「【0004】拡散係数の大きい不純物であるリン」、「【0006】拡散係数の小さい砒素では十分濃度勾配が形成できず」、「【0014】このように本実施例は中濃度不純物層(n-領域)3にリンと砒素とそれぞれ適切な条件で重ねて注入したものである。すなわち拡散係数の小さい砒素で熱処理による表面濃度の低下を防ぎ、寄生抵抗の増加を防ぐとともに、拡散係数の大きいリンでn-領域3に不純物濃度の勾配をつけるようにしたものである。このときリンの濃度を少なく設定することにより、短チャネル効果を低減させる。」の記載からも明らかなように、砒素はリンに比べて拡散係数が小さいので、リンのように深く拡散しないのであるから、本願発明の中濃度不純物層も別個の層として存在しているはずであり、引用例1と比べこの点において差異はない。
4.結び
ゆえに、本願発明は、本願出願前に国内で頒布された刊行物である前記引用例1に記載された発明及び前記周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。そうである以上、他の発明について検討するまでもなく、本願は拒絶されるべきである。
よって、結論のとおり審決する。
 
審理終結日 1999-12-06 
結審通知日 1999-12-21 
審決日 1999-12-22 
出願番号 特願平3-39519
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 岡 和久  
特許庁審判長 張谷 雅人
特許庁審判官 橋本 武
左村 義弘
発明の名称 半導体装置およびその製造方法  
代理人 早瀬 憲一  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ