• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1013918
審判番号 審判1998-10353  
総通号数 11 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1994-10-18 
種別 拒絶査定不服の審決 
審判請求日 1998-07-02 
確定日 2000-03-10 
事件の表示 平成4年特許願第89992号「薄膜状絶縁ゲイト型半導体装置およびその作製方法」拒絶査定に対する審判事件(平成6年10月18日出願公開、特開平6-291316)について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.本件出願の手続の経緯及び要旨
本件出願は、平成4年3月13日(国内優先権主張平成4年2月25日)に出願されたものであって、その発明の要旨は手続補正書の特許請求の範囲請求項1〜10に記載されたとおりであって、その請求項1にかかる発明は、特許請求の範囲請求項1に記載されたとおりの次のものである。
「基板上に、活性層と、
前記活性層上にゲイト絶縁膜を介して設けられたゲイト電極とを有し、
前記活性層は、ソース領域及びドレイン領域と、該ソース領域とドレイン領域との間の第1の領域及び第2の領域とを有し、
前記第1の領域は前記ゲイト絶縁膜に接して設けられ、前記第2の領域は前記第1の領域の下に設けられ、
前記ゲイト電極の少なくとも側面に、該ゲイト電極の陽極酸化物が設けられ、
前記第1の領域にオフセット領域を有し、
前記第1の領域は前記第2の領域よりエネルギーバンドギャップが小さいこと
を特徴とする半導体装置。」(以下、本願発明という)
2.引用例記載の発明
前審の拒絶の理由に引用された特開昭61-187274号公報(以下、引用例1という)には、「ガラス基板上に、島状に半導体薄膜を形成する工程と、ゲート絶縁膜を堆積させる工程と、チャネル領域を構成する界面を通して、前記半導体薄膜と前記ガラス基板との界面付近に酸素原子をイオン注入する工程と、リフトオフ法によりゲート電極を形成する工程と、前記ゲート電極をマスクとし、III族あるいはV族の不純物原子をイオン注入して、ソール領域及びドレイン領域を形成する工程を含むことを特徴とする薄膜トランジスタの製造方法。」(第1頁特許請求の範囲)と記載され、
「本発明は、ガラス基板を用いた薄膜トランジスタの製造方法に関する。」(第1頁左下欄下から第1行〜右下欄第1行)と記載され、
「第1図(a)において、ガラス基板1上に、多結晶シリコン膜を島状にパターニングして2のような形にする。その上にゲート酸化膜を堆積させる。」(第2頁右上欄第13行〜第16行)と記載され、
「このように、イオン注入により形成されたSiO2層5と、ゲート酸化膜3との間に残された多結晶シリコンの表面層をチャネル領域とする。」(同頁左下欄第7行〜第10行)と記載され、
「次に同図(d)に示すようにレジスト4を残した状態でゲート電極を構成する材料7と8と9を堆積させる。」(同頁左下欄第18行〜第20行)と記載され、
「このように本発明では、酸素イオンを注入することにより、多結晶シリコン膜のチャネル領域の膜厚のみを選択的に薄くし、ソース領域及びドレイン領域の膜圧は厚くできるので、薄膜トランジスタのOFF電流は低減される。さらにソース領域及びドレイン領域とソール電極及びドレイン電極とのコンタクト抵抗は低減される。従って、ON/OFF比が増大される。また、チャネル領域には、多結晶シリコン膜の上表面を用いることになる。」(第2頁右下欄第20行〜第3頁左上欄第9行)と記載されている。
引用例1は製造方法に関するものであるが、製造されたトランジスタが、第1図とともに示されており、すなわち引用例1には、
『ガラス基板上に、島状に半導体薄膜と、
半導体薄膜上にゲート酸化膜を介して、ゲート電極が形成され、
ゲート電極をマスクとし、III族あるいはV族の不純物原子をイオン注入されたソース領域及びドレイン領域が形成され、
酸素イオンを注入することにより、SiO2層5と、ゲート酸化膜3との間に残された多結晶シリコンの表面層をチャネル領域とし、チャネル領域の膜厚のみを選択的に薄くし、ソース領域及びドレイン領域の膜圧は厚くした薄膜トランジスタ』
が示されている。
また、ゲート電極の側面に酸化膜を形成して、イオン注入されない箇所(オフセット)を形成すること、及び酸化膜を陽極酸化法で形成することは周知である。
3.本願発明と引用例記載の発明との対比・判断
引用例1のガラス基板は基板であることは明らかであり、ソース領域、ドレイン領域及びチャネル領域が島状の半導体薄膜で構成され、これらは活性層であるので、本願発明と引用例1記載の発明とを対比すると、次の点で一致する。
(一致点)
基板上に、活性層と、
前記活性層上にゲイト絶縁膜を介して設けられたゲイト電極とを有し、
前記活性層は、ソース領域及びドレイン領域と、該ソース領域とドレイン領域との問の第1の領域及び第2の領域とを有し、
前記第1の領域は前記ゲイト絶縁膜に接して設けられ、前記第2の領域は前記第1の領域の下に設けられた半導体装置。
(相違点)
そして、本願発明と引用例1記載の発明とは次の点で相違している。
▲1▼本願発明が、「ゲイト電極の少なくとも側面に、該ゲイト電極の陽極酸化物」が設けられるのに対して、引用例1のものはなにも設けられていない点、
▲2▼本願発明が、「前記第1の領域にオフセット領域を有」するのに対して、引用例1のものはオフセットがない点、
▲3▼本願発明が、「前記第1の領域は前記第2の領域よりエネルギーバンドギャップが小さい」のに対して、引用例1のものはSiO2層であり、エネルギーバンドギャップについては記載がない点。
(相違点の判断)
(相違点▲1▼について)
ゲート電極の側面に酸化膜を形成してイオン注入されない箇所(オフセット)を形成すること及び陽極酸化法により酸化膜を形成することは、周知の技術であり、ゲイト電極側面に陽極酸化膜を設けることは当業者が任意に適用できた事項である。
したがって、相違点▲1▼は格別のことではない。
(相違点▲2▼について)
オフッセット領域を有する半導体装置は周知である。
本願発明の第1の領域は、チャンネル層として機能する領域であり、本願発明の第2の領域は、チャネル層として機能がないかもしくは機能が少ない層であると認められ、第2の領域にオフセットを設ける意義もないことから、第1の領域に周知のオフセット領域を設けることは、当然であって、当業者が任意に適用できた事項である。
したがって、相違点▲2▼は格別のことではない。
(相違点▲3▼について)
SiO2は、シリコンよりもエネルギーバンドギャップが大きいことは、周知の事実であり、この相違点は実質的には、相違していない。
4.まとめ
相違点▲1▼ないし▲3▼は格別のことでないので、本願発明は引用例1記載の発明及び周知の発明に基づいて当業者が容易に発明をすることができたものである。したがって、本願発明は、特許法第29条第2項の規定により特許を受けることができないものであり、特許請求の範囲2ないし10に係る発明について検討するまでもなく、拒絶すべきものである。
よって、上記結論のとおり審決する。
 
審理終結日 1999-12-17 
結審通知日 2000-01-04 
審決日 1999-12-24 
出願番号 特願平4-89992
審決分類 P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 松田 成正  
特許庁審判長 張谷 雅人
特許庁審判官 岡 和久
橋本 武
発明の名称 薄膜状絶縁ゲイト型半導体装置およびその作製方法  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ