ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 審判種別コード:80 2項進歩性 G11C |
---|---|
管理番号 | 1022223 |
審判番号 | 審判1999-8586 |
総通号数 | 15 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 1992-11-25 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 1999-05-27 |
確定日 | 2000-04-28 |
事件の表示 | 平成 3年特許願第107076号「ダイナミックRAM」拒絶査定に対する審判事件[平成4年11月25日出願公開、特開平4-337596]について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続の経緯、本願発明 本願は、平成3年5月13日の出願であって、その請求項1に係る発明(以下、「本願発明」という。)は、平成11年5月27日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項1に記載された次のとおりのものと認められる。 「外部から供給される一定の信号からリフレッシュサイクルを検出するリフレッシュサイクル検出手段と、 該リフレッシュサイクル検出手段がリフレッシュサイクルを検出した場合には、1リフレッシュサイクルの間に、先に発生した行アドレス信号が指定する行のリフレッシュが終了する前に、次の行アドレス信号を用意しておくように、複数の行アドレス信号を発生する行アドレス信号発生手段と、 前記複数の行アドレス信号が指定する複数行を1行ずつ順にリフレッシュし、自動的にリフレッシュサイクルを終了するリフレッシュ制御手段とを設けて構成されていることを特徴とするダイナミックRAM」 2.引用例記載の発明 原査定の拒絶理由に引用した特開昭62-137798号公報(以下、「引用例」という。)には、図面第1図及び第2図に関連して、以下の記載がなされている。 (イ)「リフレッシュ動作時は、図示しないCPU等より64キロビットのダイナミックRAMの場合と同じ15.6μsの周期で、リフレッシュ要求(REF・REQ)がタイミング発生回路130に入力される。」(公報第7頁左上欄第1行〜同第5行目) (ロ)「REF・GO信号の残りの1つはREF・COUNTに加えられてそのカウント・アップ用のクロック信号として使用される。REF・COUNT161は、REF・GOが入力される毎に「+1」カウント・アップして、次のリフレッシュの為の8ビットのリフレッシュアドレスを発生してADD・MPX170に加える。」(公報第7頁右上欄第3行〜同第9行目) (ハ)「従って、第1図(b)に示す様に、1回のリフレッシュサイクル時に反転RAS信号が2回(反転RAS1及び反転RAS2)発生され、又リフレッシュ・アドレスも2回(REF・ADD(n、及びBER・ADD(n+1))発生されて、この2つのREF・ADD(n)及びREF・ADD(n+1)においてリフレッシュが行われる。」(公報第7頁右上欄第14行〜同第20行目) これらの記載及び上記引用例に記載されている発明においても、リフレッシュが完了すると自動的にリフレッシュサイクルを終了するリフレッシュ制御手段は当然設けられているものと認められるから、第1の引用例には、 外部から供給されるリフレッシュ要求(REF・REQ)信号からリフレッシュサイクルを検出するタイミング発生回路と、 該タイミング発生回路がリフレッシュサイクルを検出した場合には、1リフレッシュサイクルの間に、複数の行アドレス信号を発生するリフレッシュ・アドレス発生部(REF・ADD)と、 前記複数の行アドレス信号が指定する複数行を1行ずつ順にリフレッシュし、自動的にリフレッシュサイクルを終了するリフレッシュ制御手段とを設けて構成されているダイナミックRAM、に関する発明が記載されている。 3.本願発明と引用例記載の発明との対比・判断 本願発明と上記引用例に記載されている発明とを対比すると、上記引用例に記載されている発明の「外部から供給されるリフレッシュ要求(REF・REQ)信号」、「タイミング発生回路」及び「リフレッシュ・アドレス発生部(REF・ADD)」は、本願発明の「外部から供給される一定の信号」、「リフレッシュサイクル検出手段」及び「行アドレス信号発生手段」にそれぞれ相当するので、両者の発明は、 「外部から供給される一定の信号からリフレッシュサイクルを検出するリフレッシュサイクル検出手段と、 該リフレッシュサイクル検出手段がリフレッシュサイクルを検出した場合には、1リフレッシュサイクルの間に、複数の行アドレス信号を発生する行アドレス信号発生手段と、 前記複数の行アドレス信号が指定する複数行を1行ずつ順にリフレッシュし、自動的にリフレッシュサイクルを終了するリフレッシュ制御手段とを設けて構成されているダイナミックRAM」である点で一致し、以下の点で両者の発明は相違しているものと認められる。 <相違点> 本願発明では、1リフレッシュサイクルの間に、先に発生した行アドレス信号が指定する行のリフレッシュが終了する前に、次の行アドレス信号を用意しておくように行アドレス信号発生手段を構成しているのに対して、上記引用例に記載されている発明では、行アドレス信号発生手段によって、1リフレッシュサイクルの間に、先に発生した行アドレス信号とこの行アドレス信号にプラス1した次の行アドレス信号を用意しておくことは明記されているが、先に発生した行アドレス信号が指定する行のリフレッシュが終了する前に、次の行アドレス信号が用意されているか否かについての明確な記載がなされていない点。 そこで、上記相違点について検討すると、通常、ダイナミック・メモリのリフレッシュ動作は順に1行ずつしか行えないものであるから、本願発明のように、先に発生した行アドレス信号が指定する行のリフレッシュが終了する前に、次の行アドレス信号を用意しておくことに格別な意味があるとは認められず、引用例に記載されている行アドレス信号発生手段を、先に発生した行アドレス信号が指定する行のリフレッシュが終了する前に、次の行アドレス信号を用意しておくようにして、本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。 4.むすび 以上のとおりであるから、本願発明は引用例に記載された発明に基づいて当業者が容易に想到し得たものと認められるので、特許法第29条第2項の規定に該当し、特許を受けることができない。 よって、結論のとおり審決する。 |
審理終結日 | 2000-02-01 |
結審通知日 | 2000-02-18 |
審決日 | 2000-02-29 |
出願番号 | 特願平3-107076 |
審決分類 |
P
1
80・
121-
Z
(G11C)
|
最終処分 | 不成立 |
前審関与審査官 | 須原 宏光 |
特許庁審判長 |
森田 信一 |
特許庁審判官 |
斎藤 操 山本 穂積 |
発明の名称 | ダイナミックRAM |
代理人 | 平戸 哲夫 |