ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G11C |
|---|---|
| 管理番号 | 1026246 |
| 審判番号 | 審判1999-15291 |
| 総通号数 | 16 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1992-10-06 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 1999-09-22 |
| 確定日 | 2000-09-22 |
| 事件の表示 | 平成 3年特許願第 43816号「半導体装置」拒絶査定に対する審判事件[平成 4年10月 6日出願公開、特開平 4-281292]について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯・本願発明 本願は、平成3年3月8日の出願であって、その請求項1に係る発明(以下、「本願発明」という)は、平成11年9月22日付け手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項1に記載されたとおりのものと認める。 「リセット期間にゲートが所定の電位に維持されるプリチャージ用Nチャネルトランジスタと、前記プリチャージ用Nチャネルトランジスタを介して高電位電源に導通される信号線と、前記信号線に接続され、入力信号が供給される信号入力部と、前記信号線に接続されるNチャネルトランスファゲートトランジスタと、前記リセット期間に高電位電源と該Nチャネルトランスファゲートトランジスタのドレインとを導通させるプリチャージ用Pチャネルトランジスタとを有し、前記入力信号を前記Nチャネルトランスファゲートトランジスタのドレインを経由して出力する信号出力部とを備えた半導体装置において、前記Nチャネルトランスファゲートトランジスタのスレッシュホールド電圧を前記プリチャージ用Nチャネルトランジスタのスレッシュホールド電圧よりも高くして、前記入力信号に基づいて前記信号線が低電位に設定されない場合に該Nチャネルトランスファゲートトランジスタのドレインの電位を高電位に維持することにより、該Nチャネルトランスファゲートトランジスタのドレインと前記信号線との間に必要な電位差を確保して該Nチャネルトランスファゲートトランジスタの誤導通を防止することを特徴とする半導体装置。」 2.引用例 これに対して、原査定の拒絶理由で引用された特開昭62-231497号公報(以下「引用例」という)には、「高電位の電源VDDとノード14(第1のノード、ビット線)との間には、プリチャージ制御信号φPに基づいてこのノード14をプリチャージするための負荷回路15が挿入されている」(公報第4頁右上欄第11行乃至第14行)、「ある時刻に信号φPが“1”レベルに立ち上がると、負荷回路15内においてNチャネルMOSトランジスタ16及びPチャネルMOSトランジスタ17が共に導通してノード14がVDDレベルにプリチャージされる」(公報第4頁左下欄第18行乃至同頁右下欄第2行)、「次に、信号φPが“0”レベルに下がり、プリチャージ期間が終了すると、負荷回路15によるノード14のプリチャージ動作が終了する」(公報第5頁左上欄第13行乃至第15行)、「チャージシェア補償回路は、電源VDDとノード11との間にソース、ドレイン間が挿入され、ゲートに上記プリチャージ制御信号φPが供給されるNチャネルMOSトランジスタ31と、ノード11と14との間にソース、ドレイン間が挿入されゲートに上記カラム選択信号Cjが供給されるNチャネルMOSトランジスタ32とで構成されている。そして、トランジスタ31の閾値電圧がトランジスタ32のそれよりも小さく設定される」(公報第6頁左下欄第17行乃至同頁右下欄第6行)、「この選択された直列回路10内の全てのメモリセル用MOSトランジスタ13のうち活性化されているワード線信号Rkが供給されるメモリセル用MOSトランジスタ13がデプレッション型のものであれば、このデプレッション型MOSトランジスタは導通しているので、ノード11及び14がこの直列回路10を介して放電され、出力データｏｕｔが“0”レベルに低下する。他方、選択された直列回路10内のうち活性化されているワード線信号Rkが供給されるメモリセル用MOSトランジスタ13がエンハンスメント型のものであれば、このエンハンスメント型MOSトランジスタは非道通となり、ノード11及び14はこの直列回路10を介して放電されず、出力データｏｕｔは“1”レベルのままとなる」(公報第5頁左上欄第20行乃至同頁右上欄第14行)、ことが記載されている。 よって引用例には、ノード11と14間にNチャネルMOSトランジスタ32のソース、ドレイン間が挿入され、プリチャージ期間にはプリチャージ制御信号φPが立ち上がり電源VDDに接続されたチャージシェア補償回路内のNチャネルMOSトランジスタ31及び負荷回路内のPチャネルMOSトランジスタがそれぞれ導通してノード11及び14をプリチャージし、その後、ワード線信号Rkが直列回路内のメモリセル用MOSトランジスタ13に供給され、前記メモリセル用MOSトランジスタ13がデプレッション型であれば、ノード11及び14がこの直列回路10を介して放電し、出力データｏｕｔが“0”レベルとなり、メモリセル用MOSトランジスタ13がエンハンスメント型であれば、ノード11及び14はこの直列回路10を介して放電されず、出力データｏｕｔは“1”レベルを維持する半導体装置において、トランジスタ31の閾値電圧がトランジスタ32の閾値電圧より小さく設定することが記載されているものと認められる。 3.対比 そこで本願発明と引用例記載の発明とを対比すると、引用例記載の発明の「プリチャージ期間」、「NチャネルMOSトランジスタ32」、「ノード11」、「電源VDD」、「NチャネルMOSトランジスタ31」、「PチャネルMOSトランジスタ」、「ワード線信号Rk」、「“0”レベル」、「“1”レベルを維持する」、「閾値電圧」、「直列回路」は、それぞれ本願発明の「リセット期間」、「Nチャネルトランスファゲートトランジスタ」、「信号線」、「高電位電源」、「プリチャージ用Nチャネルトランジスタ」、「プリチャージ用Pチャネルトランジスタ」、「入力信号」、「低電位」、「高電位に維持する」、「スレッシュホールド電圧」、「信号入力部」に相当する。また引用例では、ノード14にNチャネルMOSトランジスタ32のドレインが接続されているものと認められ、さらにノード14の電位が出力データｏｕｔとして出力されることからノード14の出力側が半導体装置の出力部に相当すると認められる。 よって両者は、 「リセット期間にゲートが所定の電位に維持されるプリチャージ用Nチャネルトランジスタと、前記プリチャージ用Nチャネルトランジスタを介して高電位電源に導通される信号線と、前記信号線に接続され、入力信号が供給される信号入力部と、前記信号線に接続されるNチャネルトランスファゲートトランジスタと、前記リセット期間に高電位電源と該Nチャネルトランスファゲートトランジスタのドレインとを導通させるプリチャージ用Pチャネルトランジスタとを有し、前記入力信号を前記Nチャネルトランスファゲートトランジスタのドレインを経由して出力する信号出力部とを備えた半導体装置において、前記Nチャネルトランスファゲートトランジスタのスレッシュホールド電圧を前記プリチャージ用Nチャネルトランジスタのスレッシュホールド電圧よりも高くして、前記入力信号に基づいて前記信号線が低電位に設定されない場合に該Nチャネルトランスファゲートトランジスタのドレインの電位を高電位に維持する半導体装置」 である点で一致し、 本願発明は、「Nチャネルトランスファゲートトランジスタのドレインと前記信号線との間に必要な電位差を確保して該Nチャネルトランスファゲートトランジスタの誤導通を防止する」ものであるのに対し、引用例ではこの点が明らかでない点で相違する。 4.当審の判断 上記相違点について検討する。 「電源電圧が、瞬間的であれ定格電圧範囲より上昇する場合には、ゲート電圧が上昇してトランスファゲートトランジスタQ2が導通し、中間ノードaの電位が低下する」(段落番号11)の記載からみて、本願発明の誤導通の原因は、トランスファゲートトランジスタQ2のゲート電圧が電源電圧変動により上昇することであり、その結果、トランスファゲートトランジスタQ2が導通して中間ノードaの電位が信号線の電位まで低下してしまう。本願発明は、この誤導通を防止するためにトランスファゲートトランジスタQ2のスレッショルホールド電圧をプリチャージ用Nチャネルトランジスタのスレッシュホールド電圧よりも高くすることにより、電源電圧変動が生じてゲート電圧が上昇しても、スレッシュホールド電圧を高くしただけトランスファゲートトランジスタQ2の誤導通を防止させるものである。 ところで1チップ構成の半導体装置では、高集積化にともない電源電圧が変動することは一般に知られている。そして引用例のNチャネルMOSトランジスタ32の構成をみると、ゲートにはカラム選択信号Cjが入力されている。このカラム選択信号は一般にアドレス信号を所定の論理回路に入力して作成されるものなので、電源電圧で駆動される論理回路の出力即ちカラム選択信号Cjは、電源電圧の変動の影響を本願発明と同様に受けることになる。 引用例にはNチャネルMOSトランジスタ32の誤導通を防止する点については記載されていないが、上記のようにNチャネルMOSトランジスタ32のゲートに入力されるカラム選択信号Cjは、本願発明と同様に電源電圧の変動の影響を受けるものである。そしてカラム選択信号Cjが電源電圧の変動により上昇した場合には、NチャネルMOSトランジスタ32のスレッショルホールド電圧がNチャネルMOSトランジスタ31のスレッショルホールド電圧より高く設定されているので、その高く設定された電圧分だけNチャネルMOSトランジスタ32は導通しにくくなっているものである。即ち引用例記載の発明の構成においても、電源電圧の変動によるNチャネルMOSトランジスタ32の誤導通を防止できるものと認められるので、上記相違点に格別の差違があるとは認められない。 5.むすび したがって、本願発明は、引用例に記載された発明に基いて、当業者が容易に発明をすることができたものと認められるので、特許法第29条第2項に該当し、特許を受けることができない。 よって結論のとおり審決する。 |
| 審理終結日 | 2000-07-05 |
| 結審通知日 | 2000-07-14 |
| 審決日 | 2000-07-31 |
| 出願番号 | 特願平3-43816 |
| 審決分類 |
P
1
8・
121-
Z
(G11C)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 須原 宏光 |
| 特許庁審判長 |
馬場 清 |
| 特許庁審判官 |
飯田 清司 斎藤 操 |
| 発明の名称 | 半導体装置 |
| 代理人 | 井桁 貞一 |