• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H01L
管理番号 1027756
異議申立番号 異議1998-75368  
総通号数 16 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1990-01-08 
種別 異議の決定 
異議申立日 1998-11-04 
確定日 2000-10-10 
異議申立件数
事件の表示 特許第2780986号「集積回路の製造方法」の特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 特許第2780986号の請求項1〜10に係る特許を取り消す。 
理由 一.手続の経緯
本件特許第2780986号の発明は、昭和63年12月3日(優先権主張 1987年12月4日 米国)に出願され、平成10年5月15日に設定登録され、その後、平成10年11月4日に松下愛より特許異議申立がなされ、平成11年5月18日付で取消理由通知をし、その指定期間(延長期間を含む。)内である平成11年12月8日に訂正請求がなされ、それに対して平成11年12月17日付で訂正拒絶理由通知をし、その指定期間(延長期間を含む。)内である平成12年4月26日に訂正請求の補正がなされたものである。
二.訂正の適否の判断
(1)訂正明細書の請求項1に係る発明
訂正明細書の請求項1に係る発明は、その特許請求の範囲請求項1に記載された下記の事項により特定されるとおりのものである。
「ゲート酸化膜(例えば5)と最上層の絶縁膜(例えば11)とを有したゲート電極を形成し、
堆積した材料をエッチングし、前記絶縁層をエッチストップとして作用させることによって前記ゲート電極の側部に絶縁サイドウオールスペーサ(例えば17)を形成し、
ソース及びドレイン領域(例えば19)を形成し、
導電体窓パッド層(例えば23)を堆積およびパターニングして少なくともパッド層の一部をソース及びドレイン両領域(例えば19)の少なくとも一部と接触するとともに、前記絶縁サイドウオールスペーサ(例えば17)の部分を覆い、前記堆積およびパターニングによって前記ゲート電極上の窓パッド層の部分を除去し、
誘電体層(例えば25)を堆積し、パターニングして、ソース及びドレイン領域(例えば19)の少なくとも一部の実質上直上にあり少なくとも窓パッド層(例えば23)の一部が露出する窓を該層中に形成し、そして、
前記窓にコンタクト材料(例えば27)を堆積する、ステップによって形成される複数のトランジスタを有した集積回路の製造方法。」
(2)訂正の適否
上記訂正された特許請求の範囲請求項1に係る発明の独立特許要件について検討すると、当審が通知した訂正拒絶理由において提示した刊行物(特開昭61-183954号公報)には、「〔発明の目的〕本発明は、データ線を形成する金属配線層のコンタクトパッドとなる多結晶シリコンの電極層が、セルフ・アライメント構造でベリードコンタクトを形成することができ、更に大幅な高密度化が可能な読み出し専用半導体装置の製造方法を提供しようとするものである。」(第3頁左下欄第16行〜右下欄第2行)、「実施例1 まず、例えばP型のシリコン半導体基板31に選択酸化を施し、フィールド酸化膜32を形成した後、熱酸化により酸化膜を形成した。つづいて、全面に例えばCVD(Chemical Vaper Deposition)法により、リンを含有した多結晶シリコン層を形成した。なお、多結晶シリコン層は、最初に不純物をドープしていないものを形成し、その後リンをドープするようにしてもよい。ひきつづき、多結晶シリコン層の熱酸化又はCVD法により多結晶シリコン層上の全面に、厚さ4000Å程度の酸化膜を形成した後、写真触刻法により形成されたレジストパターン(図示せず)をマスクとしてRIE(Reactive Ion Etching)法によりエッチングを行なうことにより上下に酸化膜33、34が配置された多結晶シリコンゲート電極35を形成した。この後、前記多結晶シリコンゲート電極35及び上下の酸化膜33、34をマスクにしてN型不純物、例えばリン(又は砒素)のイオン注入を行ない、N型の拡散領域361、371を形成した(第1図(a)図示)。次いで、同図(b)に示すようにCVD法により基板31の全面に厚さ5000Å程度の低温SiO2膜38を形成した。この後RIEの異方向性を利用してSiO2膜38のエッチングを行い、ゲート電極35及び上下の酸化膜33、34の両側壁にSiO2からなる壁体39を形成すると共に、ベリードコンタクトホール40を形成した(同図(c)図示)。次いで、基板31全面に第2の多結晶シリコン層41を堆積し、例えば低温のリン拡散などにより第2の多結晶シリコン層41に不純物を拡散しつつ、ベリードコンタクトホール40を介して接触する基板31の拡散領域361、371にリンを拡散して該拡散領域361、371よりも深い高濃度のN+型拡散領域362、372を形成した(同図(d)図示)。これによりN型拡散領域361及びN+型拡散領域362からなるドレイン領域42、並びにN型拡散領域371及びN+型拡散領域372からなるソース領域43が夫々形成された。この後、写真触刻法により形成されたレジストパターン(図示せず)をマスクとして第2の多結晶シリコン層41をパターニングしてMOS型トランジスタのドレイン42とベリードコンタクトホール40を通して接続すると共に、少なくともその一部がゲート電極35の酸化膜34上に延在する多結晶シリコンの電極層(コンタクトパッド層)441、442を形成した(同図(e)図示)。次いで、全面に厚さ10000Å程度のCVD-SiO2膜45を堆積し、写真触刻法により形成されたレジストパターン(図示せず)をマスクとして同CVD-SiO2膜45に一方のコンタクトパッド層442の表面に通じるコンタクトホール46をROMデータ(書き込み情報)に応じて開孔した後、真空蒸着法等によってアルミニウム層を蒸着し、更に該アルミニウム層をパターニングしてデータ線47を形成した。この後は全面に図示しない保護膜を被覆形成して完成する(同図(f)及び第2図図示)。なお、第2図は第1図(f)の平面図である。」(第4頁左上欄第9行〜右下欄第9行)及び「なお、本発明は上記実施例1、2に限定されず、例えば第4図に示すようにゲート電極35及び上下の酸化膜33、34の両側面に絶縁物からなる壁体39を形成すると共に、ベリードコンタクトホール40を形成し、多結晶シリコン層の堆積、リン等の拡散、同多結晶シリコン層のパターニングよりドレイン、ソース領域42、43とベリードコンタクトホール40を通して接続する多結晶シリコンからなる電極層441〜443を形成した構造のROMも製造することも可能である。」(第6頁右上欄第16行〜左下欄第5行)が第1、2図及び第4図と共に記載されている。そして、第4図から見て、ソース及びドレイン42、43の数が3に対してコンタクトホール46の数が1であるから、コンタクトホール46の全数がソース及びドレイン領域の全数よりも少ないことは明らかである。してみると、上記刊行物には酸化膜33と上層の酸化膜34とを有するゲート電極35を形成し、堆積した酸化膜38をRIE法によりエッチングして前記ゲート電極35の側部に酸化膜からなる壁体39を形成し、N型拡散領域361及びN+型拡散領域362からなるドレイン領域42並びにN型拡散領域371に及びN+型拡散領域372からなるソース領域43を形成し、半導体基板31全面に多結晶シリコン層41を堆積パターニングしてその一部をドレイン領域42及びソース領域43の少なくとも一部と接触すると共に、壁体39の部分及びゲート電極35上の一部を覆うコンタクトパッド層441〜443を形成し、CVD-SiO2膜45を堆積し、これをパターニングしてコンタクトパッド層442の表面に通じるコンタクトホール46を形成し、アルミニウム層を蒸着し、これをパターニングしてデータ線47を形成する、複数のMOSトランジスタを有する読み出し専用半導体記憶装置の製造方法、及び複数のMOSトランジスタを有する読み出し専用半導体記憶装置においてコンタクトホールの全数がソース及びドレイン領域の全数よりも少ないことが記載されているものと認められる。
本件請求項1に係る発明と刊行物記載の発明とを対比すると、刊行物記載の発明の「酸化膜33」、「酸化膜38」、「酸化膜からなる壁体39」、「コンタクトパッド層441〜443」、「CVD-SiO2膜45」、「コンタクトホール46」、「アルミニウム層からなるデータ線47」及び「読み出し専用半導体記憶装置」は、本件請求項1に係る発明の「ゲート酸化膜」、「材料」、「絶縁サイドウオールスペーサ」、「導電体窓パッド層」、「誘電体層」、「窓」、「コンタクト材料」及び「集積回路」に相当するから、両者は、「ゲート酸化膜を有したゲート電極を形成し、堆積した材料をエッチングし、前記ゲート電極の側部に絶縁サイドウオールスペーサを形成し、ソース及びドレイン領域を形成し、導電体窓パッド層を堆積およびパターニングして少なくともパッド層の一部をソース及びドレイン両領域の少なくとも一部と接触するとともに、前記絶縁サイドウオールスペーサの部分を覆い、誘電体層を堆積し、パターニングして、ソース及びドレイン領域の少なくとも一部の実質上直上にあり少なくとも窓パッド層の一部が露出する窓を該層中に形成し、そして、前記窓にコンタクト材料を堆積する、ステップによって形成される複数のトランジスタを有した集積回路の製造方法」に点で一致し、以下の点で相違する者と認められる。
(1)本件請求項1に係る発明が堆積した材料をエッチングして絶縁サイドウオールスペーサを形成する際のエッチストッパとして作用する最上層の絶縁膜を有するのに対して、上記刊行物記載の発明はそのような絶縁膜を有していない点。
(2)本件請求項1に係る発明がゲート電極上の導電窓パッド層の部分を除去するのに対して、上記刊行物記載の発明は導電窓パッド層をゲート電極上の一部を覆うように形成している点。
上記相違点について検討する。
相違点(1)については、堆積した材料をエッチングして絶縁サイドウオールスペーサを形成する際のエッチストッパとして作用する絶縁膜を有する半導体装置の製造方法は周知(特開昭62-173763号公報参照)であり、上記刊行物記載の発明において当該周知技術を採用することに格別の創意工夫を必要としない。そして、上記刊行物記載の発明において当該周知技術を採用した場合、エッチストッパとして作用する絶縁膜が上層の酸化膜34の上に形成されることすなわち最上層として形成されることは明らかである。よって、上記相違点は当業者が容易に想到し得たことと認められる。
相違点(2)については、上記刊行物記載の発明において導電窓パッド層のゲート電極上の部分を除去するか否かは単なる設計的事項にすぎず、本件請求項1に係る発明がゲート電極上の導電窓パッド層の部分を除去した点に格別の意義も認められないから(なお、平成12年4月26日付の意見書において主張する効果である「導電窓パッド層とゲート電極間の不所望の干渉を回避すること」は本件明細書及び図面に記載されていない効果であるから、このような効果の主張は採用できない)、上記相違点は当業者が必要に応じて任意になし得たことと認められる。
したがって、上記訂正は、特許法等の一部を改正する法律(平成6年法律第116号。以下「平成6年改正法」という。)附則第6条第1項の規定によりなお従前の例によるとされる、特許法第120条の4第3項で準用する平成6年改正法による改正前の特許法第126条第3項の規定に適合しないので、当該訂正は認められない。
三.特許異議申立についての判断
(1)本件発明
特許請求の範囲請求項1〜10に係る発明は、特許請求の範囲請求項1〜10に記載された下記の事項により特定されるとおりのものである。
「【請求項1】ゲート酸化膜(例えば5)と最上層の絶縁層(例えば11)とを有したゲート電極を形成し、
堆積した材料をエッチングし、前記絶縁層をエッチストップとして作用させることによって前記ゲート電極の側部に絶縁サイドウオールスペーサ(例えば17)を形成し、
ソース及びドレイン領域(例えば19)を形成し、
導電体窓パッド層(例えば23)を堆積およびパターニングして少なくともパッド層の一部をソース及びドレイン両領域(例えば19)の少なくとも一部と接触するようにし、
誘電体層(例えば25)を堆積し、パターニングして、ソース及びドレイン領域(例えば19)の少なくとも一部の実質上直上にあり少なくとも窓パッド層(例えば23)の一部が露出する窓を該層中に形成し、そして、
前記窓にコンタクト材料(例えば27)を堆積する、ステップによって形成される複数のトランジスタを有した集積回路の製造方法。
【請求項2】前記窓パッド層(例えば23)の材料はTiN,シリサイド,ポリシリコンおよびポリサイドより成る群より選択される請求項1記載の製造方法。
【請求項3】前記窓パッド層(例えば23)はポリシリコンより成る請求項1記載の製造方法。
【請求項4】前記ソース及びドレイン領域(例えば19))は前記ポリシリコンからのドーパントの熱駆動によって形成される請求項3記載の製造方法。
【請求項5】前記窓パッド層(例えば23)はTiNより成る請求項2記載の製造方法。
【請求項6】前記サイドウオールスペーサ(例えば17)は酸化物より成る請求項1記載の製造方法。
【請求項7】前記ソース及びドレイン領域形成ステップはイオン打込みより成る請求項1記載の製造方法。
【請求項8】前記堆積およびパターニングは、少なくとも2個のトランジスタのソース及びドレイン領域(例えば19)に接触する窓パッド層(例えば23)を形成する請求項1記載の製造方法。
【請求項9】前記窓パッド層(例えば23)は少なくとも1個のトランジスタのゲート電極構造体、あるいは2個のトランジスタを分離するフィールド酸化膜(例えば3)上を横切る請求項8記載の製造方法。
【請求項10】前記窓の全数は前記ソース及びドレイン領域(例えば19)の全数よりも少ない請求項1記載の製造方法。」
(2)引用刊行物
当審が通知した取消理由において引用した刊行物(特開昭61-183954号公報)には、酸化膜33と上層の酸化膜34とを有するゲート電極35を形成し、堆積した酸化膜38をRIEによりエッチングして前記ゲート電極35の側部に酸化膜からなる壁体39を形成し、N型拡散領域361及びN+型拡散領域362からなるドレイン領域42並びにN型拡散領域371に及びN+型拡散領域372からなるソース領域43を形成し、半導体基板31全面に多結晶シリコン層42を堆積パターニングしてその一部をドレイン領域42及びソース領域43の少なくとも一部と接触すると共に、壁体39の部分及びゲート電極35上の一部を覆うコンタクトパッド層441〜443を形成し、CVD-SiO2膜45を堆積し、これをパターニングしてコンタクトパッド層442の表面に通じるコンタクトホール46を形成し、アルミニウム層を蒸着し、これをパターニングしてデータ線47を形成する、複数のMOSトランジスタを有する読み出し専用半導体記憶装置の製造方法、及び複数のMOSトランジスタを有する読み出し専用半導体記憶装置においてコンタクトホールの全数がソース及びドレイン領域の全数よりも少ないことが記載されているものと認められる。
(3)対比・判断
イ)請求項1に係る発明について
本件請求項1に係る発明と刊行物記載の発明とを対比すると、刊行物記載の発明の「酸化膜33」、「酸化膜38」、「酸化膜からなる壁体39」、「コンタクトパッド層441〜443」、「CVD-SiO2膜45」、「コンタクトホール46」、「アルミニウム層からなるデータ線47」及び「読み出し専用半導体記憶装置」は、本件請求項1に係る発明の「ゲート酸化膜」、「材料」、「絶縁サイドウオールスペーサ」、「導電体窓パッド層」、「誘電体層」、「窓」、「コンタクト材料」及び「集積回路」に相当するから、両者は、「ゲート酸化膜とを有したゲート電極を形成し、堆積した材料をエッチングし、前記ゲート電極の側部に絶縁サイドウオールスペーサを形成し、ソース及びドレイン領域を形成し、導電体窓パッド層を堆積およびパターニングして少なくともパッド層の一部をソース及びドレイン両領域の少なくとも一部と接触するとともに、前記絶縁サイドウオールスペーサの部分を覆い、誘電体層を堆積し、パターニングして、ソース及びドレイン領域の少なくとも一部の実質上直上にあり少なくとも窓パッド層の一部が露出する窓を該層中に形成し、そして、前記窓にコンタクト材料を堆積する、ステップによって形成される複数のトランジスタを有した集積回路の製造方法」の点で一致し、本件請求項1に係る発明が堆積した材料をエッチングして絶縁サイドウオールスペーサを形成する際のエッチストッパとして作用する最上層の絶縁膜を有するのに対して、上記刊行物記載の発明はそのような絶縁膜を有していない点で相違するものと認められる。
上記相違点について検討する。
堆積した材料をエッチングして絶縁サイドウオールスペーサを形成する際のエッチストッパとして作用する絶縁膜を有する半導体装置の製造方法は周知(特開昭62-173763号公報参照)であり、上記刊行物記載の発明において当該周知技術を採用することに格別の創意工夫を必要としない。そして、上記刊行物記載の発明において当該周知技術を採用した場合、エッチストッパとして作用する絶縁膜が上層の酸化膜34の上に形成されることすなわち最上層として形成されることは明らかである。よって、上記相違点は当業者が容易に想到し得たことと認められる。
ロ)請求項2に係る発明について
刊行物記載の発明も窓パッド層としてポリシリコンを用いているのであるから、請求項2に係る発明と刊行物記載の発明との相違点は、請求項1に係る発明と刊行物記載の発明との相違点と同じであり、「イ)請求項1に係る発明について」において述べた様に、この相違点は当業者が容易に想到し得たことと認められる。
ハ)請求項3に係る発明について
刊行物記載の発明も窓パッド層としてポリシリコンを用いているのであるから、請求項3に係る発明と刊行物記載の発明との相違点は、請求項1に係る発明と刊行物記載の発明との相違点と同じであり、「イ)請求項1に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。
ニ)請求項4に係る発明について
請求項4に係る発明と刊行物記載の発明との相違点は、請求項3に係る発明と刊行物記載の発明との相違点以外に、ソース及びドレイン領域が、請求項4に係る発明はポリシリコンからのドーパントの熱駆動により形成されるのに対して、上記刊行物記載の発明はそのような構成を採っていない点である。請求項3に係る発明と刊行物記載の発明との相違点は、「ハ)請求項3に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。また、上述の相違点については、不純物を含有するポリシリコンから不純物の熱駆動によってソース及びドレイン領域を形成することは周知であり、上記刊行物記載の発明において上記周知技術を採用することに格別の創意工夫を必要としない。そして、上記刊行物記載の発明においては不純物含有ポリシリコンとして多結晶シリコン41を採用することは当業者にとって当然になし得たことである。よって、この相違点は当業者が容易に想到し得たことと認められる。
ホ)請求項5に係る発明について
請求項5に係る発明と刊行物記載の発明との相違点は、請求項2に係る発明と刊行物記載の発明との相違点以外に、窓パッド層が、請求項5に係る発明はTiNよりなるのに対して、刊行物記載の発明は多結晶シリコン層からなる点である。請求項2に係る発明と刊行物記載の発明との相違点は、「ロ)請求項2に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。また、上述の相違点については、配線材料すなわちコンタクト材料とソース、ドレイン領域とをTiNを介して接続することが周知であるから(特開昭62-224075号公報参照)、上記刊行物記載の発明において当該周知技術を採用して窓パッド層として多結晶シリコンに替えてTiNを採用することに格別の創意工夫を必要としない。よって、この相違点は当業者が容易に想到し得たことと認められる。
ヘ)請求項6に係る発明について
刊行物記載の発明のサイドウオールスペーサも酸化物よりなるのであるから、請求項6に係る発明と刊行物記載の発明との相違点は、請求項1に係る発明と刊行物記載の発明との相違点と同じであり、「イ)請求項1に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。
ト)請求項7に係る発明について
請求項7に係る発明と刊行物記載の発明との相違点は、請求項1に係る発明と刊行物記載の発明との相違点以外に、ソース及びドレイン領域形成ステップが、請求項7に係る発明はイオン打込みよりなるのに対して、刊行物記載の発明はイオン打込みによりなるのではない点である。請求項1に係る発明と刊行物記載の発明との相違点は、「イ)請求項1に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。また、上述の相違点については、イオン打込みによりソース及びドレイン領域を形成することが周知であるから、上記刊行物記載の発明において当該周知技術を採用してソース及びドレイン領域形成ステップとしてイオン打込みにより行う方法を採用することに格別の創意工夫を必要としない。よって、この相違点は当業者が容易に想到し得たことと認められる。
チ)請求項8に係る発明について
刊行物記載の発明も少なくとも2個のMOSトランジスタのソース及びドレイン領域に接する窓パッド層を多結晶シリコン41の堆積及びパターニングで形成しているのであるから、請求項8に係る発明と刊行物記載の発明との相違点は、請求項1に係る発明と刊行物記載の発明との相違点と同じであり、「イ)請求項1に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。
リ)請求項9に係る発明について
請求項9に係る発明と刊行物記載の発明との相違点は、請求項8に係る発明と刊行物記載の発明との相違点以外に、窓パッド層が、請求項9に係る発明は少なくとも1個のトランジスタのゲート電極構造体、あるいは2個のトランジスタを分離しているフィールド酸化膜を横切っているのに対して、刊行物記載の発明は少なくとも1個のトランジスタのゲート電極構造体、あるいは2個のトランジスタを分離しているフィールド酸化膜を横切っているか否か不明である点である。請求項8に係る発明と刊行物記載の発明との相違点は、「チ)請求項8に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。また、上述の相違点については、刊行物記載の発明もコンタクトパッド層は壁体及び上層の酸化膜によりゲート電極から絶縁されており、ゲート電極上を横切って配置することが可能であるから、ゲート電極上を横切って配置することは当業者が必要に応じて容易に想到し得たことと認められる。
ヌ)請求項10に係る発明について
刊行物記載の発明の読み出し専用半導体記憶装置においてもコンタクトホールすなわち窓の全数がソース及びドレイン領域の全数よりも少ないのであるから、請求項10に係る発明と刊行物記載の発明との相違点は、請求項1に係る発明と刊行物記載の発明との相違点と同じであり、「イ)請求項1に係る発明について」において述べた様に当業者が容易に想到し得たことと認められる。
(4)むすび
以上のとおりであるから、本件特許請求の範囲請求項1〜10に係る発明は、上記刊行物1記載の発明及び周知技術に基づいて当業者が容易に発明することができたものであるから、本件特許請求の範囲請求項1〜10に係る発明は、特許法第29条第2項の規定に特許を受けることができない。
したがって、本件特許請求の範囲請求項1〜10に係る発明についての特許は拒絶査定をしなければならない特許出願に対してなされたものである
よって、特許法等の一部を改正する法律(平成6年法律第116号)附則第14条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、上記のとおり決定する。
 
異議決定日 2000-05-18 
出願番号 特願昭63-306788
審決分類 P 1 651・ 121- ZB (H01L)
最終処分 取消  
前審関与審査官 真鍋 潔岡 和久瀧内 健夫  
特許庁審判長 今野 朗
特許庁審判官 加藤 浩一
橋本 武
登録日 1998-05-15 
登録番号 特許第2780986号(P2780986)
権利者 エイ・ティ・アンド・ティ・コーポレーション
発明の名称 集積回路の製造方法  
代理人 岡部 正夫  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ