ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 全部申し立て 2項進歩性 H03H |
|---|---|
| 管理番号 | 1032111 |
| 異議申立番号 | 異議2000-73334 |
| 総通号数 | 17 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許決定公報 |
| 発行日 | 1996-02-16 |
| 種別 | 異議の決定 |
| 異議申立日 | 2000-09-01 |
| 確定日 | 2001-01-10 |
| 異議申立件数 | 1 |
| 事件の表示 | 特許第3020815号「積層LCローパスフィルタ」の請求項1、2に係る特許に対する特許異議の申立てについて、次のとおり決定する。 |
| 結論 | 特許第3020815号の請求項1、2に係る特許を維持する。 |
| 理由 |
1.手続の経緯及び本件発明 特許第3020815号に係る発明についての出願は、平成6年7月30日に特許出願され、平成12年1月14日にその特許の設定登録がなされ、その後、特許異議申立人株式会社村田製作所より特許異議の申立がなされたものである。 そして、その請求項1及び2に係る発明(以下、それぞれ「本件発明1」及び「本件発明2」という。)は、それぞれ、特許請求の範囲の請求項1及び2に記載された次の事項により特定されるとおりのものである。 「【請求項1】 絶縁体層間に形成された導体パターンによる第一のインダクタと、絶縁体層を介して対向する電極による第一のコンデンサとが並列に接続された並列回路と、一方の電極がこの並列回路の一端に接続されて他方の電極が接地された第二のコンデンサと、一方の電極が並列回路の他端に接続されて他方の電極が接地された第三のコンデンサとを具えた積層LCローパスフィルタにおいて、第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、第二のインダクと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを形成する電極の幅よりも広くしたことを特徴とする積層LCローパスフィルタ。 【請求項2】 絶縁体層間に形成された導体パターンによる第一のインダクタと、絶縁体層を介して対向する電極による第一のコンデンサとが並列に接続された並列回路と、一方の電極がこの並列回路の一端に接続されて他方の電極が接地された第二のコンデンサと、一方の電極が並列回路の他端に接続されて他方の電極が接地された第三のコンデンサとを具えた積層LCローパスフィルタにおいて、第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、かつ、第二のコンデンサと直列に第四のインダクタが接続された直列回路の一端が並列回路の一端に接続され、第三のコンデンサと直列に第五のインダクタが接続された直列回路の一端が並列回路の他端に接続され、第二のインダクタと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを構成する電極の幅よりも広くし、第四のインダクタと第五のインダクタを構成する導体パターンの幅を第二、第三のコンデンサを構成する電極の幅よりも広くしたことを特徴とする積層LCローパスフィルタ。」 2.特許異議申立ての概要 特許異議申立人株式会社村田製作所は、請求項1及び2に係る発明は、本件特許出願の出願日である平成6年7月30日前に頒布された、甲第1号証(実願平4-23872号(実願平5-76027号)のCD-ROM)、甲第2号証(特開平6-97701号公報)、甲第3号証(特開平5-259702号公報)、甲第4号証(小西良弘他著「通信用フィルタ回路の設計とその応用」(平6-2-1)、総合電子出版社、ｐ.11〜18)及び甲第5号証(特開平6-140277)に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により特許を受けることができないものであるから、本件発明の特許は、特許法第113条第2号に該当し、取り消されるべきものである旨主張している。 3.甲号各証の記載 3-1 甲第1号証(実願平4-23872号(実願平5-76027号)のCD-ROM) (a)「【請求項1】積層構造よりなる1個以上のインダクタと1個以上のコンデンサとを内蔵し、側面に端子電極を有し、前記コンデンサの少なくとも一部を前記端子電極を介して基板上の設置用ランドに接続する積層集積部品の実装構造において、コンデンサ部を基板側に配置したことを特徴とする積層集積部品の実装構造。」(実用新案登録請求の範囲) (b)【図1】の(A)は積層集積部品の一実施例である高周波用のフィルタの断面図が、また、(B)にはその回路の一例として、コンデンサ(C2,C4)とインダクタ(L2,L4)との並列回路のそれぞれの両端と接地端子との間にそれぞれコンデンサ(C1とC3あるいはC3とC5)を接続した回路が示されている。 3-2 甲第2号証(特開平6-97701号公報) (a)「【0011】 【実施例】図1はこの発明の一実施例を示す斜視図である。ローパスフィルタ10は、ブロック体12を含む。ブロック体12は、図2に示すように、第1の誘電体層14を含む。第1の誘電体層14上には、ほぼ全面にアース電極16が形成される。このアース電極16から、第1の誘電体層14の対向する端部に向かって、引出部16a,16b,16c,16d,16e,16fが形成される。引出部16aおよび16bは、第1の誘電体層14の一端側において、両端近傍に形成される。また、引出部16cおよび16dは、第1の誘電体層14の他端側において、その中央付近で間隔を隔てて形成される。 【0012】アース電極16上には、第2の誘電体層18および第3の誘電体層20が配置される。第3の誘電体層20上には、第1のオープンスタブ電極22,第2のオープンスタブ電極24および第3のオープンスタブ電極26が形成される。第1のオープンスタブ電極22は、第3の誘電体層の一端側において、中央部付近に形成される。そして、第1のオープンスタブ電極22から第3の誘電体層20の一端に向かって、2つの引出部22a,22bが形成される。これらの引出部22a,22bは、第3の誘電体層20の一端側の中央付近で間隔を隔てて形成される。また、第2のオープンスタブ電極24および第3のオープンスタブ電極26は、第3の誘電体層20の他端側において、両端付近に形成される。そして、第2のオープンスタブ電極24および第3のオープンスタブ電極26から、第3の誘電体層20の他端に向かって、引出部24a,26aが形成される。 【0013】複数のオープンスタブ電極22,24,26上には、誘電体で形成された第1のダミー層28が配置される。第1のダミー層28上には、第4の誘電体層30が配置される。第4の誘電体層30上には、第1のライン電極32および第2のライン電極34が形成される。これらのライン電極32,34は、第4の誘電体層30の一端側から他端側に向かって、蛇行するように形成される。第1のライン電極32および第2のライン電極34の一端側32a,34aは、第1のオープンスタブ電極22の引出部22a,22bに対向する位置に引き出される。また、第1のライン電極32の他端側32bおよび第2のライン電極34の他端側34bは、第2のオープンスタブ電極24の引出部24aおよび第3のオープンスタブ電極26の引出部26aに対向する位置に引き出される。 【0014】第1のライン電極32および第2のライン電極34上には、誘電体で形成された第2のダミー層36が配置される。さらに、第2のダミー層36上には、第5の誘電体層38が配置される。第5の誘電体層38上には、ほぼ全面にシールド電極40が形成される。シールド電極40から第5の誘電体層38の端部に向かって、引出部40a,40b,40c,40d,40e,40fが形成される。これらの引出部40a,40b,40c,40d,40e,40fは、アース電極16の引出部16a,16b,16c,16d,16e,16fに対向する位置に形成される。これらのアース電極16およびシールド電極40は、接地されてグランド電極として使用される。 【0015】第1の誘電体層14およびシールド電極40の両側には、誘電体で形成された保護層42,44が配置される。そして、各電極が形成された誘電体層,ダミー層および保護層を積層して一体化した状態で、ブロック体12が形成されている。このようなブロック体12を作製するには、たとえば誘電体材料で形成されたセラミックグリーンシート上に各電極の形状に導体ペーストを塗布し、積層して焼成することによって作製することができる。 【0016】ブロック体12の対向する端部には、外部電極46a,46b,46c,46d,46e,46f,46g,46h,46iおよび46jが形成される。外部電極46a〜46jは、ブロック体12の端部から両主面に延びるようにコ字状に形成される。外部電極46aは、アース電極16の引出部16aおよびシールド電極40の引出部40aに接続される。外部電極46bは、第1のオープンスタブ電極22の引出部22aおよび第1のライン電極32の一端側32aに接続される。外部電極46cは、第1のオープンスタブ電極22の引出部22bおよび第2のライン電極34の一端側34aに接続される。外部電極46dは、アース電極16の引出部16bおよびシールド電極40の引出部40bに接続される。外部電極46eは、第2のオープンスタブ電極24の引出部24aおよび第1のライン電極32の他端側32bに接続される。外部電極46fは、アース電極16の引出部16cおよびシールド電極40の引出部40cに接続される。外部電極46gは、アース電極16の引出部16dおよびシールド電極40の引出部40dに接続される。また、外部電極46hは、第3のオープンスタブ電極26の引出部26aおよび第2のライン電極34の他端側34bに接続される。さらに、外部電極46iはアース電極16の引出部16eとシールド電極40の引出部40eに接続され、外部電極40jはアース電極16の引出部16fとシールド電極40の引出部40fに接続される。このようにして、ローパスフィルタ10が形成される。この例では、ライン電極としてストリップライン電極を用いているが、マイクロストリップライン電極を用いるようにしてもよい。 【0017】ローパスフィルタ10の等価回路が図3に示される。この等価回路において、L1 ,L1',L2 ,L2'は第1のライン電極32および第2のライン電極34に発生するインダクタンスであり、CS1,CS1' は第1のライン電極32の蛇行した線間に発生する容量であり、CS2,CS2' は第2のライン電極34の蛇行した線間に発生する容量である。また、C10,C11,C12は各オープンスタブ電極22,24,26とアース電極16とで形成される容量であり、CS10 ,CS11 は各ライン電極32,34とシールド電極40とで形成される容量である。さらに、L10,LT10 ,L11,LT11 ,L12,LT12は、オープンスタブ電極22,24,26とアース電極16,シールド電極40とで形成される容量と直列にはいる残留インダクタンスである。このような残留インダクタンスは、主に外部電極46a〜46h部分に発生する。 【0018】このローパスフィルタ10では、第2の誘電体層18および第3の誘電体層20の誘電率を他の誘電体部分より大きくすることによって、第1のオープンスタブ電極22,第2のオープンスタブ電極24,第3のオープンスタブ電極26の面積が小さくても、大きい容量を得ることができる。この実施例では、第2の誘電体層18および第3の誘電体層20として、比誘電率が数10程度の誘電体層を使用した。そして、第1のダミー層28および第2のダミー層36として、誘電率の小さい誘電体を用いることによって、第1のライン電極32,第2のライン電極34とアース電極16,シールド電極40との間に発生する浮遊容量を小さくすることができる。 【0019】また、第2の誘電体層18および第3の誘電体層20の厚みを小さくすることによって、各オープンスタブ電極22,24,26とアース電極16との間に発生する容量を大きくすることができ、小型化が可能となる。さらに、第1のダミー層28および第2のダミー層36の厚みを大きくすることによって、各ライン電極32,34とアース電極16,シールド電極40との間に発生する浮遊容量を小さくすることができる。このように、浮遊容量を小さくすることによってラインの誘導性を大きくすることができ、小型化が可能となり、図4に示すように、小型でスプリアス特性の良好なローパスフィルタ10を得ることができる。 【0020】さらに、このローパスフィルタ10は、アース電極16が形成されたほうがプリント基板側となるように実装されるが、この場合、オープンスタブ電極22,24,26は、ライン電極32,34に比べて、プリント基板に近い位置に存在することになる。したがって、オープンスタブ電極22,24,26やアース電極16からプリント基板までの外部電極部分の距離が小さくなる。そのため、オープンスタブ電極22,24,26とアース電極16とで形成される大きい容量C10,C11,C12に直列にはいる残留インダクタンスL10,L11,L12を小さくすることができる。このような残留インダクタンスを小さくすることにより、高周波までのスプリアスを改善することができる。」(明細書第【0011】〜【0020】欄) 3-2 甲第3号証(特開平5-259702号公報) (a)「【0010】 【実施例】図1はこの発明の一実施例を示す斜視図である。この高周波用ローパスフィルタ10は、積層体11を含む。積層体11は、図2に示すように、第1の誘電体層12を含む。第1の誘電体層12上には、その周辺部を除く全面にアース電極14が形成される。アース電極14から第1の誘電体層12の端部に向かって、4つの引出端子16a,16b,16cおよび16dが形成される。2つの引出端子16a,16bは、第1の誘電体層12の一端側に向かって形成され、互いに間隔を隔てて形成される。別の2つの引出端子16c,16dは、第1の誘電体層12の他端側に向かって形成され、その中央付近で近接した位置に形成される。 【0011】アース電極14上には、第2の誘電体層18が配置される。第2の誘電体層18上には、3つのコンデンサ電極20,22および24が形成される。コンデンサ電極20は、第2の誘電体層18の一端寄りにおいて、ほぼ中央付近に形成される。また、コンデンサ電極22,24は、第2の誘電体層18の他端寄りにおいて、両側に間隔を隔てて形成される。コンデンサ電極20から第2の誘電体層18の一端に向かって、接続端子20aおよび20bが形成される。これらの接続端子20a,20bは、第2の誘電体層18の一端側の中央部付近で、互いに近接して形成される。また、コンデンサ電極22,24から第2の誘電体層18の他端に向かって、それぞれ接続端子22a,24aが形成される。これらの接続端子22a,24aは、互いに間隔を隔てて形成される。これらのコンデンサ電極20,22,24は、図3に示すように、アース電極14に対向するように形成される。 【0012】コンデンサ電極20,22,24上には、第3の誘電体層26が配置される。第3の誘電体層26上には、2つのコイル電極28および30が形成される。これらのコイル電極28,30は、第3の誘電体層26の一端から他端に向かって蛇行するミアンダラインとして形成される。コイル電極28の一端部28aはコンデンサ電極20の接続端子20aに対応する位置に配置され、他端部28bはコンデンサ電極22の接続端子22aに対応する位置に配置される。また、コイル電極30の一端部30aはコンデンサ電極20の接続端子20bに対応する位置に配置され、他端部30bはコンデンサ電極24の接続端子24aに対応する位置に配置される。さらに、コイル電極28,30上には、第4の誘電体層32が配置される。第4の誘電体層32は、たとえば50μm以上の厚みとなるように形成される。 【0013】各電極が形成された誘電体層が積層されて、積層体11が形成される。この積層体11の側面には、8つの外部電極34a,34b,34c,34d,34e,34f,34gおよび34hが形成される。これらの外部電極34a〜34hのうち、4つの外部電極34a〜34dは積層体11の一端側に形成され、他の4つの外部電極34e〜34hは積層体11の他端側に形成される。これらの外部電極34a〜34hは、積層体11の上面から側面を経て、下面に達するように形成される。 【0014】外部電極34a,34d,34fおよび34gは、それぞれアース電極14の引出端子16a,16b,16cおよび16dに接続される。また、外部電極34bは、コイル電極28の一端部28aとコンデンサ電極20の接続端子20aとに接続される。さらに、外部電極34eは、コイル電極28の他端部28bとコンデンサ電極22の接続端子22aとに接続される。また、外部電極34cは、コイル電極30の一端部30aとコンデンサ電極20の接続端子20bとに接続される。さらに、外部電極34hは、コイル電極30の他端部30bとコンデンサ電極24の接続端子24aとに接続される。 【0015】この高周波用ローパスフィルタ10は、たとえば誘電体セラミックグリーンシート上に各電極の形状に電極ペーストを塗布し、積層して焼成することにより形成される。このとき、各誘電体層の厚みにしたがって、積層するセラミックグリーンシートの枚数が調整される。なお、外部電極を形成するには、積層体を焼成する前に電極ペーストを塗布し、一体的に焼成してもよいし、積層体を焼成した後に電極ペーストを塗布して焼き付けてもよい。 【0016】この高周波用ローパスフィルタ10は、図4に示すように、インダクタンスL1 ,L2 と静電容量C1 ,C2 ,C3 とがπ型接続された等価回路を有する。この高周波用ローパスフィルタ10では、たとえば1GHｚ以下に通過帯域を有するフィルタを得ることができる。この高周波用ローパスフィルタ10では、コンデンサ電極20,22,24の配置およびアース電極14の引出端子16a,16b,16c,16dの位置を図3に示すようにすることによって、アース電極14とコンデンサ電極20,22,24との間の距離を小さくし、図4に示す等価回路の静電容量とアースとの間に生じるインダクタンスを小さくしている。また、アース電極の引出端子の数を多くすることによって、これらの引出端子に生じるインダクタンスを反比例的に小さくし、さらにアースの強化を図っている。さらに、コイル電極28,30をミアンダラインにすることによって、外界からの影響を少なくしている。」(明細書第【0010】〜【0016】欄) 3-4 甲第4号証(小西良弘他著「通信用フィルタ回路の設計とその応用」(平6-2-1)、総合電子出版社、ｐ.11〜18) 3-5 甲第5号証(特開平6-140277) (a)「【請求項1】 強誘電体セラミックス層と低抵抗金属からなる内部電極層が交互に積層され、前記内部電極層が互いに1つおきに異なる外部電極に接続されてなる積層セラミックコンデンサにおいて、外部電極取り出し口部分の内部電極を有効内部電極層の幅よりも広くとり、その場合の取り出し部分の拡がりは、内部電極側面に対し、90゜以下(0°を除く)で取り出し部分を形成することで、外部電極と内部電極の接続部分を大きくしたことを特徴とする積層セラミックコンデンサ。」(【特許請求の範囲】の欄) (b)「【0006】 【実施例】〔実施例1〕図1は本発明の積層セラミックコンデンサの内部電極の印刷パターンの説明図。図1の(a)は分解斜視図であり、図1の(b)は本発明の積層セラミックコンデンサの外部電極の形状を示す斜視図、図1の(c)は印刷パターンの内部電極側面に対する取り出し部分の拡がりの角度θを表す平面図である。本発明は、従来の積層セラミックコンデンサの外部電極とコンデンサ素子との不十分な密着強度を補うため、外部電極取り出し口部分を広く設けることを特徴とする。今回の実施例では、コンデンサの母材となる強誘電体セラミックスに、鉛(Pb)系ペロブスカイト構造を持つ粒径が1ミクロン以下の粉末を使用し、内部電極には銀(Ag)とパラジウム(Pd)が70:30の割合の合金粉末を用いた。誘電体セラミックス粉末100ｗｔ%と有機バインダ4ｗｔ%及び、有機溶剤40ｗｔ%からなるスラリーを作成した後、ドクターブレード法により厚み20ミクロンのグリーンシート4を作成し、このグリーンシート4上に本発明による内部電極5パターンをスクリーン印刷した。この場合、内部電極5パターンは、外部電極3取り出し口をその位置に有するコーナー部より焼結上がりでθ≦90゜の範囲で描いた。具体的には、θ=45゜の角度でセラミック端面に伸ばした形状とした。保護層として20ミクロンのグリーンシートを打ち抜き、金型内に300ミクロン積層した後、先の内部電極5を印刷したグリーンシート対抗する外部電極3に交互に取り出し出来るように50層積層し、さらに保護層として、300ミクロンのグリーンシート積層を行い、100〜120℃×1hｒの熱プレス及び圧着を行い、ピーク時450℃×4日の脱バインダ処理の後、950℃×10〜15hｒで焼成を行った。その後、Ag100%のガラスフリット入り外部電極ペーストを外部電極取り出し口に塗布焼付けを行い、本発明の実施例による積層セラミックコンデンサを得た。本実施例による積層セラミックコンデンサを100ケ、従来の外部電極取り出し口による積層セラミックコンデンサを100ケ用意し、それぞれ等価直列抵抗(ESR)及び、外部電極3との密着強度を測定した。表1に外部電極取り出し口の構造とESR及び、密着強度の評価結果を従来構造(θ=0゜)と比較して示す。 【0007】ESRの計測には、インピーダンスアナライザーを用い、密着強度の計測は、基盤状にクリーム半田を10mg印刷を行い、リフロー炉を用いてサンプルを半田付けし、あらかじめサンプル下部の基盤に穴を設け、その穴を通して下方からプレッシャーゲージを用いて測定した。 【0008】〔実施例2〕実施例1に示す同一方法により、パターンコーナー角度θ=90゜を有するコンデンサを作成し、同様の評価を行い、その結果を表1にまとめて示す。 【0009】 【発明の効果】本発明による積層セラミックコンデンサは、内部電極の外部電極取り出し口部分を広く形成することにより、ESRの改善が図られ、かつ同時に外部電極とコンデンサ素子との密着強度も従来の内部電極の内部取り出し口の構造に比べて改善され、信頼性の高い積層セラミックコンデンサとすることが出来る。」(明細書第【0006】〜【0009】欄) 4.対比・判断 4-1 本件発明1について 本件発明1と上記甲号各証記載の発明とを比較すると、当該刊行物のいずれにも、「第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、第二のインダクと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを形成する電極の幅よりも広くした」については記載されていない。例えば、甲第1号証及び甲第2号証には、本件発明1の基本構成である「絶縁体層間に形成された導体パターンによる第一のインダクタと、絶縁体層を介して対向する電極による第一のコンデンサとが並列に接続された並列回路と、一方の電極がこの並列回路の一端に接続されて他方の電極が接地された第二のコンデンサと、一方の電極が並列回路の他端に接続されて他方の電極が接地された第三のコンデンサとを具えた積層LCローパスフィルタ」の回路は示されているが、本件発明1の特徴である並列回路を構成するコンデンサの両端にインダクタを設けることは記載されておらず、また、甲第1号証〜甲第3号証には、コンデンサを構成する部位およびそれ以外の部位(端子電極など)に残留インダクタンスが生じていることが記載されていると認められるが、本件発明1の上記「第二のインダクタ」及び「第三のインダクタ」は、明細書第【0015】欄に「上記のような、コンデンサに直列に付加されたインダクタのインダクタンスの調整によって、通過帯域外の減衰量を調整することができる。」と記載されているように、減衰量を調整する目的で設けたものであり、上記コンデンサに生じる単なる残留インダクタンスと等価であるとは言えない。また、この点について甲第4号証には、帯域外におけるトラップのためにローパスフィルタに共振回路を入れるという一般論は示されているものの、この記載から本件発明1のローパスフィルタを構成する並列回路のコンデンサの両端に上記「第二のインダクタ」及び「第三のインダクタ」を設けることが直接導き出せるとは言えない。また、甲第5号証には、積層セラミックコンデンサにおいて内部電極の外部電極取り出し口部分を広く形成することが記載されているが、これは外部電極とコンデンサ素子を形成する内部電極との密着強度を向上させるためのものであり、そもそも本件発明1における上記「第二のインダクと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを形成する電極の幅よりも広くした」の部分の進歩性を否定する根拠とはなり得ない。 したがって、本件発明1は、上記甲号各証に記載の発明から当業者が容易に発明できたものではない。 4-2 本件発明2について 本件発明2と上記甲号各証記載の発明とを比較すると、当該刊行物のいずれにも、「第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、かつ、第二のコンデンサと直列に第四のインダクタが接続された直列回路の一端が並列回路の一端に接続され、第三のコンデンサと直列に第五のインダクタが接続された直列回路の一端が並列回路の他端に接続され、第二のインダクタと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを構成する電極の幅よりも広くし、第四のインダクタと第五のインダクタを構成する導体パターンの幅を第二、第三のコンデンサを構成する電極の幅よりも広くした」については記載されていない。なお、本件発明2は、本件発明1を更に限定したものであるから、上記「4-1 本件発明1について」で述べたのと同じ理由により、上記甲号各証に記載の発明から当業者が容易に発明できたものではない。 5.むすび 以上のとおりであるから、特許異議申立ての理由及び証拠によっては、請求項1及び2に係る特許を取り消すことはできない。 また、他に請求項1及び2に係る特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。 |
| 異議決定日 | 2000-12-18 |
| 出願番号 | 特願平6-197283 |
| 審決分類 |
P
1
651・
121-
Y
(H03H)
|
| 最終処分 | 維持 |
| 前審関与審査官 | 岸田 伸太郎 |
| 特許庁審判長 |
松野 高尚 |
| 特許庁審判官 |
吉見 信明 金子 幸一 |
| 登録日 | 2000-01-14 |
| 登録番号 | 特許第3020815号(P3020815) |
| 権利者 | 東光株式会社 |
| 発明の名称 | 積層LCローパスフィルタ |