• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G11C11
管理番号 1034650
審判番号 審判1998-18137  
総通号数 18 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1997-06-06 
種別 拒絶査定不服の審決 
審判請求日 1998-11-16 
確定日 2001-03-21 
事件の表示 平成 8年特許願第308614号「ディラム」拒絶査定に対する審判事件[平成 9年 6月 6日出願公開、特開平 9-147548]について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続きの経緯・本願発明
本願は、平成8年11月6日(パリ条約による優先権主張1995年11月6日、大韓民国)の出願であって、その請求項1に係る発明は、平成10年4月13日付けの手続補正書により補正された特許請求の範囲の請求項1に記載された次のとおりのものと認める。
「データを貯蔵するメモリセルアレイと、
前記セルアレイ内のデータを選択するため、一つの外部カラムアドレスストロボバー信号に応答して少なくとも一つ以上の内部アドレスストロボ信号を発生させるカラムアドレスストロボバーバッファと、
内部カラムアドレスストロボ信号を制御するため、前記カラムアドレスストロボバーバッファから少なくとも一つ以上の内部カラムアドレスストロボイネーブル信号を発生させる制御手段を含み、
前記カラムアドレスストロボバーバッファは一つの外部パッケージピンを介して入力される前記外部カラムアドレスストロボバー信号を受信し、前記受信した外部カラムアドレスストロボバー信号を前記制御手段で出力される前記一つ以上の内部カラムアドレスストロボイネーブル信号と組合せて前記一つ以上の内部カラムアドレスストロボ信号を発生させることを特徴とするディラム。」
なお、平成10年12月15日付け手続補正は、同日付けで却下された。
2.引用例の記載
これに対して、原査定の拒絶の理由に引用した特開昭61-113184号公報(以下「引用例」という。)には、下記の事項が記載されている。
「第1図は本発明の第1実施例の構成要素の要部を示すブロック図である。
本実施例は、4個のバンク分けされたM行×N列のマトリクス状に配置されたメモリセルアレイ100,200,300,400と・・・マルチアドレス型のダイナミックランダムアクセス半導体メモリにおいて、行アドレスストローブ信号RAS(バー)の活性化時行アドレス信号Addrと同時にバンク選択信号BSiをラッチしこの情報に基づき4個のメモリセルアレイ100,200,300,400を選択駆動する列選択内部信号CAS0,CAS1,CAS2,CAS3を発生する列アドレスストローブ信号制御回路801を含むことから成っている。・・・
次に、本実施例の動作を第2図に示す動作タイミング図を参照して説明する。
行アドレスストローブ信号RAS(バー)の立ち下り(活性化)時に、行アドレス信号Addrとバンク選択信号BSiがアドレスバッファ700により同時にラッチされる。・・・
一方、アドレスバッファ700にラッチされたバンク選択信号BSiは、クロックジェネレータ800に組み込まれた内部ラッチとしての列アドレスストローブ信号制御回路801に一時取り込まれる。そして、この情報に基づき、列アドレスストローブ信号CAS(バー)は通常動作として、列アドレス信号Addcをラッチすると同時に4個のメモリセルアレイ100,200,300,400を独立に駆動する一連の列選択内部信号CAS0,CAS1,CAS2,CAS3を選択的に列ストローブ信号制御回路から発生させる。
例えば、列選択内部信号CAS0が選択的に発生する場合、他の列選択内部信号CAS1〜3は発生しないので、メモリセルアレイ200,300,400からの読み出しデータはデータ出力バッファ500には伝達されず、メモリセルアレイ100からのデータのみが出力される。」(第3頁左上欄第7行〜左下欄第16行)
「本発明のダイナミックランダムアクセス半導体メモリはピン数についても増加なしか、たとえ増加を要するとしても大幅な増加なしに1Mbit以上の超超LSIにも対応できるため、生産性、実装密度の向上等に大きく寄与する。」(第4頁右上欄第14行〜第18行)
以上のように、引用例には、「4個のバンク分けされたM行×N列のマトリクス状に配置されたメモリセルアレイ100,200,300,400を備えるマルチアドレス型のダイナミックランダムアクセス半導体メモリにおいて、行アドレスストローブ信号RAS(バー)の活性化時、アドレスバッファ700は行アドレス信号Addrとバンク選択信号BSiを同時にラッチし、アドレスバッファ700にラッチされたバンク選択信号BSiは、クロックジェネレータ800に組み込まれた内部ラッチとしての列アドレスストローブ信号制御回路801に一時取り込まれ、この情報に基づき、列アドレスストローブ信号CAS(バー)は通常動作として、列アドレス信号Addcをラッチすると同時に4個のメモリセルアレイ100,200,300,400を独立に駆動する一連の列選択内部信号CAS0,CAS1,CAS2,CAS3を選択的に列ストローブ信号制御回路から発生させる」ことが記載されている。
3.対比・判断
本願の請求項1に係る発明(以下「前者」という。)と上記引用例記載のもの(以下「後者」という。)を比較すると、両者は、いずれもディラムであって、後者の「列アドレスストローブ信号CAS(バー)」、「列選択内部信号CAS0,CAS1,CAS2,CAS3」、「列アドレスストローブ信号制御回路801」、「ラッチされたバンク選択信号BSi」、「アドレスバッファ700」は、それぞれ前者の「カラムアドレスストロボバー信号」、「内部アドレスストロボ信号」、「カラムアドレスストロボバーバッファ」、「内部カラムアドレスストロボイネーブル信号」、「制御手段」に対応しており、また、後者の「列アドレスストローブ信号CAS(バー)」は、一つの外部パッケージピンを介して入力されるものと認められるから、
両者は、「メモリセルアレイと、
前記セルアレイを選択するため、一つの外部カラムアドレスストロボバー信号に応答して少なくとも一つ以上の内部アドレスストロボ信号を発生させるカラムアドレスストロボバーバッファと、
内部カラムアドレスストロボ信号を制御するため、前記カラムアドレスストロボバーバッファから少なくとも一つ以上の内部カラムアドレスストロボイネーブル信号を発生させる制御手段を含み、
前記カラムアドレスストロボバーバッファは一つの外部パッケージピンを介して入力される前記外部カラムアドレスストロボバー信号を受信し、前記受信した外部カラムアドレスストロボバー信号を前記制御手段で出力される前記一つ以上の内部カラムアドレスストロボイネーブル信号と組合せて前記一つ以上の内部カラムアドレスストロボ信号を発生させることを特徴とするディラム。」
である点で一致し、
セルアレイには、前者では、データが貯蔵されるのに対し、後者では、そのようなことが明らかでない点で相違している。
次に、上記相違点について検討する。
一般に、メモリがデータを記憶するために用いられるものであることは当該分野では周知であるから、後者において、セルアレイにデータを貯蔵するようにすることは当業者が容易に推考し得ることであり、上記相違点を格別のものとすることはできない。
また、本願の請求項1に係る発明の効果についてみても、上記構成の採用に伴って当然に予測される程度のものにすぎず、格別顕著なものがあるとは認められない。
4.むすび
以上のとおりであるから、本願の請求項1に係る発明は、上記引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2000-09-11 
結審通知日 2000-09-22 
審決日 2000-10-12 
出願番号 特願平8-308614
審決分類 P 1 8・ 121- Z (G11C11)
最終処分 不成立  
前審関与審査官 須原 宏光  
特許庁審判長 馬場 清
特許庁審判官 斎藤 操
山本 穂積
発明の名称 ディラム  
代理人 山本 恵一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ