ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 全部申し立て 2項進歩性 G10H |
|---|---|
| 管理番号 | 1035430 |
| 異議申立番号 | 異議2000-72260 |
| 総通号数 | 18 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許決定公報 |
| 発行日 | 1994-02-10 |
| 種別 | 異議の決定 |
| 異議申立日 | 2000-06-05 |
| 確定日 | 2000-12-06 |
| 異議申立件数 | 1 |
| 訂正明細書 | 有 |
| 事件の表示 | 特許第2986035号「電子楽器用効果装置」の請求項1、2に係る特許に対する特許異議の申立てについて、次のとおり決定する。 |
| 結論 | 訂正を認める。 特許第2986035号の請求項1ないし2に係る特許を維持する。 |
| 理由 |
I【手続きの経緯】 特許第2986035号の請求項1及び2に係る発明についての出願は、平成4年7月16日に特許出願され、平成11年10月1日にその特許の設定登録がなされ、その後、廣田修一より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成12年10月30日に訂正請求がなされたものである。 II【訂正の適否についての判断】 ア.訂正の内容 特許権者が求めている訂正の内容は、以下のa、bのとおりである。 a.特許請求の範囲の請求項1及び2の記載を次のとおりに訂正する。 「【請求項1】入力される楽音波形を複数の信号経路に分け、各信号経路への入力を各信号経路中に配された基本構成要素である乗算器、加算器、遅延素子によって加工し、上記複数の信号経路からの各出力をすべて加算することにより、加工が施された楽音波形を出力するように構成されていて、しかも、上記遅延素子の出力の一部を該遅延素子の入力側へと戻すフィードバック路が、上記複数の信号経路のそれぞれに含まれるように構成されているディジタルシグナルプロセッサを備えた電子楽器用効果装置において、 上記複数の信号経路中にそれぞれ配された複数の基本構成要素で用いるデータの内、効果毎に設定可能なパラメータの変更に伴って複数の基本構成要素で共有可能となったデータを単一の共有データとして格納する共有記憶手段を備え、 上記ディジタルシグナルプロセッサは、上記単一の共有データを上記共有記憶手段から読み出し、該読み出した単一の共有データを上記複数の基本構成要素で用いることを特徴とする電子楽器用効果装置。 【請求項2】上記共有データは上記ディジタルシグナルプロセッサの乗算器で用いる乗算係数であることを特徴とする請求項1記載の電子楽器用効果装置。」 b.明細書の段落【0006】【課題を解決するための手段】の「複数の基本構成要素で共有可能なデータ」とある記載を、「効果毎に設定可能なパラメータの変更に伴って複数の基本構成要素で共有可能となったデータ」と訂正する。 イ.訂正の目的の適否、新規事項の有無及び拡張・変更の存否 上記訂正aは、特許明細書の特許請求の範囲の請求項1の「複数の基本構成要素で共有可能なデータ」を、「効果毎に設定可能なパラメータの変更に伴って複数の基本構成要素で共有可能となったデータ」と限定するものであるから、特許請求の範囲の減縮に該当する。また、上記訂正bは、上記特許請求の範囲の訂正に伴い、これと整合を図るためのものであり、明りょうでない記載の釈明に該当する。そして、上記訂正a、bは、特許明細書の【実施例】の段落【0017】〜【0020】の「モードの選択によりDSP23にて実行されるプログラムが変更される。この際に例えばリバーブならば、第1〜4乗算器31a〜31dの乗算係数の乗算係数が共有できる等のように、予め各モードに応じて共有できる乗算係数は同一のラベルが付けられ、係数RAM25aの同一アドレスに格納される。・・・(中略)・・・例えばリバーブやディレイならばタイム、コーラスやフランジャならばモジュレーションスピードやモジュレーションディプス、デイストーションならばレベルといった各種パラメータを設定できる。・・・(中略)・・・図5は、パラメータが変更になった場合、その変更後の設定値を係数RAM25aに格納する際に実行されるプログラムのフローチャートである。・・・(中略)・・・例えばリバーブタイムを長くする等のパラメータの変更に対し、まず対応した係数RAM25aのアドレスに格納されている係数を入れ替える(S81)。次に、その変更にともない、乗算係数等の係数が共有可能であるかどうか、つまり同一のアドレスに格納できるかどうかが判断される(S83)。例えばリバーブならば第1〜4乗算器31a〜31dの乗算係数をアドレス値4Aに格納できるというように判断される。同一のアドレスに格納できると判断された場合、同一のアドレスに共有データとしての係数値が格納される(S85)。乗算係数等のデータを同一のアドレスに格納できないと判断された場合は、各アドレスに対応したデータをそれぞれ格納する(S87)。」との記載に基づくものであるから、上記訂正a、bは、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものではない。 ウ.むすび 以上のとおりであるから、上記訂正は、特許法の一部を改正する法律(平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、特許法第120条の4第3項において準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書、第2項の規定に適合するので、当該訂正を認める。 III【特許異議の申立てについての判断】 ア.申立ての理由の概要 申立人廣田修一は、証拠として甲第1号証:特開昭64-68798号公報、甲第2号証:特開昭60-254909号公報を提出し、請求項1及び2に係る発明は、甲第1号証、甲第2号証をもとに容易に発明をすることができたものであり、特許法第29条第2項の規定により、特許を受けることができないものであるから、特許を取り消すべき旨主張している。 イ.本件の請求項1及び2に係る発明 本件の請求項1及び2に係る発明(以下、「本件発明1及び2」という。)は、上記訂正に係る訂正明細書の特許請求の範囲の請求項1及び2に記載されたとおりのものである。 ウ.引用刊行物記載の発明 当審で通知した取消しの理由で引用した刊行物1(上記甲第1号証)には、「効果付加装置」(発明の名称)に関し、図面と共に次のとおりの記載がある。 1.「従来、音響機器の高性能化に対応して楽音信号等に電子的にコーラス、エコー、残響効果等の効果を付加する効果付加装置が種々開発されている。」(公報第1頁右下欄第2行〜第4行) 2.「第1図は、効果付加と音色パラメータの変更を時分割で行うようにした効果付加装置の具体的構成を示すブロック図である。この具体的構成はデジタル信号処理用LSI(DSP)等により実現したものである。」(公報第2頁右上欄第15行〜第19行) 3.「第2図(a)は、音色パラメータメモリ16の内部構成を示しており、・・・(中略)・・・アドレス4に1つの遅延回路が使用する波形データメモリの大きさに対応するDW、具体的にはFFFh ・・・(中略)・・・アドレス12に入力信号データ×VOLIの内容に対応するWAVEをそれぞれ記憶する。」(公報第3頁左上欄第18行〜右上欄第15行) 4.「第2図(b)は、音色パラメータメモリ17の内部構成を示しており、音色パラメータとしてアドレス0〜3にそれぞれ遅延回路1〜4、即ち上述した原理ブロック図中の遅延回路1-1〜1-4のフィードバック乗数の内容に対応するg1〜g4即ち、後述する第4図の原理ブロック図の中の乗算器1-5〜1-8のフィードバック乗数に相当するg1〜g4及びアドレス4〜7にそれぞれ遅延回路1-1〜1-4の遅延時間の内容に対応するｔ1〜ｔ4、アドレス8,9に入力側の音量の内容に対応するVOLI、出力側の音量の内容に対応するVOLO、・・・(中略)・・・をそれぞれ記憶する。」(公報第3頁右上欄第16行〜左下欄第18行) 5.「第3図は、本発明の効果付加装置の機能ブロック図である。つまり後述するように、第1図に示した構成によって、この第3図に示す機能を、時分割的に1サンプル時間毎に実行するのである。同図において、効果付加回路1は、波形データメモリ24等に対応する遅延回路で構成されており、その入出力側にはそれぞれ入出力音量調整用の乗算器2,3が設けられている。出力側乗算器3の出力側には、該乗算器3から出力される出力データと入力信号データとを加算し出力する加算器4が設けられている。」(公報第3頁右下欄第4行〜第14行) 6.「第4図は、第3図の効果付加回路の一例を示す機能ブロック図である。同図において、効果付加回路1は、フィードバックループを持つ複数(実施例では4つ)の波形データメモリ24に相当する遅延回路1-1,1-2,1-3,1-4を有し、それぞれ独自に第2図(b)の音色パラメータメモリ17に記憶された遅延時間(ｔ1〜ｔ4)が設定される。各フィードバックループ上には、第2図(b)の音色パラメータメモリ17に記憶されたフィードバック乗数(g1〜g4)をそれぞれ乗算するための乗算器1-5,1-6,1-7,1-8が設けられており、各フードバック信号データは、各々共通な入力信号データと各遅延回路1-1,1-2,1-3,1-4の入力側に設けられた加算器1-9,1-10,1-11,1-12で加算される。そして、各遅延回路1-1,1-2,1-3,1-4の出力は、加算器1-13で加算し出力される。これらの効果付加及び音色パラメータの変更は時分割で処理が行われる。 このような機能ブロックによる効果付加装置の動作を説明する。 まず、効果音を与える音色パラメータとして所定のフィードバック乗数(g1〜g4)と遅延時間(ｔ1〜ｔ4)が設定され,かつ入出力音量(VOLI,VOLO)にも所定の値(例えば1.0)が与えられる。入力信号データは、効果付加回路1でそれぞれ遅延回路1-1,1-2,1-3,1-4とフィードバックループにより所定の残響等の効果が付加されて加算器4より出力される。この効果付加の処理は遅延回路1-1,1-2 ,1-3,1-4ごとに第1図の具体的な回路では時分割処理される。」(公報第4頁左上欄第1行〜右上欄第12行) 同じく引用した刊行物2(上記甲第2号証)には、「ディジタルフィルタ」(発明の名称)に関し、図面と共に次のとおりの記載がある。 1.「本発明は直線位相の有限インパルス応答デイジタルフィルタのインパルス応答列の対称性を利用し半分のインパルス応答列に対応するフィルタ係数のみを記憶回路に記憶させ、これを可逆計数器を用いて読み出すことにより、記憶回路の記憶容量を半減することを目的としている。」(公報第2頁右上欄第7行〜第12行) 2.「第1図において、・・・(中略)・・・2はROM等からなる第2の記億回路で、2進係数データH(0),H(1),……H(M-1),H(M)を記憶させてある。本例ではフィルタ次数をNとしてあり、・・・(中略)・・・すなわち、全係数データのうち半分だけを記憶回路2に記憶させてある。3は上記係数データを読み出すための可逆計数器、4は制御回路で、可逆計数器3のアップダウンの切換え等を行なうものである。5は乗算器で、入力データと係数データとの乗算を行なうものである。6は加算器、7は累算器である。」(公報第2頁右上欄第14行〜左下欄第11行) エ.対比・判断 〔本件発明1について〕 本件発明1と各刊行物に記載の発明を対比すると、次のことが認められる。 (1)訂正明細書の請求項1の記載によれば、本件発明1は、入力される楽音波形を複数の信号経路に分け、各信号経路への入力を各信号経路中に配された基本構成要素である乗算器、加算器、遅延素子によって加工し、上記複数の信号経路からの各出力をすべて加算することにより、加工が施された楽音波形を出力するように構成されていて、しかも、上記遅延素子の出力の一部を該遅延素子の入力側へと戻すフィードバック路が、上記複数の信号経路のそれぞれに含まれるように構成されているディジタルシグナルプロセッサを備えた電子楽器用効果装置を前提要件として、同装置において、上記複数の信号経路中にそれぞれ配された複数の基本構成要素で用いるデータの内、“効果毎に設定可能なパラメータの変更に伴って複数の基本構成要素で共有可能となったデータを単一の共有データとして格納する共有記憶手段”の点の構成(以下、「構成A」という。)を、その要点とするものであり、この構成Aを採用することによって、係数RAM25aでは、従来のように重複したデータが格納されることがなくなり、メモリの使用効率が向上し、また係数RAM25a内にて、データが一箇所に格納されるのでアクセス効率が良く転送処理時間が短くなり、メモリの領域を小さくすることができるものといえる(特許明細書の【実施例】の段落【0007】、【0023】、【0025】及び【作用】等の記載参照)。 (2)これに対し、刊行物1には、楽音信号に残響効果等の効果を付加する効果付加装置が記載されており(刊行物1の上記1.2.の記載参照)、その実施例には、フィードバックループを持つ複数の波形データメモリ24に相当する遅延回路1-1,1-2,1-3,1-4を有し、それぞれ独自に音色パラメータメモリ17に記憶された遅延時間(ｔ1〜ｔ4)が設定され、各フィードバックループ上には、音色パラメータメモリ17に記憶されたフィードバック乗数(g1〜g4)をそれぞれ乗算するための乗算器1-5,1-6,1-7,1-8が設けられており、各フィードバック信号データは、各々共通な入力信号データと各遅延回路1-1,1-2,1-3,1-4の入力側に設けられた加算器1-9,1-10,1-11,1-12で加算され、そして、各遅延回路1-1,1-2,1-3,1-4の出力は、加算器1-13で加算し出力されることが記載されており(刊行物1の上記4.〜6.の記載参照)、また音色パラメータメモリ16のアドレス4に1つの遅延回路が使用する波形データメモリの大きさに対応するDWを記憶することも記載されている(刊行物1の上記3.の記載参照)。 それらの記載によると、刊行物1に記載のものも、“入力される楽音波形を複数の信号経路に分け、各信号経路への入力を各信号経路中に配された基本構成要素である乗算器、加算器、遅延素子によって加工し、上記複数の信号経路からの各出力をすべて加算することにより、加工が施された楽音波形を出力するように構成されていて、しかも、上記遅延素子の出力の一部を該遅延素子の入力側へと戻すフィードバック路が、上記複数の信号経路のそれぞれに含まれるように構成されているディジタルシグナルプロセッサを備えた楽音信号の効果装置”を対象としているといえ、しかも各遅延回路で使用する波形データメモリの大きさ(DW)を記憶している記憶手段を有するものといえ、その点では本件発明1と類似しているといえる。 しかしながら、刊行物1に記載の音色パラメータメモリ16は、効果毎に設定可能なパラメータの変更には影響を受けないデータDWを記憶しているものに過ぎず、パラメータの変更とは無関係な定常的な共有可能なデータDWを記憶する記憶手段といえ、そしてこのデータDWは、共有可能である場合とない場合とがパラメータの変更に伴って動的に変化するデータではないので、パラメータの変更に応じて動的に記憶手段の使用効率が最適化されることを予定するものとはいえない。要するに刊行物1に記載のものは、パラメータの変更に伴って複数の基本構成要素で共有可能となったデータが発生することを予定しておらず、本件発明1の上記構成Aについて何も記載がなく、示唆もない。 (2)また、刊行物2には、直線位相の有限インパルス応答デイジタルフィルタのインパルス応答列の対称性を利用し半分のインパルス応答列に対応するフィルタ係数のみを記憶回路に記憶させ、これを可逆計数器を用いて読み出すことにより、記憶回路の記憶容量を半減することが記載されている(刊行物2の上記1.2.の記載参照)。 しかしながら、このフィルタ係数は、共有可能である場合とない場合とがパラメータの変更に伴って動的に変化するデータとはいえず、パラメータの変更に応じて記憶回路の使用効率が最適化されることを予定するものでもない。すなわち刊行物2に記載のものもパラメータの変更に伴って複数の基本構成要素で共有可能となったデータが発生することを予定しておらず、本件発明1の上記構成Aについて何も記載がなく、示唆もない。 (3)以上のように、上記各引用例のいずれにも、上記構成Aについて何も記載がなく、示唆もないのであるから、それら各刊行物に記載の発明を組み合わせても本件発明1が容易になし得るとはいえない。 そして、本件発明1は、上記構成Aを採用することにより、「電子楽器用効果装置のDSPを構成する基本構成要素で用いられるデータの内、複数の基本構成要素で共有可能なデータについては、単一の共有データとしてメモリに格納される。共有可能なデータが単一の共有データとして格納されることでメモリの使用効率は向上する。」等の明細書に記載の顕著な効果を奏するものといえる(特許明細書の【発明の効果】の記載)。 よって、本件発明1は、刊行物1、2に記載された発明に基づいて容易に発明をすることができたものとはいえない。 〔本件発明2について〕 本件発明2は、本件発明1を引用し、これに更に、「上記共有データは上記ディジタルシグナルプロセッサの乗算器で用いる乗算係数」である点を限定したものであるから、本件発明1に対する上記判断と同様の理由により、本件発明2は、刊行物1、2に記載の発明から容易に発明をすることができたものとはいえない。 IV【むすび】 以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明1及び2に係る特許を取り消すことはできない。 また、他に本件発明1及び2に係る特許を取り消すべき理由を発見しない。 よって、結論のとおり決定する。 |
| 発明の名称 |
(54)【発明の名称】 電子楽器用効果装置 (57)【特許請求の範囲】 【請求項1】 入力される楽音波形を複数の信号経路に分け、各信号経路への入力を各信号経路中に配された基本構成要素である乗算器、加算器、遅延素子によって加工し、上記複数の信号経路からの各出力をすべて加算することにより、加工が施された楽音波形を出力するように構成されていて、しかも、上記遅延素子の出力の一部を該遅延素子の入力側へと戻すフィードバック路が、上記複数の信号経路のそれぞれに含まれるように構成されているディジタルシグナルプロセッサを備えた電子楽器用効果装置において、 上記複数の信号経路中にそれぞれ配された複数の基本構成要素で用いるデータの内、効果毎に設定可能なパラメータの変更に伴って複数の基本構成要素で共有可能となったデータを単一の共有データとして格納する共有記憶手段を備え、 上記ディジタルシグナルプロセッサは、上記単一の共有データを上記共有記憶手段から読み出し、該読み出した単一の共有データを上記複数の基本構成要素で用いることを特徴とする電子楽器用効果装置。 【請求項2】 上記共有データは上記ディジタルシグナルプロセッサの乗算器で用いる乗算係数であることを特徴とする請求項1記載の電子楽器用効果装置。 【発明の詳細な説明】 【0001】 【産業上の利用分野】 本発明は音源から出力される楽音を入力として波形に加工を施すための電子楽器用効果装置に関する。 【0002】 【従来の技術】 従来、音源から出力される楽音波形に音声処理加工を施す電子楽器用効果装置(以下、単に効果装置ともいう)では、例えば、図8(a)に示すDSP(ディジタルシグナルプロセッサ)101を用いて楽音に効果を付加するプログラムを作成していた。DSP101は、12個の乗算器(第1乗算器103a,第2乗算器103b,・・・,第12乗算器103m)、5個の加算器(第1加算器105a,第2加算器105b,・・・,第5加算器105e)、4個の遅延素子(第1遅延素子107a,第2遅延素子107b,第3遅延素子107c,第4遅延素子107d)等から構成されている。 【0003】 このDSP101を用いたプログラムでは、各乗算器103a〜103mの乗算係数それぞれに対応したラベルC1〜C12が付けられている。これらラベルC1〜C12を基に、乗算器103a〜103mにて波形に乗算処理を施す際にメモリ内に格納されている乗算係数が読み出される。図8(b)はこれら乗算係数がメモリ内に格納されている状態を示している。図に示すように例えば、アドレス4A(16進)には、データ(つまり乗算係数)として4000H(16進)が格納されており、そのフラグは第1乗算器103aのラベルとなっているC1である。第1乗算器103aが乗算処理を実行する際には、フラグC1からアドレス4Aに格納されている乗算係数4000Hが読み出されることになる。 【0004】 【発明が解決しようとする課題】 しかしこのような従来の効果装置では、DSP101の乗算器103a〜103mの乗算係数全てに対して、それぞれメモリのアドレスが割り当てられ、データとして格納されていた。つまりDSP101として所望の機能を果たす際、多くの場合同一の乗算係数を用いていた。そのため従来の効果装置では、メモリ内に同一の乗算係数が複数格納されることになり、メモリの使用効率が悪いという問題があった。 【0005】 本発明は、上記課題を解決するためになされたものであり、効果装置のDSPを構成する基本構成要素で用いられるデータをメモリの使用効率良く格納することを目的とする。 【0006】 【課題を解決するための手段】 上記目的を達成するために、本発明は次のような構成をしている。即ち、図7に例示するように、 入力される楽音波形を複数の信号経路に分け、各信号経路への入力を各信号経路中に配された基本構成要素である乗算器、加算器、遅延素子によって加工し、上記複数の信号経路からの各出力をすべて加算することにより、加工が施された楽音波形を出力するように構成されていて、しかも、上記遅延素子の出力の一部を該遅延素子の入力側へと戻すフィードバック路が、上記複数の信号経路のそれぞれに含まれるように構成されているディジタルシグナルプロセッサを備えた電子楽器用効果装置において、 上記複数の信号経路中にそれぞれ配された複数の基本構成要素で用いるデータの内、効果毎に設定可能なパラメ-タの変更に伴って複数の基本構成要素で共有可能となったデータを単一の共有データとして格納する共有記憶手段を備え、 上記ディジタルシグナルプロセッサは、上記単一の共有データを上記共有記憶手段から読み出し、該読み出した単一の共有データを上記複数の基本構成要素で用いることを特徴とする電子楽器用効果装置を要旨とする。 【0007】 【作用】 本発明の電子楽器用効果装置では、DSPを構成する複数の基本構成要素(乗算器、加算器、遅延要素等)で用いるデータの内、共有可能なデータは単一の共有データとして共有記憶手段に格納される。つまりDSPが所望の機能を果たすために各基本構成要素で用いるデータが格納される際、同一のデータで処理できる基本構成要素のデータが予め定められており、それら予め定められた複数データについては、単一の共有データとして格納される。格納された共有データは、複数の基本構成要素で共通して用いられる。そのためメモリの使用効率が向上する。 【0008】 【実施例】 図1は、本願発明の一実施例としての効果装置1の要部ブロック図である。 効果装置1は、システムコントロール部3、信号処理部5、パネルSW(スイッチ)群7、表示部9、トーンジェネレータ11、サンドシステム13等から構成されている。 【0009】 システムコントロール部3は、RAM(ランダムアクセスメモリ)15、システムコントロールCPU17、ROM(リードオンリメモリ)19等から構成されている。RAM15は、データが一時的に格納されるランダムアクセスメモリである。システムコントロールCPU17は、効果装置1のシステムコントロール等に関する各種制御処理を実行する中央処理装置である。ROM7は、システムコントロールの処理に用いるデータやプログラム等が格納されているリードオンリメモリである。 【0010】 信号処理部5は、信号処理用ROM21、DSP23、信号処理用RAM25等から構成されている。信号処理用ROM21は、DSP23にて処理されるデータやプログラム等が格納されているリードオンリメモリである。DSP23は、ディジタル信号として入力される楽音波形に対して所定の加工処理を施し、目的とする楽音波形をディジタル信号として出力するデジタルシグナルプロセッサである。デジタルシグナルプロセッサは、パイプライン処理により高速にディジタル信号処理を実行するもので、一般に、図2(b)に示すように、乗算器23a、加算器23b、2つのバッファ(Aバッファ23d,Bバッファ23e)等から構成されている。本実施例のDSP23の詳細な構成については後述する。信号処理用RAM25は、楽音波形、DSP23で用いる各種係数等のデータが一時的に格納されるランダムアクセスメモリである。信号処理用RAM25は図2(b)に示すように、DSP23の処理で用いる乗算係数等が格納される係数RAM25a、楽音波形データ等が格納されるデータRAM等を備えている。 【0011】 パネルSW群7は、効果装置1に備えられている各種機能の操作を行う等のパネルスイッチが集合している。パネルSW群7は、モードセレクトSW部27、パラメータセレクトSW部29等を備えている。モードセレクトSW部27は、DSP23が楽音波形に施す処理として例えば、リーバーブ、ディレイ、コーラス、フランジャ、ディストーション等の中からユーザが所望とするものを選択するためのスイッチである。パラメータセレクトSW部29は、DSP23の乗算係数等の変数を設定するためのスイッチであり、例えばリバーブやディレイならばタイム、コーラスやフランジャならばモジュレーションスピードやモジュレーションディプス、ディストーションならばレベルといった各種パラメータを設定できる。 【0012】 表示部9は、処理する楽音波形、各種設定値等を表示する液晶パネルである。 トーンジェネレータ11は、データバスを通して送られてくる楽音波形に、ピッチコントロール等の処理を施し、処理が施された楽音波形をサウンドシステム13に送る電気回路である。サウンドシステム13は、トーンジェネレータ11から送られてくる楽音波形を外部に送出するためのインタフェース回路である。サウンドシステム13は、D/A変換器13a,第1アンプ13b,スピーカ13c,マイク13d,第2アンプ13e,A/D変換器13f等を備えている。D/A変換器13aは、ピッチコントロール等の処理が施された楽音波形をトーンジェネレータ11から受け、ディジタル信号からアナログ信号へ変換するディジタル/アナログ変換器である。第1アンプ13bは、D/A変換器13aから送られてくるアナログ信号としての楽音波形を電気的に増幅する増幅器である。スピーカ13cは、第1アンプ13bから送られる増幅された楽音信号を外部に出力するスピーカである。マイク13dは、外部の音源から出力される楽音等を入力し、その楽音等を電気信号として第2アンプ13eに送信するマイクロフォンである。第2アンプ13eは、マイク13dから送られる楽音信号としての電気信号を電気的に増幅する増幅器である。A/D変換器13fは、第2アンプ13eから送られてくるアナログ信号としての楽音信号をディジタル信号に変換するアナログ/ディジタル変換器である。 【0013】 図2(a)は、効果装置1の楽音処理過程を示している。入力されるアナログ信号としての楽音信号はA/D変換器13fでディジタルデータとしての楽音波形に変換され、信号処理部5でDSP23により楽音波形に加工処理が施され、D/A変換器13aでアナログ信号としての楽音信号に変換される。 【0014】 図2(b)は、信号処理部5の要部を示している。図示するようにDSP23および信号処理用RAM25は、データバスおよび係数バスを介して信号の送受信を実行する。 図3(a)は、DSP23の構成を示している。DSP23は、12個の乗算器(第1乗算器31a,第2乗算器31b,・・・,第12乗算器31m)、5個の加算器(第1加算器33a,第2加算器33b,・・・,第5加算器33e)、4個の遅延素子(第1遅延素子35a,第2遅延素子35b,第3遅延素子35c,第4遅延素子35d)等から構成されている。DSP23の場合、楽音波形に例えばリバーブ(初期反射音および残響音から構成される)等の処理を施す際、各乗算器31a〜31mの内で、例えば第1〜4乗算器31a〜31dの乗算係数を共有できることがわかっている。そのため予め楽音波形に加工を施すプログラムでは、第1〜4乗算器31a〜31dのラベルは同一のC1とされており、係数RAM25a内から同一のデータを乗算係数として読み出す。 【0015】 図3(b)は、係数RAM25a内にて乗算係数が格納されている状態を示している。このように第1〜4乗算器31a〜31dの乗算係数のデータは全て4000H(16進)としてアドレス4Aに格納されている。 図4および図5は、効果装置1のCPU17にて実行されるプログラムのフローチャートである。このプログラムは、楽音に効果を施す際に操作者がパネルSW群7を操作して、各種設定値を信号処理用RAM25等に書き込む処理を実行する。 【0016】 効果装置1の電源が入れられ、初期化処理が終了すると、CPU17はパネルSW群7のいずれかのスイッチが押されることで、スイッチのイベントがオンされるのを待機する(ステップ41、以下S41とする)。ここでパネルSW群7のいずれかのスイッチが押されイベントが発生すると次の処理に進み、それがコネクションスイッチであるかどうかが判断される(S43)。コネクションスイッチは、効果装置1にてDSP23が複数使用される場合に、それらDSP23の接続状態(例えば並列や直列等)を選択するためのスイッチである。イベントがコネクションスイッチであった場合、現在の設定値を一つだけ増加させるINCボタンが押されているがどうかの判断がされる(S45)。INCボタンが押されていると判断された場合は、現在のコネクションの一つ後の設定に変更され、変更後の値が表示部9に表示される(S47,S49)。ステップ45にて、INCボタンが押されていないと判断された場合は、現在のコネクションの一つ前の設定に変更され変更後の設定値が表示部9に表示される(S51,S53)。ここで、INCボタンが押されていないのに設定を変更するのは、既にステップ43でコネクションスイッチが押されていて、操作者はコネクションを変更することを決定しているためである。この設定方法については、例えばプラス,マイナスボタンを設ける等さまざまな方法を採用することができる。 【0017】 ステップ43にて、イベントがコネクションスイッチによるものでないと判断された場合、そのイベントがモードセレクトSW部27によるものであるかどうかが判断される(S55)。モードセレクトSW部27は、既に記述したように例えばリーバーブ、ディレイ、コーラス、フランジャ、ディストーション等の楽音に効果を与えるモードの選択を行うためのスイッチである。イベントがモードセレクトSW部27であった場合、現在の設定値を一つだけ増加させるINCボタンが押されているがどうかの判断がされる(S57)。以下の処理はコネクションスイッチの場合と同様であり、変更後の設定値が表示部9に表示される(S59,S61,S63,S65)。モードの選択によりDSP23にて実行されるプログラムが変更される。この際に例えばリバーブならば、第1〜4乗算器31a〜31dの乗算係数の乗算係数が共有できる等のように、予め各モードに応じて共有できる乗算係数は同一のラベルが付けられ、係数RAM25aの同一アドレスに格納される。 【0018】 ステップ55にて、イベントがモードセレクトSW部27によるものでないと判断された場合、そのイベントがパラメータセレクトSW部29によるものであるかどうかが判断される(S69)。以下の処理はコネクションスイッチの場合と同様であり、変更後の設定値が表示部9に表示される(S71,S73,S75,S77)。パラメータの設定により、DSP23の乗算係数等の変数を設定するためのスイッチであり、例えばリバーブやディレイならばタイム、コーラスやフランジヤならばモジュレーションスピードやモジュレーションディプス、ディストーションならばレベルといった各種パラメータを設定できる。 【0019】 ステップ67でパラメータセレクトSW部29によるものでないと判断された場合、および各種設定値が変更されて表示部9に表示された後は、再びステップ41に戻り、スイッチのイベントがオンされるのを待機する。 図5は、パラメータが変更になった場合、その変更後の設定値を係数RAM25aに格納する際に実行されるプログラムのフローチャートである。図4に示したフローチャートのステップ71,75にて新しいパラメータに設定されると、CPU17は、図5に示すフローチャートに基づいて処理を実行する。 【0020】 例えばリバーブタイムを長くする等のパラメータの変更に対し、まず対応した係数RAM25aのアドレスに格納されている係数を入れ替える(S81)。 次に、その変更にともない、乗算係数等の係数が共有可能であるかどうか、つまり同一のアドレスに格納できるかどうかが判断される(S83)。例えばリバーブならば第1〜4乗算器31a〜31dの乗算係数をアドレス値4Aに格納できるというように判断される。同一のアドレスに格納できると判断された場合、同一のアドレスに共有データとしての係数値が格納される(S85)。乗算係数等のデータを同一のアドレスに格納できないと判断された場合は、各アドレスに対応したデータをそれぞれ格納する(S87)。このようにしてパラメータ設定のイベントが実行される。 【0021】 次に、CPU17が処理の一つとして行っている楽音波形の加工処理手順を図6のフローチャートに基づき説明する。 処理を行う前の楽音波形は信号処理用RAM25等に格納されている。波形処理を行おうとする者が、各種パラメータを設定し、効果装置1を操作することで、CPU17は図6に示すフローを開始する。まず最初に、信号処理用RAM25等に格納されている処理を行う前の楽音波形を読み出す(S91)。次に、この波形をDSP23に通して加工処理を施す(S93)。加工処理が施された楽音波形は、信号処理用RAM25に格納される(S95)。以上の手順でCPU17は楽音波形の加工処理を実行する。 【0022】 以上説明したように、本実施例の効果装置1は、入力される楽音波形にリバーブ等の加工を施すDSP23にて、共有できる乗算係数が係数RAM25aの同一のアドレスに格納される。そのため係数RAM25aでは、従来のように重複したデータが格納されることがなくなり、メモリの使用効率が向上した。 【0023】 また係数RAM25a内にて、データが一箇所に格納されるのでアクセス効率が良く転送処理時間が短くなるという効果もある。 また本実施例では、リバーブの乗算係数が共有できることを示したが、ディレイ、コーラス、フランジャ、ディストーション等の効果を与えるプログラムを選択した場合においても、特に乗算係数が共有できる箇所は多くあり、それぞれを共有にすることで全体としてのメモリ効率はかなり向上する。DSPのデータとしては、乗算係数だけでなく、他にも遅延時間等さまざまなパラメータがあり、それらを共有化することで、さらに使用されるメモリの領域を小さくすることができる。 【0024】 尚、効果装置1としては、シンセサイザ、電子ピアノ、電子オルガン等、DSPを用いて楽音加工を実行するさまざまな電子楽器に適用することができる。 【0025】 【発明の効果】 以上詳述したように本発明では、電子楽器用効果装置のDSPを構成する基本構成要素で用いられるデータの内、複数の基本構成要素で共有可能なデータについては、単一の共有データとしてメモリに格納される。共有可能なデータが単一の共有データとして格納されることでメモリの使用効率は向上する。 【図面の簡単な説明】 【図1】 本発明一実施例としての効果装置の楽音波形加工処理を示す要部構成図である。 【図2】 DSPの波形処理手順の要部構成図である。(a)は楽音信号を処理する過程を示すブロック図であり、(b)はDSPの構成を示すブロック図である。 【図3】 本実施例のDSPの構成および乗算係数が係数RAMに格納される状態を示す説明図である。(a)はDSPの構成を示す構成図であり、(b)は、乗算係数が係数RAMに格納されている状態を示すメモリマップである。 【図4】 本実施例のCPUが実行する第1フローチャートである。 【図5】 本実施例のCPUが実行する第2フ口ーチャートである。 【図6】 本実施例のCPUが実行する第3フローチャートである。 【図7】 本発明の構成例示図である。 【図8】 従来技術としてのDSPの構成および乗算係数が係数RAMに格納される状態を示す説明図である。(a)はDSPの構成を示す構成図、(b)は乗算係数が係数RAMに格納されている状態を示すメモリマップである。 【符号の説明】 1・・・効果装置、3・・・システムコントロール部、 5・・・信号処理部、7・・・パネルSW群、 17・・・CPU、21・・・信号処理用ROM、 23・・・DSP、25・・・信号処理用RAM、 25a・・・係数RAM、25b・・・係数ROM、 27・・・モードセレクトSW部、29・・・パラメータセレクトSW部、 31a・・・第1乗算器、31b・・・第2乗算器、 31c・・・第3乗算器、31d・・・第4乗算器 |
| 訂正の要旨 |
訂正の要旨 ▲1▼訂正事項a 特許請求の範囲の請求項1にある「複数の基本構成要素で共有可能なデータ」との記載を、特許請求の範囲の減縮を目的として 「効果毎に設定可能なパラメータの変更に伴って複数の基本構成要素で共有可能となったデータ」との記載に訂正する。 これに伴い、特許請求の範囲の記載と発明の詳細な説明との整合をとるため、明細書の段落【0006】にある「複数の基本構成要素で共有可能なデータ」との記載を、明りょうでない記載の釈明を目的として 「効果毎に設定可能なパラメータの変更に伴って複数の基本構成要素で共有可能となったデータ」との記載に訂正する。 |
| 異議決定日 | 2000-11-16 |
| 出願番号 | 特願平4-189670 |
| 審決分類 |
P
1
651・
121-
YA
(G10H)
|
| 最終処分 | 維持 |
| 前審関与審査官 | 千葉 輝久 |
| 特許庁審判長 |
井上 雅夫 |
| 特許庁審判官 |
橋本 恵一 小池 正彦 |
| 登録日 | 1999-10-01 |
| 登録番号 | 特許第2986035号(P2986035) |
| 権利者 | 株式会社河合楽器製作所 |
| 発明の名称 | 電子楽器用効果装置 |
| 代理人 | 田中 敏博 |
| 代理人 | 田中 敏博 |
| 代理人 | 足立 勉 |
| 代理人 | 足立 勉 |