• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 G06F
管理番号 1039134
審判番号 審判1997-8624  
総通号数 19 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1995-07-28 
種別 拒絶査定不服の審決 
審判請求日 1997-05-23 
確定日 2001-06-25 
事件の表示 平成 6年特許願第234995号「アドレス空間を保護するシステム及び方法」拒絶査定に対する審判事件〔平成 7年 7月28日出願公開、特開平 7-191904、請求項の数(5)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 1.手続の経緯・本願発明の要旨
本願は、平成6年9月29日(パリ条約による優先権主張1993年11月12日、アメリカ合衆国)の出願であって、その発明の要旨は、手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲に記載されたとおりの次のものと認める。
「【請求項1】複数のページを含むプロセッサ・アドレス空間を有するプロセッサと、システム・バス・アドレス空間を有するシステム・バスとを備えたコンピュータにおいて、前記システム・バス・アドレス空間を保護するシステムであって、
前記システム・バス・アドレス空間の領域を前記ページよりも小さい複数の連続セグメントに分割して、その各セグメントを前記プロセッサ・アドレス空間のページ内の所定のアドレス領域に不連続に割り当てる手段を設け、前記プロセッサ・アドレス空間の選択されたページに対するアクセス保護が、該選択されたページに対応する前記システム・バスアドレス空間のセグメントに適用されるようにしたことを特徴とする、システム・バス・アドレス空間保護システム。
【請求項2】前記システム・バス・アドレス空間の連続セグメントがI/Oアドレス空間を構成している、請求項1記載のシステム。
【請求項3】複数のページを含むプロセッサ・アドレス空間を有するプロセッサ・バスに接続される、ページ・アクセス保護を具備するプロセッサと、前記ページよりも小さい複数の連続セグメントに分割されたI/Oアドレス空間を有するシステム・バスと、前記プロセッサ・アドレス空間の個々のページにおける不連続セグメントを、前記I/Oアドレス空間の連続セグメントに変換する手段と、を含む、I/Oアドレス空間保護システム。
【請求項4】複数のページを含むプロセッサ・アドレス空間を有するプロセッサと、システム・バス・アドレス空間を有するシステム・バスとを含むコンピュータにおいて、前記システム・バス・アドレス空間のセグメントを保護する方法であって、前記プロセッサをページ保護モードで動作するステップと、前記システム・バス・アドレス空間の領域を前記ページよりも小さい複数の連続セグメントに分割して、前記プロセッサ・アドレス空間の個々のページにおける不連続セグメントを前記システム・バス・アドレス空間の連続セグメントに変換するステップと、前記システム・バス・アドレス空間の個々のセグメントへのアクセスを、該個々のセグメントに関連する、前記プロセッサ・アドレス空間のページに対するページ保護モードを選択的にイネーブルすることによって、選択的に阻止するステップと、を含む方法。
【請求項5】前記システム・バス・アドレス空間の連続セグメントがI/Oアドレス空間を構成している、請求項4記載のシステム。(なお、【請求項4】は【請求項5】の誤記と、請求項3は請求項4の誤記と認定した。)」
2.原査定の拒絶の理由の概要
これに対して、原査定の拒絶の理由の概要は、本願発明は、本願出願前に頒布された、特開昭53-38937号公報(以下、「引用例1」という。)、「インターフェース」1987年6月号(CQ出版社)p.211〜215、263(以下、「引用例2」という。)、特開昭58-64531号公報(以下、「引用例3」という。)及び特開昭53-35338号公報(以下、「引用例4」という。)に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができないというにある。
3.引用例
引用例1には、論理アドレスから物理アドレスへの変換することが記載されている。
引用例2には、ページ・アクセス保護に相当するメモリ保護機構、及びI/O空間のマッピングをページ単位で行うメモリ・マップドI/Oについて記載されており、特に、ATE(エリア・テーブル)で指定するアクセス許可レベルとプログラムの実行レベル0〜3とを比較することによるエリア保護機構と、PTE(ページ・テーブル)が指定するページに固有なアクセス種別による保護機構について記載されている。
引用例3には、プロセッサ側で定義しているI/Oのアドレスをテーブル索引によりI/O固有のアドレスに対応づける記載があり、特に、不連続のプロセッサアドレス7及び3を、それぞれ連続のI/Oアドレス0及び1に対応づけることが記載されている。
引用例4には、親装置による子装置のアドレス指定の記載がある。
4.対比・判断
そこで、本願の請求項1乃至5係る発明と上記引用例1〜4に記載のものとを対比するに、
本願の請求項1乃至2に係る発明は、システム・バス・アドレス空間の領域をページよりも小さい複数の連続セグメントに分割して、その各セグメントをプロセッサ・アドレス空間のページ内の所定のアドレス領域に不連続に割り当てる手段を設け、プロセッサ・アドレス空間の選択されたページに対するアクセス保護が、該選択されたページに対応するシステム・バス・アドレス空間のセグメントに適用されるようにした構成を有するものであるが、上記引用例1〜4のいずれにも該構成の記載はない。
そして、本願の請求項1乃至2に係る発明は、該構成を有することにより、プロセッサに固有のページ・アクセス保護を通じ、I/Oアドレス空間アクセス保護が図れるという明細書に記載されたとおりの効果を奏するものである。
また、本願の請求項3に係る発明は、ページよりも小さい複数の連続セグメントに分割されたI/Oアドレス空間を有するシステム・バスと、プロセッサ・アドレス空間の個々のページにおける不連続セグメントを、I/Oアドレス空間の連続セグメントに変換する手段とを設けた構成を有するものであるが、上記引用例1〜4のいずれにも該構成の記載はない。
そして、本願の請求項3に係る発明は、該構成を有することにより、プロセッサに固有のページ・アクセス保護を通じ、I/Oアドレス空間アクセス保護が図れるという明細書に記載されたとおりの効果を奏するものである。
本願の請求項4乃至5に係る発明は、プロセッサをページ保護モードで動作するステップと、システム・バス・アドレス空間の領域をページよりも小さい複数の連続セグメントに分割して、プロセッサ・アドレス空間の個々のページにおける不連続セグメントを前記システム・バス・アドレス空間の連続セグメントに変換するステップと、システム・バス・アドレス空間の個々のセグメントへのアクセスを、該個々のセグメントに関連する、プロセッサ・アドレス空間のページに対するページ保護モードを選択的にイネーブルすることによって、選択的に阻止するステップとを設けた構成を有するものであるが、上記引用例1〜4のいずれにも該構成の記載はない。
そして、本願の請求項4乃至5に係る発明は、該構成を有することにより、プロセッサに固有のページ・アクセス保護を通じ、I/Oアドレス空間アクセス保護が図れるという明細書に記載されたとおりの効果を奏するものである。
5.むすび
以上のとおりであるから、本願発明は、上記引用例1〜4に記載された発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2001-06-07 
出願番号 特願平6-234995
審決分類 P 1 8・ 121- WY (G06F)
最終処分 成立  
前審関与審査官 久保 光宏  
特許庁審判長 松野 高尚
特許庁審判官 大橋 隆夫
吉見 信明
発明の名称 アドレス空間を保護するシステム及び方法  
代理人 市位 嘉宏  
代理人 坂口 博  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ